CN105405808B - 制作光学感测元件与薄膜晶体管元件的方法 - Google Patents

制作光学感测元件与薄膜晶体管元件的方法 Download PDF

Info

Publication number
CN105405808B
CN105405808B CN201510732192.XA CN201510732192A CN105405808B CN 105405808 B CN105405808 B CN 105405808B CN 201510732192 A CN201510732192 A CN 201510732192A CN 105405808 B CN105405808 B CN 105405808B
Authority
CN
China
Prior art keywords
electrode
layer
insulating layer
transparent
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510732192.XA
Other languages
English (en)
Other versions
CN105405808A (zh
Inventor
陈信学
陈培铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN105405808A publication Critical patent/CN105405808A/zh
Application granted granted Critical
Publication of CN105405808B publication Critical patent/CN105405808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13318—Circuits comprising a photodetector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种光学感测元件与薄膜晶体管元件的整合方法，包括下列步骤。提供基板，并于基板上形成栅极与下电极。形成第一绝缘层于栅极与下电极上，且第一绝缘层至少部分暴露出下电极。形成感光图案于下电极上。形成图案化透明半导体层于第一绝缘层上，其中图案化透明半导体层包括第一透明半导体图案覆盖于栅极上方，以及第二透明半导体图案覆盖感光图案。形成源极与漏极于第一透明半导体图案上。对第二透明半导体图案进行改质制程，包括通入至少一气体将第二透明半导体图案改质成具有导电性的透明上电极。

Description

制作光学感测元件与薄膜晶体管元件的方法
技术领域
本发明关于一种制作光学感测元件与薄膜晶体管元件的方法，特别是指一种整合光学感测元件与薄膜晶体管元件的制作方法。
背景技术
随着电子产品的不断创新，显示面板除了单纯作为观看影像数据之外，更逐渐被加入触控输入的功能而成为人机互动接口。近年来，光学感测元件也逐渐地被应用在显示面板上，例如作为指纹传感器之用。然而，由于光学感测元件与薄膜晶体管元件两者的制程与元件特性不完全相同，因此在制作上会面临到工艺步骤复杂与光学感测元件受损等问题，而待进一步改善。
发明内容
本发明的目的之一在于提供一种制作光学感测元件与薄膜晶体管元件的方法，以简化工艺并提高可靠度与良率。
本发明的一实施例提供一种制作光学感测元件与薄膜晶体管元件的方法，包括下列步骤。提供基板，基板具有开关元件区与感光元件区。形成第一图案化金属层于基板上，其中第一图案化金属层包括栅极位于开关元件区内，以及下电极位于感光元件区内。形成第一绝缘层于第一图案化金属层上，第一绝缘层覆盖栅极，且第一绝缘层至少部分暴露出下电极。形成感光图案于下电极上。形成图案化透明半导体层于第一绝缘层上，其中图案化透明半导体层包括第一透明半导体图案覆盖于栅极上方，以及第二透明半导体图案覆盖感光图案。形成第二图案化金属层于图案化透明半导体层上，其中第二图案化金属层包括源极与漏极分别部分覆盖第一透明半导体图案，且第二图案化金属层至少部分暴露出第二透明半导体图案。对第二透明半导体图案进行改质工艺，包括通入至少一气体将第二透明半导体图案改质成具有导电性的透明上电极。
其中，另包括依序形成一第二绝缘层与一第一图案化透明导电层于该第二图案化金属层上，其中该第二绝缘层与该第一图案化透明导电层至少部分暴露出该透明上电极。
其中，该第二绝缘层至少部分暴露出该漏极，该第一图案化透明导电层包括一像素电极，且该像素电极与该漏极连接。
其中，另包括依序形成一第三绝缘层与一第二图案化透明导电层于该第一图案化透明导电层上，其中该第三绝缘层与该第二图案化透明导电层暴露出该透明上电极，该第一图案化透明导电层包括一第一电极，该第二图案化透明导电层包括一第二电极，且该第一电极或该第二电极其中的一者与该漏极连接。
其中，该第一图案化金属层另包括一共通线，该第二图案化金属层另包括一转接电极与该共通线连接，且该第一电极或该第二电极其中的另一者与该转接电极连接。
其中，该第二电极为一像素电极，与该漏极连接，且该第一电极为一共通电极，与该转接电极连接。
其中，该第二图案化透明导电层另包括一桥接电极，且该第一电极与该转接电极经由该桥接电极彼此连接。
其中，该第二电极为一共通电极，与该转接电极连接，且该第一电极为一像素电极，与该漏极连接。
其中，形成该第二绝缘层或形成该第三绝缘层的步骤系进行一化学气相沉积工艺，且该改质工艺包括于进行该化学气相沉积工艺时一并通入该至少一气体以将该第二透明半导体图案改质成该透明上电极。
其中，该至少一气体包括硅烷(silane)气体、氨气与氮气的混合物。
其中，另包括于形成该第一图案化透明导电层之前，先形成一第四绝缘层于该第二绝缘层上，其中该第四绝缘层至少部分暴露出该下电极与该漏极。
其中，另包括于形成该第二图案化金属层之前，先形成一蚀刻停止层于该第一绝缘层与该图案化透明半导体层上，其中该蚀刻停止层暴露出该第二透明半导体图案并部分暴露出该第一透明半导体图案，且该源极与该漏极系与该蚀刻停止层所暴露出的该第一透明半导体图案连接。
其中，该改质工艺包括一回火工艺，且该至少一气体的成分包括氢。
其中，该至少一气体包括水蒸气或清洁干燥空气。
其中，该改质工艺包括一电浆工艺，且该至少一气体包括氢气。
本发明的另一实施例提供一种制作光学感测元件与薄膜晶体管元件的方法，包括下列步骤。提供基板，基板具有开关元件区与感光元件区。形成第一图案化金属层于基板上，其中第一图案化金属层包括第一图案位于开关元件区内，以及第二图案位于感光元件区内。形成第一绝缘层于第一图案化金属层上，其中第一绝缘层覆盖第一图案与第二图案。形成第二图案化金属层于第一绝缘层上，其中第二图案化金属层包括源极与漏极位于开关元件区内的第一图案上方。形成图案化透明半导体层于第一绝缘层上，其中图案化透明半导体层包括第一透明半导体图案部分覆盖源极与漏极，以及第二透明半导体图案位于感光元件区内。形成第二绝缘层于第一绝缘层上，其中第二绝缘层覆盖第一透明半导体图案并至少部分暴露出第二透明半导体图案。形成感光图案于感光元件区内的第二绝缘层上，其中感光图案覆盖第二透明半导体图案。形成第三图案化金属层于第二绝缘层上，其中第三图案化金属层包括栅极，栅极位于第一透明半导体图案上，且第三图案化金属层至少部分暴露出第二透明半导体图案。形成第三绝缘层于第三图案化金属层上，其中第三绝缘层至少部分暴露出漏极。形成第一图案化透明导电层于第三绝缘层上，其中第一图案化透明导电层包括透明上电极，且透明上电极覆盖感光图案。对第二透明半导体图案进行改质工艺，包括通入至少一气体将第二透明半导体图案改质成一具有导电性的透明下电极。
其中，该第一图案化透明导电层另包括一像素电极，与该漏极连接。
其中，另包括依序形成一第四绝缘层与一第二图案化透明导电层于该第一图案化透明导电层上，其中该第四绝缘层至少部分暴露出该透明上电极，该第一图案化透明导电层包括一第一电极，该第二图案化透明导电层包括一第二电极，且该第一电极或该第二电极的其中的一者与该漏极连接。
其中，该第一图案化金属层另包括一共通线，该第二图案化金属层另包括一第一转接电极与该共通线连接，且该第三图案化金属层另包括一第二转接电极与该第一转接电极连接。
其中，该第一电极或该第二电极其中的另一者与该第二转接电极连接。
其中，该第二电极为一像素电极，与该漏极连接，该第一电极为一共通电极，与该第二转接电极连接。
其中，该第二图案化透明导电层另包括一桥接电极，且该第一电极与该第二转接电极经由该桥接电极彼此连接。
其中，该第二电极为一共通电极，与该第二转接电极连接，该第一电极为一像素电极，与该漏极连接。
其中，该改质工艺包括与形成该感光图案的步骤同时进行，于形成该感光图案的工艺时一并通入该至少一气体以将该第二透明半导体图案改质成该透明下电极。
其中，另包括于形成该第一图案化透明导电层之前，先形成一第五绝缘层于该第三绝缘层上，其中该第五绝缘层至少部分暴露出该透明下电极与该漏极。
其中，该改质工艺包括一回火工艺，且该至少一气体的成分包括氢。
其中，该至少一气体包括水蒸气或清洁干燥空气。
其中，该改质工艺包括一电浆工艺，且该至少一气体包括氢气。
其中，该第二图案为浮置，且该第二图案的尺寸大于该透明下电极的尺寸。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1至图5绘示本发明的第一实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。
图6绘示本发明的第一实施例的一变化实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。
图7至图10绘示本发明的第二实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。
图11绘示本发明的第二实施例的一变化实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。
图12绘示本发明的第三实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。
图13至图16绘示本发明的第四实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。
图17与图18绘示本发明的第五实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。
图19绘示本发明的第五实施例的一变化实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。
图20绘示本发明的第六实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。
其中，附图标记：
1,1A,2,2A,3,4,5,5A,6 显示面板 10 基板
10T 开关元件区 10S 感光元件区
12 第一图案化金属层 14 第一绝缘层
16 感光图案 18 图案化透明半导体层
20 第二图案化金属层 22 第二绝缘层
23 第三图案化金属层 24 第一图案化透明导电层
26 第四绝缘层 27 第五绝缘层
28 第三绝缘层 30 第二图案化透明导电层
50 基板 52 显示介质层
TFT 薄膜晶体管元件 OS 光学感测元件
G 栅极 S 源极
D 漏极 12B 下电极
181 第一透明半导体图案 182 第二透明半导体图案
18T 透明上电极 18B 透明下电极
PE 像素电极 CE 共通电极
24T 透明上电极 241 第一电极
301 第二电极 XE 转接电极
XE1 第一转接电极 XE2 第二转接电极
BE 桥接电极 121 第一图案
122 第二图案 ES 蚀刻停止层
CL 共通线
具体实施方式
为使本领域技术人员能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。
请参阅图1至图5。图1至图5绘示本发明的第一实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。如图1所示，首先提供基板10。基板10可包括透明基板例如玻璃基板、塑料基板、石英基板、蓝宝石基板或其它适合基板，且基板10可选用硬质基板或可挠式基板。基板10具有开关元件区10T与感光元件区10S。接着，形成第一图案化金属层12于基板10上。第一图案化金属层12的材料可包括金属或合金，且可为单层结构或多层堆栈结构。在本实施例的各实施例中，第一图案化金属层12或其它图案化膜层均可以利用沉积工艺搭配微影蚀刻工艺、掀举工艺(lift-off)或其它适合的图案化工艺加以形成。第一图案化金属层12包括栅极G位于开关元件区10T内，以及下电极12B位于感光元件区10S内，其中栅极G可作为薄膜晶体管元件的栅极，而下电极12B可作为光学感测元件的下电极。
如图2所示，随后形成第一绝缘层14于基板10与第一图案化金属层12上。第一绝缘层14的材料可为无机材料例如氧化硅、氮化硅或氮氧化硅，但不以此为限。第一绝缘层14的材料也可包括有机材料，且其可为单层结构或多层堆栈结构。接着对第一绝缘层14进行图案化工艺，以移除部分的第一绝缘层14，其中第一绝缘层14覆盖栅极G，作为栅极绝缘层之用，且第一绝缘层14至少部分暴露出下电极12B。接着，形成感光图案16于下电极12B上。感光图案16可作为光学感测元件的感光层，其具有感光特性，在受到光线照射时可产生光电流。感光图案16可为单层结构或多层堆栈结构。在本实施例中，感光图案16的材料可为富硅(silicon rich)介电材料，亦即，硅的化学当量(Stoichiometry)大于其它成分的化学当量的介电材料，例如富硅氧化硅(SiOx)，其中x<2。感光图案16的材料可为其它富硅介电材料例如富硅氮化硅(SiNy)、富硅碳化硅(SiCz)、富硅氮氧化硅(SiOxNy)、富硅碳氧化硅(SiOxCz)、氢化富硅氧化硅(SiHwOx)、氢化富硅氮氧化硅(SiHwOxNy)或其迭层，其中w<4，x<2，y<1.34，z<1，但不以此为限。在变化实施例中，感光图案16也可选用其它具有感光特性而可产生光致电流的材料，例如半导体材料。举例而言，感光图案16的材料可为非晶硅、III-V族材料或II-VI族材料形成的P-N二极管层、P-I-N二极管层、P-I二极管层或N-I二极管层，但不以此为限。
接着，形成图案化透明半导体层18于第一绝缘层14上。在本实施例中，图案化透明半导体层18的材料为氧化物半导体材料，例如铟镓锌氧化物(IGZO)，但不以此为限。在其它变化实施例中，图案化透明半导体层18的材料也可包括硅例如非晶硅、多晶硅或其它适合的半导体材料。图案化透明半导体层18包括第一透明半导体图案181覆盖于栅极G上方，以及第二透明半导体图案182覆盖感光图案16。精确而言，第一透明半导体图案181系位于栅极绝缘层14上并实质上对应栅极G，可作为薄膜晶体管元件的通道层，而第二透明半导体图案182系位于感光图案16上并可与感光图案16接触。值得说明的是感光图案16除了覆盖下电极12B之外，并可进一步部分覆盖第一绝缘层14，借此可避免第二透明半导体图案182与下电极12B接触而产生短路。本实施例的方法更进一步包括进行改质工艺，包括通入至少一气体将第二透明半导体图案182改质成具有导电性的透明上电极18T，作为光学感测元件的上电极之用，借此下电极12B、感光图案16与第二透明半导体图案182改质后的透明上电极18T可形成光学感测元件OS。此外，在改质工艺之后，第一透明半导体图案181会维持半导体特性。举例而言，在进行改质工艺时，可利用屏蔽图案覆盖第一透明半导体图案181而使得第一透明半导体图案181不会受到改质工艺的影响，其中屏蔽图案可为光刻胶或其它结构层。改质工艺可于第二透明半导体图案182形成后的任何时间进行。举例而言，本实施例的改质工艺可为氢化(hydrogenation)工艺，其可将第二透明半导体图案182进行氢化后而使得第二透明半导体图案182由半导体改质成具有导电性的透明上电极18T。改质工艺可包括回火(anneal)工艺且通入的气体的成分包括氢，例如可通过通入水蒸气、或通入清洁干燥空气(clean dry air)，亦即改质工艺可包括水蒸气回火(H2O anneal)工艺或清洁干燥空气回火(CDA anneal)工艺，其中清洁干燥空气可包括约25％的氧气，或通入其它含有氢成分的气体，但不以此为限。在一变化实施例中，改质工艺可包括电浆工艺，且通入的气体可包括氢气或其它含有氢成分的气体，亦即氢气电浆工艺。在其它实施例中，当第二透明半导体图案182为硅或其它半导体材料，则改质工艺也可包括离子布植工艺，其可将掺质例如P型掺质或N型掺质植入第二透明半导体图案182而使得第二透明半导体图案182由半导体改质成具有导电性的透明上电极18T，或其它适合的改质工艺。
如图3所示，形成第二图案化金属层20于图案化透明半导体层18上。第二图案化金属层20的材料可包括金属或合金，且可为单层结构或多层堆栈结构。第二图案化金属层20包括源极S与漏极D分别部分覆盖第一透明半导体图案181，借由上述步骤，可于开关元件区10T内制作出薄膜晶体管元件TFT。此外，第二图案化金属层20至少部分暴露出透明上电极18T，借此感光元件区10S内所制作出光学感测元件OS便可通过第二图案化金属层20的开孔侦测光信号。值得说明的是为了避免薄膜晶体管元件TFT与光学感测元件OS产生光致漏电流，栅极G的尺寸较佳大于第一透明半导体图案181的尺寸，且下电极12B的尺寸较佳大于透明上电极18T的尺寸。在本实施例中，薄膜晶体管元件TFT可与光学感测元件OS电性连接，作为光学感测元件OS的驱动元件，或是与用以显示的像素结构电性连接，作为像素结构的驱动元件或开关元件。此外，薄膜晶体管元件TFT系为底栅型薄膜晶体管元件，但不以此为限。在其它实施例中，薄膜晶体管元件TFT也可为顶栅型薄膜晶体管元件、双栅型薄膜晶体管元件或其它型式的薄膜晶体管元件。
本实施例的制作光学感测元件与薄膜晶体管元件的方法可选择性地进一步整合像素结构的工艺，作为具有光学感测元件的显示面板的应用。请继续参阅图4与图5。如图4所示，接着依序形成第二绝缘层22与第一图案化透明导电层24于第二图案化金属层20上。精确而言，接着先形成第二绝缘层22于第二图案化金属层20上。第二绝缘层22可包括无机绝缘层例如氧化硅层、氮化硅层、氮氧化硅层，但不以此为限，或有机绝缘层。第二绝缘层22可覆盖第一透明半导体图案181并经图案化之后至少部分暴露出透明上电极18T，以及暴露出一部分的漏极D。
随后，形成第一图案化透明导电层24于第二绝缘层22上。第一图案化透明导电层24的材料可包括金属氧化物(例如氧化铟锡(ITO)、氧化铟锌(IZO)、或其它适合的导电材料)、金属氮化物、金属氮氧化物、金属材料、金属合金材料(例如：多种金属组合或其它合适的材料)、纳米炭管、石墨烯、纳米导电材料线、其它适合的导电材料、或上述的至少部份材料堆栈的多层结构。第一图案化透明导电层24包括像素电极PE，且像素电极PE与漏极D连接。
如图5所示，提供另一基板50，并于基板50上形成共通电极CE。接着，将基板10与基板50结合，并于基板10与基板50之间形成显示介质层52，以形成本实施例的显示面板1。显示介质层52可包括液晶层或其它适合的非自发光显示介质层或自发光显示介质层。本实施例的显示面板1系垂直电场驱动型液晶显示面板为例，例如向列扭转型(TN)液晶显示面板或垂直配向型(VA)液晶显示面板，但不以此为限。举例而言，本发明的显示面板也可为水平电场驱动型液晶显示面板例如平面切换型(IPS)液晶显示面板、边缘电场切换(FFS)液晶显示面板或其它型式的显示面板。在一变化实施例中，第一图案化透明导电层24也可包括像素电极PE与共通电极(图未示)，作为平面电场切换型(IPS)液晶显示面板的应用。
本实施例的显示面板1可进一步与背光模块(图未示)组合，并借由背光模块提供的光源发挥显示功用。或者，显示面板1也可使用环境光作为光源以发挥显示功用。另外，光学感测元件OS可作为触控输入元件或指纹感测元件，也就是说，在输入位置进行触控输入或指纹辨识时，使用者的手指或输入装置可以遮蔽环境光而使得光学感测元件OS所接收到的光量有所改变，借此可判断出输入位置或指纹。或者，使用者可使用具有主动发光功能的输入装置，借此在输入位置的光学感测元件OS会接受到不同的光线，借此可判断出输入位置或指纹。又或者，借由背光模块提供的光源使光线打至手指或输入装置，借此光线可被反射至光学感测元件OS上，由不同位置上的光学感测元件OS感测的结果可判断出输入位置或指纹。
本发明的制作光学感测元件与薄膜晶体管元件的方法以及制作显示面板的方法并不以上述实施例为限。下文将依序介绍本发明的其它实施例或变化实施例的制作光学感测元件与薄膜晶体管元件的方法以及制作显示面板的方法，且为了便于比较各实施例的相异处并简化说明，在下文的各实施例中使用相同的符号标注相同的元件，且主要针对各实施例的相异处进行说明，而不再对重复部分进行赘述。
请参考图6，并一并参考图1与图2。图6绘示本发明的第一实施例的一变化实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。如图6所示，在形成第二图案化金属层20之前，本变化实施例的方法可选择性地包括先形成蚀刻停止层ES于第一绝缘层14与第一透明半导体图案181上，其中蚀刻停止层ES可保护第一透明半导体图案181，以避免第一透明半导体图案181在形成第二图案化金属层20时受到损伤。蚀刻停止层ES暴露出透明上电极18T并部分暴露出第一透明半导体图案181，且随后形成的源极S与漏极D系与蚀刻停止层ES所暴露出的第一透明半导体图案181连接。蚀刻停止层ES的材料可为无机材料例如氧化硅、氮化硅或氮氧化硅，但不以此为限。接着，可接续图4与图5所揭示的步骤，形成本实施例的显示面板1A。
请参考图7至图10。图7至图10绘示本发明的第二实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。如图7所示，首先提供基板10，并形成第一图案化金属层12于基板10上。第一图案化金属层12除了包括位于开关元件区10T内的栅极G，以及位于感光元件区10S内的下电极12B，且更可选择性地包括共通线CL位于开关元件区10T内，其中共通线CL系用以传递共通电压。接着，形成第一绝缘层14于基板10与第一图案化金属层12上，其中第一绝缘层14覆盖栅极G，作为栅极绝缘层之用，且第一绝缘层14至少部分暴露出下电极12B以及至少部分暴露出共通线CL。接着，形成感光图案16于下电极12B上。接着，形成图案化透明半导体层18于第一绝缘层14上。图案化透明半导体层18包括第一透明半导体图案181覆盖于栅极G上方，以及第二透明半导体图案182覆盖感光图案16。精确而言，第一透明半导体图案181系位于栅极绝缘层14上并实质上对应栅极G，可作为薄膜晶体管元件的通道层，而第二透明半导体图案182位于感光图案16上并可与感光图案16接触。本实施例的方法更进一步包括进行改质工艺，包括通入至少一气体将第二透明半导体图案182改质成具有导电性的透明上电极18T，作为光学感测元件的上电极之用，借此下电极12B、感光图案16与改质后的透明上电极18T可形成光学感测元件OS。改质工艺可于第二透明半导体图案形成后的任何时间进行。举例而言，本实施例的改质工艺可为氢化(hydrogenation)工艺，其可将第二透明半导体图案182进行氢化后而使得第二透明半导体图案182由半导体改质成具有导电性的透明上电极18T。改质工艺可包括回火(anneal)工艺，且通入的气体的成分可包括氢，例如可通过通入水蒸气、或通入清洁干燥空气(clean dry air)，亦即改质工艺可包括水蒸气回火(H2O anneal)工艺或清洁干燥空气回火(CDA anneal)工艺，其中清洁干燥空气可包括约25％的氧气，或通入其它含有氢成分的气体，但不以此为限。在一变化实施例中，改质工艺可包括电浆工艺，且通入的气体可包括氢气(亦即氢气电浆工艺)或其它含有氢成分的气体。在其它实施例中，当第二透明半导体图案182为硅或其它半导体材料，则改质工艺亦可包括离子布植工艺，其可将掺质例如P型掺质或N型掺质植入第二透明半导体图案182而使得第二透明半导体图案182由半导体改质成具有导电性的透明上电极18T，或其它适合的改质工艺。
如图8所示，可选择性地形成蚀刻停止层ES于第一绝缘层14与第一透明半导体图案181上。蚀刻停止层ES暴露出透明上电极18T并部分暴露出第一透明半导体图案181与共通线CL。接着，形成第二图案化金属层20于蚀刻停止层ES上并分别连接第一透明半导体图案181与共通线CL。第二图案化金属层20除了包括源极S与漏极D，更可选择性地包括转接电极XE，其中转接电极XE与第一绝缘层14所暴露出的共通线CL连接。此外，第二图案化金属层20至少部分暴露出透明上电极18T。借由上述步骤，可于开关元件区10T内制作出薄膜晶体管元件TFT，并一并于感光元件区10S制作出光学感测元件OS。
本实施例的制作光学感测元件与薄膜晶体管元件的方法可选择性地进一步整合像素结构的工艺，作为具有光学感测元件的显示面板的应用。请继续参阅图9与图10。如图9所示，接着依序形成第二绝缘层22与第一图案化透明导电层24于第二图案化金属层20上。精确而言，可先形成第二绝缘层22于第二图案化金属层20上，其中第二绝缘层22至少部分暴露出透明上电极18T、部分的漏极D以及部分的转接电极XE。上述形成第二绝缘层22的步骤可包括进行沉积工艺例如化学气相沉积工艺，且前述改质工艺可包括于进行化学气相沉积工艺时一并通入气体以将第二透明半导体图案182改质成透明上电极18T，其中上述通入的气体可包括硅烷(silane)气体、氨气与氮气的混合物，但不以此为限。也就是说，本实施例的方法可于沉积工艺中同时进行氢化工艺，以使第二透明半导体图案182内的氢含量增加而由半导体改质成导体，以作为透明上电极18T。在一具体实施样态中，氨气与硅烷的流量比可约为6，例如氨气的流量为2160sccm，硅烷的流量为360sccm，而氮气的流量可为2800sccm，但不以此为限。此外，值得说明的是，由于第一透明半导体图案181会被蚀刻停止层ES所覆盖，因此不会受到改质工艺的影响，也就是说在改质工艺之后，第一透明半导体图案181会维持半导体特性。随后，形成第一图案化透明导电层24于第二绝缘层22上，其中第一图案化透明导电层24包括第一电极241，且第一图案化透明导电层24暴露出透明上电极18T。值得说明的是，于形成第一图案化透明导电层24之前，本实施例的方法可选择性地包括先形成第四绝缘层26于第二绝缘层22上，其中第四绝缘层26至少部分暴露出下电极12B与漏极D。第四绝缘层26可包括无机绝缘层例如氧化硅层、氮化硅层、氮氧化硅层，但不以此为限，或有机绝缘层。但不以此为限。
如图10所示，接着，依序形成第三绝缘层28与第二图案化透明导电层30于第一图案化透明导电层24上。精确而言，可先形成第三绝缘层28于第一图案化透明导电层24上，其中第三绝缘层28暴露出透明上电极18T，且至少部分暴露出漏极D。第三绝缘层28可包括无机绝缘层例如氧化硅层、氮化硅层、氮氧化硅层，但不以此为限，或有机绝缘层。但不以此为限。接着，形成第二图案化透明导电层30于第三绝缘层28上，其中第二图案化透明导电层30包括第二电极301，且第二图案化透明导电层30暴露出透明上电极18T。第一电极241或第二电极301其中的一者与漏极D连接，且第一电极241或第二电极301其中的另一者与转接电极XE连接。举例而言，在本实施例中，第一电极241为共通电极，与转接电极XE连接借此可与共通线CL连接而接收共通电压，而第二电极301为像素电极，与漏极D连接而可接受像素电压，但不以此为限。此外，第一电极241可为整面(full-surfaced)电极，而第二电极301可为图案化电极，其可包括例如复数条分支电极，且相邻的分支电极之间具有狭缝(slit)，但不以此为限。随后，将基板10与另一基板50结合，并于基板10与基板50之间形成显示介质层52，以形成本实施例的显示面板2。
在本实施例中，上述形成第三绝缘层28的步骤可包括进行沉积工艺例如化学气相沉积工艺，且改质工艺可包括于进行化学气相沉积工艺时一并通入气体以将第二透明半导体图案182改质成透明上电极18T，其中上述通入的气体可包括硅烷(silane)气体、氨气与氮气的混合物，但不以此为限。也就是说，本实施例的方法可于沉积工艺中同时进行氢化工艺，以使第二透明半导体图案182内的氢含量增加而由半导体改质成导体，以作为透明上电极18T。在一具体实施样态中，氨气与硅烷的流量比可约为6，例如氨气的流量为2160sccm，硅烷的流量为360sccm，而氮气的流量可为2800sccm，但不以此为限。值得说明的是，若改质工艺系在第二透明半导体图案182形成后立刻进行，则在对第二绝缘层22、第二图案化金属层20、第四绝缘层26与第一图案化透明导电层24的其中任一者进行图案化时，都可能造成透明上电极182的损伤，因此当改质工艺与第三绝缘层28的工艺整合时，不仅不会增加工艺步骤，更可以修补透明上电极18T在上述图案化工艺中所受到的损伤，以确保在改质工艺后透明上电极18T具有良好的导电性。
请参考图11。图11绘示本发明的第二实施例的一变化实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。如图11所示，不同于第二实施例，在本变化实施例的显示面板2A中，第一图案化透明导电层24的第一电极241为像素电极，与漏极D连接，而第二图案化透明导电层30的第二电极301为共通电极，与转接电极XE连接。
请参考图12。图12绘示本发明的第三实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。如图12所示，与第二实施例不同之处在于，第三实施例的第二图案化透明导电层30另包括桥接电极BE，分别与作为共通电极的第一电极241以及转接电极XE连接。也就是说，第一电极241不是直接与转接电极XE连接，而是经由桥接电极BE与转接电极XE连接，借此接收共通电压。借由上述方法，可制作出本实施例的显示面板3。
请参考图13至图16。图13至图16绘示本发明的第四实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。如图13所示，首先提供基板10，其具有开关元件区10T与感光元件区10S。接着，形成第一图案化金属层12于基板10上，其中第一图案化金属层12的材料可包括金属或合金，且可为单层结构或多层堆栈结构。本实施例的第一图案化金属层12可具有遮光特性。第一图案化金属层12包括第一图案121位于开关元件区10T内，以及第二图案122位于感光元件区10S内。接着，形成第一绝缘层14于基板10与第一图案化金属层12上，其中第一绝缘层14覆盖第一图案121与第二图案122。随后形成第二图案化金属层20于第一绝缘层14上，其中第二图案化金属层20的材料可包括金属或合金，且可为单层结构或多层堆栈结构。第二图案化金属层20包括源极S与漏极D位于开关元件区10T内的第一图案121上方。
如图14所示，随后形成图案化透明半导体层18于第一绝缘层14上，其中图案化透明半导体层18包括第一透明半导体图案181位于开关元件区10T内并部分覆盖源极S与漏极D，以及第二透明半导体图案182位于感光元件区10S内。在本实施例中，图案化透明半导体层18的材料为氧化物半导体材料，例如铟镓锌氧化物(IGZO)，但不以此为限。在其它变化实施例中，图案化透明半导体层18的材料也可包括硅例如非晶硅、多晶硅或其它适合的半导体材料。接着形成第二绝缘层22于第一绝缘层14上，其中第二绝缘层22覆盖第二图案化金属层20以及第一透明半导体图案181并至少部分暴露出第二透明半导体图案(182)。接着，形成感光图案16于感光元件区10S内的第二绝缘层22上，其中感光图案16覆盖第二透明半导体图案(182)。此外，形成第三图案化金属层23于第二绝缘层22上，其中第三图案化金属层23包括位于第一透明半导体图案181上的栅极G。若形成第三图案化金属层23的步骤早于形成感光图案16的步骤时，则第三图案化金属层23至少部分暴露出第二透明半导体图案182。第三图案化金属层23的材料可包括金属或合金，且可为单层结构或多层堆栈结构。本实施例的方法不限定形成感光图案16与形成第三图案化金属层23的顺序，因此形成第三图案化金属层23的步骤可先于或后于形成感光图案16的步骤。若形成第三图案化金属层23的步骤晚于形成感光图案16的步骤时，则第三图案化金属层23至少部分暴露出感光图案16。
本实施例的方法更进一步包括进行改质工艺，包括通入至少一气体将第二透明半导体图案182改质成具有导电性的透明下电极18B，作为光学感测元件的下电极之用。改质工艺可于第二透明半导体图案182形成后的任何时间进行。举例而言，本实施例的改质工艺可为氢化(hydrogenation)工艺，其可将第二透明半导体图案进行氢化后而使得第二透明半导体图案182由半导体改质成具有导电性的透明下电极18B。改质工艺可包括回火(anneal)工艺，且通入的气体的成分可包括氢，例如可通过通入水蒸气或通入清洁干燥空气(clean dry air)，亦即改质工艺可包括水蒸气回火(H2O anneal)工艺或清洁干燥空气回火(CDA anneal)工艺，其中清洁干燥空气可包括约25％的氧气，或通入其它含有氢成分的气体，但不以此为限。值得说明的是，本实施例的改质工艺可进一步与形成感光图案16的工艺整合，也就是说若在形成感光图案16的工艺中通入上述气体，则可在形成感光图案16的工艺中一并将第二透明半导体图案182由半导体改质成具有导电性的透明下电极18B，以简化工艺并节省制作成本。在一变化实施例中，改质工艺可包括电浆工艺，且通入的气体可包括氢气(亦即氢气电浆工艺)或其它含有氢成分的气体。在其它实施例中，当第二透明半导体图案182为硅或其它半导体材料，则改质工艺亦可包括离子布植工艺或其它适合的改质工艺。此外，在改质工艺之后，第一透明半导体图案181会维持半导体特性。举例而言，在进行改质工艺时，可利用屏蔽图案覆盖第一透明半导体图案181而使得第一透明半导体图案181不会受到改质工艺的影响，其中屏蔽图案可为光刻胶或其它结构层。
如图15所示，接着形成第三绝缘层28于第三图案化金属层23与第二绝缘层22上，其中第三绝缘层28至少部分暴露出漏极D以及感光图案16。随后，形成第一图案化透明导电层24于第三绝缘层28与感光图案16上，其中第一图案化透明导电层24包括透明上电极24T，且透明上电极24T覆盖感光图案16。借由上述步骤，改质后的透明下电极18B、感光图案16与透明上电极24T可形成光学感测元件OS。
在一变化实施例中，形成第三绝缘层28的步骤可早于形成感光图案16的步骤，也就是说，在形成第三绝缘层28的时候，第二透明半导体图案12上未覆盖其它膜层，在此状况下，上述形成第三绝缘层28的步骤可包括进行沉积工艺例如化学气相沉积工艺，且改质工艺可包括于进行化学气相沉积工艺时一并通入气体以将第二透明半导体图案182改质成透明下电极18B，其中上述通入的气体可包括硅烷(silane)气体、氨气与氮气的混合物，但不以此为限。也就是说，本实施例的方法可于沉积工艺中同时进行氢化工艺，以使第二透明半导体图案182内的氢含量增加而由半导体改质成导体，以作为透明下电极18B。在一具体实施样态中，氨气与硅烷的流量比可约为6，例如氨气的流量为2160sccm，硅烷的流量为360sccm，而氮气的流量可为2800sccm，但不以此为限。透明下电极18B形成后再接续形成感光图案16以及第一图案化透明导电层24，第一图案化透明导电层24包括透明上电极24T，且透明上电极24T覆盖感光图案16。借由上述步骤，改质后的透明下电极18B、感光图案16与透明上电极24T可形成光学感测元件OS。
借由上述步骤，可于开关元件区10T内制作出薄膜晶体管元件TFT，并一并于感光元件区10S制作出光学感测元件OS。为了避免薄膜晶体管元件TFT与光学感测元件OS产生光致漏电流，第一图案121的尺寸较佳大于第一透明半导体图案181的尺寸，且第二图案122的尺寸较佳大于透明下电极18B的尺寸。在本实施例中，薄膜晶体管元件TFT可与光学感测元件OS电性连接，作为光学感测元件OS的驱动元件，或是与用以显示的像素结构电性连接，作为像素结构的驱动元件或开关元件。此外，本实施例的薄膜晶体管元件TFT可为顶栅型薄膜晶体管元件，但不以此为限。举例而言，位于开关元件区10T内的第一图案121可以选择性地作为薄膜晶体管元件TFT的下栅极，而第三图案化金属层23的栅极G可作为上栅极，而形成双栅型(dual gate)薄膜晶体管元件。
本实施例的制作光学感测元件与薄膜晶体管元件的方法可选择性地进一步整合像素结构的工艺，作为具有光学感测元件的显示面板的应用。当与像素结构整合时，第一图案化透明导电层24可另包括像素电极PE，与漏极D连接。请继续参阅图16。如图16所示，提供另一基板50，并于基板50上形成共通电极CE。接着，将基板10与基板50结合，并于基板10与基板50之间形成显示介质层52，以形成本实施例的显示面板4。显示介质层52可包括液晶层或其它适合的非自发光显示介质层或自发光显示介质层。显示面板4可进一步与背光模块(图未示)组合，并借由背光模块提供的光源发挥显示功用。值得说明的是位于开关元件区10T内的第一图案121除了可以作为双栅极的下栅极之外，还可以进一步遮蔽背光源，以避免薄膜晶体管元件TFT产生漏电流。另外，位于感光元件区10S内第二图案122则可为浮置(floating)，其未与其它信号源连接并可用以遮蔽背光源，以避免光学感测元件OS产生漏电流。或者，显示面板4也可使用环境光作为光源以发挥显示功用。另外，光学感测元件OS可提供触控输入或指纹辨识功能，也就是说，在输入位置进行触控输入或指纹辨识时，使用者的手指或输入装置可以遮蔽环境光而使得光学感测元件OS所接收到的光量有所改变，借此可判断出是否进行输入。或者，使用者可使用具有主动发光功能的输入装置，借此在输入位置的光学感测元件OS会接受到不同的光线，借此可判断出是否进行输入。
请参考图17与图18。图17与图18绘示本发明的第五实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。如图17所示，首先提供基板10，并形成第一图案化金属层12于基板10上。本实施例的第一图案化金属层12除了包括位于开关元件区10T内的第一图案121，以及位于感光元件区10S内的第二图案122，更可选择性地包括共通线CL位于开关元件区10T内。接着，形成第一绝缘层14于基板10与第一图案化金属层12上，其中第一绝缘层14至少部分暴露出共通线CL。之后，形成第二图案化金属层20于第一绝缘层14上。第二图案化金属层20除了包括位于开关元件区10T内的源极S与漏极D，更可选择性地包括第一转接电极XE1与第一绝缘层14所暴露出的共通线CL连接。随后，形成图案化透明半导体层18于第一绝缘层14上，其中图案化透明半导体层18包括第一透明半导体图案181位于开关元件区10T内并部分覆盖源极S与漏极D，以及第二透明半导体图案182位于感光元件区10S内。接着形成第二绝缘层22于第一绝缘层14上，其中第二绝缘层22覆盖第二图案化金属层20以及第一透明半导体图案181并至少部分暴露出第二透明半导体图案182、第一转接电极XE1与部分漏极D。接着，形成感光图案16于感光元件区10S内的第二绝缘层22上，其中感光图案16覆盖第二透明半导体图案182。此外，形成第三图案化金属层23于第二绝缘层22上，其中第三图案化金属层23除了包括位于第一透明半导体图案181上的栅极G，更可选择性地包括第二转接电极XE2，与第二绝缘层22暴露出的第一转接电极XE1连接。
本实施例的方法更进一步包括进行改质工艺，包括通入至少一气体将第二透明半导体图案182改质成具有导电性的透明下电极18B，作为光学感测元件的下电极之用。改质工艺可于第二透明半导体图案182形成后的任何时间进行。举例而言，本实施例的改质工艺可为氢化(hydrogenation)工艺，其可将第二透明半导体图案182进行氢化后而使得第二透明半导体图案182由半导体改质成具有导电性的透明下电极18B。改质工艺可包括回火(anneal)工艺，且通入的气体的成分可包括氢，例如可通过通入水蒸气或通入清洁干燥空气(clean dry air)，亦即改质工艺可包括水蒸气回火(H2O anneal)工艺或清洁干燥空气回火(CDA anneal)工艺，其中清洁干燥空气可包括约25％的氧气，或通入其它含有氢成分的气体，但不以此为限。值得说明的是，本实施例的改质工艺可进一步与形成感光图案16的工艺整合，也就是说若在形成感光图案16的工艺中通入上述气体，则可在形成感光图案16的工艺中一并将第二透明半导体图案182由半导体改质成具有导电性的透明下电极18B，以简化工艺并节省制作成本。在一变化实施例中，改质工艺可包括电浆工艺，且通入的气体可包括氢气(亦即氢气电浆工艺)或其它含有氢成分的气体。在其它实施例中，当第二透明半导体图案182为硅或其它半导体材料，则改质工艺也可包括离子布植工艺，其可将掺质例如P型掺质或N型掺质植入第二透明半导体图案182而使得第二透明半导体图案182由半导体改质成具有导电性的透明下电极18B，或其它适合的改质工艺。
如图18所示，接着形成第三绝缘层28于第三图案化金属层23与第二绝缘层22上，其中第三绝缘层28暴露出感光图案16，且至少部分暴露出漏极D以及至少部分暴露出第二转接电极XE2。随后，形成第一图案化透明导电层24于第三绝缘层28上，其中第一图案化透明导电层24包括覆盖感光图案16的透明上电极24T，且改质后的透明下电极18B、感光图案16与透明上电极24T可形成光学感测元件OS。第一图案化透明导电层24更可包括第一电极241。值得说明的是，于形成第一图案化透明导电层24之前，本实施例的方法可选择性地包括先形成第五绝缘层27于第二绝缘层22上，其中第五绝缘层27至少部分暴露出感光图案16、第二转接电极XE2与漏极D。第五绝缘层27可包括无机绝缘层例如氧化硅层、氮化硅层、氮氧化硅层，但不以此为限，或有机绝缘层。接着，依序形成第四绝缘层26与第二图案化透明导电层30于第一图案化透明导电层24上，其中第四绝缘层26至少部分暴露出透明上电极24T与漏极D，且第二图案化透明导电层30包括第二电极301。第四绝缘层26可包括无机绝缘层例如氧化硅层、氮化硅层、氮氧化硅层，但不以此为限，或有机绝缘层。第一电极241或第二电极301的其中的一者与漏极D连接，且第一电极241或第二电极301其中的另一者与第二转接电极XE2连接。举例而言，在本实施例中，第一电极241为共通电极，与第二转接电极XE2连接借此可经由第一转接电极XE1与共通线CL连接而接收共通电压，而第二电极301为像素电极，与漏极D连接，借此可接受像素电压，但不以此为限。此外，第一电极241可为整面(full-surfaced)电极，而第二电极301可为图案化电极，其可包括例如复数条分支电极，且相邻的分支电极之间具有狭缝(slit)，但不以此为限。随后，将基板10与另一基板50结合，并于基板10与基板50之间形成显示介质层52，以形成本实施例的显示面板5。
在本实施例中，上述形成第二绝缘层22、第三绝缘层28、第四绝缘层26或第五绝缘层27的步骤可包括进行沉积工艺例如化学气相沉积工艺，且改质工艺可包括于进行化学气相沉积工艺时一并通入气体以将第二透明半导体图案182改质成透明下电极，其中上述通入的气体可包括硅烷(silane)气体、氨气与氮气的混合物，但不以此为限。也就是说，本实施例的方法可于沉积工艺中同时进行氢化工艺，以使第二透明半导体图案182内的氢含量增加而由半导体改质成导体，以作为透明下电极18B。在一具体实施样态中，氨气与硅烷的流量比可约为6，例如氨气的流量为2160sccm，硅烷的流量为360sccm，而氮气的流量可为2800sccm，但不以此为限。值得说明的是，若改质工艺是在第二透明半导体图案182形成后立刻进行，则在对第二绝缘层22、第三图案化金属层23、第五绝缘层27、第四绝缘层26与第一图案化透明导电层24的其中任一者进行图案化时，都可能造成透明下电极的损伤，因此当改质工艺与第四绝缘层26的工艺整合时，不仅不会增加工艺步骤，更可以修补透明下电极在上述图案化工艺中所受到的损伤，以确保在改质工艺后透明下电极具有良好的导电性。
请参考图19。图19绘示本发明的第五实施例的一变化实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。如图19所示，不同于第五实施例，在本变化实施例的显示面板5A中，第一图案化透明导电层24的第一电极241为像素电极，与漏极D连接，而第二图案化透明导电层30的第二电极301为共通电极，与第二转接电极XE2连接。
请参考图20。图20绘示本发明的第六实施例的制作光学感测元件与薄膜晶体管元件的方法示意图。如图20所示，与第五实施例不同之处在于，第六实施例的第二图案化透明导电层30另包括桥接电极BE，分别与作为共通电极的第一电极241以及第二转接电极XE2连接。也就是说，第一电极241不是直接与第二转接电极XE2连接，而是经由桥接电极BE与第二转接电极XE2连接，借此接收共通电压。借由上述方法，可制作出本实施例的显示面板6。
综上所述，本发明提供一种光学感测元件与薄膜晶体管元件的整合制作方法，其使用同一层图案化透明半导体层作为光学感测元件的上电极或下电极与薄膜晶体管元件的通道层，利用改质工艺将光学感测元件的透明半导体图案改质为上电极或下电极，不仅可以有效简化工艺，且可以确保光学感测元件的电极不会在工艺中受损而提升可靠度与良率。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (27)

1.一种制作光学感测元件与薄膜晶体管元件的方法，其特征在于，包括：
提供一基板，该基板具有一开关元件区与一感光元件区；
形成一第一图案化金属层于该基板上，其中该第一图案化金属层包括一栅极位于该开关元件区内，以及一下电极位于该感光元件区内；
形成一第一绝缘层于该第一图案化金属层上，该第一绝缘层覆盖该栅极，且该第一绝缘层至少部分暴露出该下电极；
形成一感光图案于该下电极上；
形成一图案化透明半导体层于该第一绝缘层上，其中该图案化透明半导体层包括一第一透明半导体图案覆盖于该栅极上方，以及一第二透明半导体图案覆盖该感光图案；
形成一第二图案化金属层于该图案化透明半导体层上，其中该第二图案化金属层包括一源极与一漏极分别部分覆盖该第一透明半导体图案，且该第二图案化金属层至少部分暴露出该第二透明半导体图案；以及
对该第二透明半导体图案进行一改质工艺，包括通入至少一气体将该第二透明半导体图案改质成具有导电性的一透明上电极；
其中，另包括依序形成一第二绝缘层与一第一图案化透明导电层于该第二图案化金属层上，其中该第二绝缘层与该第一图案化透明导电层至少部分暴露出该透明上电极，並且，另包括依序形成一第三绝缘层与一第二图案化透明导电层于该第一图案化透明导电层上，其中该第三绝缘层与该第二图案化透明导电层暴露出该透明上电极，该第一图案化透明导电层包括一第一电极，该第二图案化透明导电层包括一第二电极，且该第一电极或该第二电极其中的一者与该漏极连接。
2.根据权利要求1所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该第二绝缘层至少部分暴露出该漏极，该第一图案化透明导电层包括一像素电极，且该像素电极与该漏极连接。
3.根据权利要求1所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该第一图案化金属层另包括一共通线，该第二图案化金属层另包括一转接电极与该共通线连接，且该第一电极或该第二电极其中的另一者与该转接电极连接。
4.根据权利要求3所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该第二电极为一像素电极，与该漏极连接，且该第一电极为一共通电极，与该转接电极连接。
5.根据权利要求4所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该第二图案化透明导电层另包括一桥接电极，且该第一电极与该转接电极经由该桥接电极彼此连接。
6.根据权利要求3所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该第二电极为一共通电极，与该转接电极连接，且该第一电极为一像素电极，与该漏极连接。
7.根据权利要求1所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，形成该第二绝缘层或形成该第三绝缘层的步骤系进行一化学气相沉积工艺，且该改质工艺包括于进行该化学气相沉积工艺时一并通入该至少一气体以将该第二透明半导体图案改质成该透明上电极。
8.根据权利要求7所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该至少一气体包括硅烷(silane)气体、氨气与氮气的混合物。
9.根据权利要求1所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，另包括于形成该第一图案化透明导电层之前，先形成一第四绝缘层于该第二绝缘层上，其中该第四绝缘层至少部分暴露出该下电极与该漏极。
10.根据权利要求1所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，另包括于形成该第二图案化金属层之前，先形成一蚀刻停止层于该第一绝缘层与该图案化透明半导体层上，其中该蚀刻停止层暴露出该第二透明半导体图案并部分暴露出该第一透明半导体图案，且该源极与该漏极系与该蚀刻停止层所暴露出的该第一透明半导体图案连接。
11.根据权利要求1所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该改质工艺包括一回火工艺，且该至少一气体的成分包括氢。
12.根据权利要求11所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该至少一气体包括水蒸气或清洁干燥空气。
13.根据权利要求1所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该改质工艺包括一电浆工艺，且该至少一气体包括氢气。
14.一种制作光学感测元件与薄膜晶体管元件的方法，其特征在于，包括：
提供一基板，该基板具有一开关元件区与一感光元件区；
形成一第一图案化金属层于该基板上，其中该第一图案化金属层包括一第一图案位于该开关元件区内，以及一第二图案位于该感光元件区内；
形成一第一绝缘层于该第一图案化金属层上，其中该第一绝缘层覆盖该第一图案与该第二图案；
形成一第二图案化金属层于该第一绝缘层上，其中该第二图案化金属层包括一源极与一漏极位于该开关元件区内的该第一图案上方；
形成一图案化透明半导体层于该第一绝缘层上，其中该图案化透明半导体层包括一第一透明半导体图案部分覆盖该源极与该漏极，以及一第二透明半导体图案位于该感光元件区内；
形成一第二绝缘层于该第一绝缘层上，其中该第二绝缘层覆盖该第一透明半导体图案并至少部分暴露出该第二透明半导体图案；
形成一感光图案于该感光元件区内的该第二绝缘层上，其中该感光图案覆盖该第二透明半导体图案；
形成一第三图案化金属层于该第二绝缘层上，其中该第三图案化金属层包括一栅极，该栅极位于该第一透明半导体图案上，且该第三图案化金属层至少部分暴露出该第二透明半导体图案；
形成一第三绝缘层于该第三图案化金属层上，其中该第三绝缘层至少部分暴露出该漏极；
形成一第一图案化透明导电层于该第三绝缘层上，其中该第一图案化透明导电层包括一透明上电极，且该透明上电极覆盖该感光图案；以及
对该第二透明半导体图案进行一改质工艺，包括通入至少一气体将该第二透明半导体图案改质成一具有导电性的透明下电极。
15.根据权利要求14所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该第一图案化透明导电层另包括一像素电极，与该漏极连接。
16.根据权利要求14所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，另包括依序形成一第四绝缘层与一第二图案化透明导电层于该第一图案化透明导电层上，其中该第四绝缘层至少部分暴露出该透明上电极，该第一图案化透明导电层包括一第一电极，该第二图案化透明导电层包括一第二电极，且该第一电极或该第二电极的其中的一者与该漏极连接。
17.根据权利要求16所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该第一图案化金属层另包括一共通线，该第二图案化金属层另包括一第一转接电极与该共通线连接，且该第三图案化金属层另包括一第二转接电极与该第一转接电极连接。
18.根据权利要求17所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该第一电极或该第二电极其中的另一者与该第二转接电极连接。
19.根据权利要求18所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该第二电极为一像素电极，与该漏极连接，该第一电极为一共通电极，与该第二转接电极连接。
20.根据权利要求19所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该第二图案化透明导电层另包括一桥接电极，且该第一电极与该第二转接电极经由该桥接电极彼此连接。
21.根据权利要求18所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该第二电极为一共通电极，与该第二转接电极连接，该第一电极为一像素电极，与该漏极连接。
22.根据权利要求16所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该改质工艺包括与形成该感光图案的步骤同时进行，于形成该感光图案的工艺时一并通入该至少一气体以将该第二透明半导体图案改质成该透明下电极。
23.根据权利要求16所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，另包括于形成该第一图案化透明导电层之前，先形成一第五绝缘层于该第三绝缘层上，其中该第五绝缘层至少部分暴露出该透明下电极与该漏极。
24.根据权利要求14所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该改质工艺包括一回火工艺，且该至少一气体的成分包括氢。
25.根据权利要求24所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该至少一气体包括水蒸气或清洁干燥空气。
26.根据权利要求14所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该改质工艺包括一电浆工艺，且该至少一气体包括氢气。
27.根据权利要求14所述的制作光学感测元件与薄膜晶体管元件的方法，其特征在于，该第二图案为浮置，且该第二图案的尺寸大于该透明下电极的尺寸。
CN201510732192.XA 2015-09-09 2015-11-02 制作光学感测元件与薄膜晶体管元件的方法 Active CN105405808B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104129730 2015-09-09
TW104129730A TWI574374B (zh) 2015-09-09 2015-09-09 製作光學感測元件與薄膜電晶體元件的方法

Publications (2)

Publication Number Publication Date
CN105405808A CN105405808A (zh) 2016-03-16
CN105405808B true CN105405808B (zh) 2018-06-22

Family

ID=55471209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510732192.XA Active CN105405808B (zh) 2015-09-09 2015-11-02 制作光学感测元件与薄膜晶体管元件的方法

Country Status (3)

Country Link
US (1) US9698180B2 (zh)
CN (1) CN105405808B (zh)
TW (1) TWI574374B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
US10388676B2 (en) * 2015-08-10 2019-08-20 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same, and in-cell touch panel-type display device
KR102446821B1 (ko) * 2016-03-03 2022-09-26 삼성디스플레이 주식회사 터치 표시 패널 및 이의 제조 방법
CN106935601B (zh) * 2017-03-13 2019-08-23 京东方科技集团股份有限公司 半导体器件、阵列基板和半导体器件的制造方法
CN107132707B (zh) * 2017-05-24 2019-10-22 京东方科技集团股份有限公司 一种液晶显示面板及其制作方法
JP7030563B2 (ja) * 2018-03-02 2022-03-07 株式会社ジャパンディスプレイ 表示装置
CN108321152B (zh) * 2018-04-04 2024-10-18 京东方科技集团股份有限公司 指纹识别传感器及其制备方法以及指纹识别设备
CN109545813A (zh) * 2018-12-24 2019-03-29 上海箩箕技术有限公司 光学传感器结构及其形成方法、光学传感器电路
US11448932B2 (en) * 2018-12-29 2022-09-20 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof
TWI700621B (zh) * 2019-04-15 2020-08-01 友達光電股份有限公司 觸控面板
CN110514698B (zh) * 2019-09-27 2022-09-30 福州京东方光电科技有限公司 一种气体感测装置和气体检测设备
CN113838404B (zh) * 2020-06-24 2023-01-24 京东方科技集团股份有限公司 显示基板和显示装置
TWI732626B (zh) * 2020-07-14 2021-07-01 友達光電股份有限公司 顯示面板及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816355B2 (en) * 2001-09-13 2004-11-09 Seiko Epson Corporation Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
CN1678952A (zh) * 2002-08-24 2005-10-05 皇家飞利浦电子股份有限公司 包括薄膜电路元件的电子器件的制造
CN101615613A (zh) * 2009-08-12 2009-12-30 友达光电股份有限公司 像素结构、有机电激发光显示单元及其制造方法
CN102707843A (zh) * 2012-04-16 2012-10-03 友达光电股份有限公司 触控面板及触控面板的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424230A (en) * 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
JP2004311783A (ja) * 2003-04-08 2004-11-04 Fuji Xerox Co Ltd 光検出装置、及びその実装方法
US7208810B2 (en) * 2004-07-01 2007-04-24 Varian Medical Technologies, Inc. Integrated MIS photosensitive device using continuous films
US20070161165A1 (en) * 2006-01-12 2007-07-12 Toppoly Optoelectronics Corp. Systems and methods involving thin film transistors
TWI333275B (en) 2008-05-09 2010-11-11 Au Optronics Corp Method for fabricating light sensor
TWI330893B (en) * 2008-05-16 2010-09-21 Au Optronics Corp Optical sensor and method of making the same
JP2012515438A (ja) * 2009-01-12 2012-07-05 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン 電子／正孔励起阻止層を用いた有機太陽電池の開路電圧の向上
TWI381534B (zh) * 2009-03-24 2013-01-01 Au Optronics Corp 光學感測器與其製作方法以及具有光學感測器之顯示面板
TWI394071B (zh) * 2009-08-14 2013-04-21 Au Optronics Corp 有機發光二極體觸控面板及其製作方法
TWI453805B (zh) 2011-02-11 2014-09-21 Au Optronics Corp 顯示器及其製作方法
CN102790069B (zh) * 2012-07-26 2014-09-10 北京京东方光电科技有限公司 一种传感器及其制造方法
JP6499966B2 (ja) * 2012-09-21 2019-04-10 メルク パテント ゲーエムベーハー 有機半導体電子デバイス
US9070648B2 (en) * 2012-11-27 2015-06-30 Apple Inc. Electronic devices with display-integrated light sensors
US9515106B2 (en) * 2014-08-15 2016-12-06 Perkinelmer Holdings, Inc. Radiation imaging device with metal-insulator-semiconductor photodetector and thin film transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816355B2 (en) * 2001-09-13 2004-11-09 Seiko Epson Corporation Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
CN1678952A (zh) * 2002-08-24 2005-10-05 皇家飞利浦电子股份有限公司 包括薄膜电路元件的电子器件的制造
CN101615613A (zh) * 2009-08-12 2009-12-30 友达光电股份有限公司 像素结构、有机电激发光显示单元及其制造方法
CN102707843A (zh) * 2012-04-16 2012-10-03 友达光电股份有限公司 触控面板及触控面板的制造方法

Also Published As

Publication number Publication date
US20170069667A1 (en) 2017-03-09
TWI574374B (zh) 2017-03-11
US9698180B2 (en) 2017-07-04
TW201711165A (zh) 2017-03-16
CN105405808A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
CN105405808B (zh) 制作光学感测元件与薄膜晶体管元件的方法
CN106896609B (zh) 一种阵列基板及包括其的显示装置
CN104681581B (zh) 显示装置的显示面板
CN104022123B (zh) 一种柔性显示基板及其制备方法、柔性显示装置
CN102709238B (zh) 阵列基板及其制作方法
CN107689386A (zh) 显示装置
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
CN104576542B (zh) 阵列基板及其制作方法、显示装置
CN105247408B (zh) 液晶面板和绝缘膜的槽部形成方法
JP2012118531A (ja) 表示装置及び表示装置の製造方法
CN104637955B (zh) 一种阵列基板及其制作方法、显示装置
CN108493155A (zh) 连接结构及其制作方法、阵列基板及其制作方法
CN104218063B (zh) 有机发光显示装置及其制造方法
CN105097947A (zh) 薄膜晶体管阵列基板及其制造方法
KR20130072591A (ko) 액정표시장치 및 그 제조방법
CN107706198A (zh) 阵列基板及其制造方法
CN104102059A (zh) Tft阵列基板及其制造方法
US20190131316A1 (en) Via-hole Connection Structure And Method Of Manufacturing The Same, And Array Substrate And Method Of Manufacturing The Same
US9490271B2 (en) Array substrate having jump wire connecting first and second wirings
CN106935659A (zh) 薄膜晶体管及其制造方法、阵列基板以及显示装置
CN105261653B (zh) 显示装置
CN107564949A (zh) 氧化物tft、其制造方法、使用其的显示面板和显示装置
US10243010B2 (en) Semiconductor substrate and display device
CN107850963A (zh) 具有触摸面板的显示装置以及其制造方法
CN104465670B (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant