CN105393188A - 一种功耗管理方法、功耗管理装置,及处理器 - Google Patents
一种功耗管理方法、功耗管理装置,及处理器 Download PDFInfo
- Publication number
- CN105393188A CN105393188A CN201480003858.1A CN201480003858A CN105393188A CN 105393188 A CN105393188 A CN 105393188A CN 201480003858 A CN201480003858 A CN 201480003858A CN 105393188 A CN105393188 A CN 105393188A
- Authority
- CN
- China
- Prior art keywords
- processor core
- processor
- operation information
- power consumption
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Abstract
一种功耗管理方法、功耗管理装置,及处理器,其中方法的实现包括:获取来自处理器核的操作信息;若根据所述操作信息确定需要对所述处理器核进行备份,则首先向所述处理器核的触发器发送备份控制信号,使所述处理器核的触发器将所述处理器核的状态备份到所述触发器对应的非易失性存储器;然后切断对所述处理器核的供电。避免处理器核需要通过总线的方式访问集中式的存储器导致的处理器运行速度慢的问题,从而提升处理器的运行速度。
Description
一种功耗管理方法、 功耗管理装置, 及处理器
技术领域
本发明涉及通信技术领域, 特别涉及一种功耗管理方法、 功耗管理装置, 及处理器。 背景技术
随着半导体工艺的发展,单位面积所能集成的晶体管数量越来越多; 但受 限于内存墙、 功耗墙和 I/O ( input/output, 输入 /输出)墙等因素, 单核性能的 提升越发困难。 因此, 众核处理器和异构加速已经成为业界研究的热点。 通过 众核处理器和异构加速来充分利用数量巨大的晶体管,从而实现更强的处理性 能。
众核处理器的多个处理器核通常共享了主存和 I/O设备, 由于资源竟争和 片上网络的局部拥塞等问题,导致每个处理器核在执行访问 I/O设备或在出现 Cache Miss访问主存等操作时会出现较长的延时。处理器核在等待这类长延时 操作时会产生不必要的功耗。 虽然可以通过多线程轮转技术隐藏长延时,使处 理器始终处于工作状态,但对于处在等待状态的硬件线程, 其寄存器等资源仍 会消耗能量。 因此降低处理器在等待阶段的功耗就成为了要解决的技术问题。 Memory, 铁电体随机存取存储器) 降低待机功耗。 该方案, 处理器芯片集成 了集中式的 Flash或 FeRAM作为非易失性存储器, 在需要使系统进入低功耗 状态时,将处理器核的状态数据写入到集中式的非易失性存储器中; 在系统从 低功耗状态回到正常工作状态时,将集中式非易失性存储器中的状态和数据读 出并恢复到处理器核。由于处理器核的状态数据的写入和恢复是通过总线进行 的串行访问实现, 然而串行访问的速度较慢, 会导致处理器运行较慢。 此外, 由于需要通过总线访问集中式存储器, 保存和恢复过程也需要消耗较高的功 耗。 发明内容
本发明实施例提供了一种功耗管理方法、 功耗管理装置, 及处理器, 用于 提升处理器运行速度, 并且为降低功耗提供条件。
本发明实施例一方面提供了一种功耗管理方法, 包括:
获取来自处理器核的操作信息;
若根据所述操作信息确定需要对所述处理器核进行备份,则首先向所述处 理器核的触发器发送备份控制信号,使所述处理器核的触发器将所述处理器核 的状态备份到所述触发器对应的非易失性存储器;然后切断对所述处理器核的 供电。
结合一方面的实现方式,在第一种可能的实现方式中,在切断对所述处理 器核的供电之后, 所述方法还包括:
若接收到所述操作信息对应操作的结果数据,则首先恢复对所述处理器核 的供电, 然后向所述处理器核发送恢复控制信号,使所述触发器将存储在所述 非易失性存储器的所述处理器核的状态恢复到所述处理器核。
结合一方面的第一种可能的实现方式, 在第二种可能的实现方式中, 所述 接收到所述操作信息对应操作的结果数据包括:
接收到片上网络路由器返回的所述操作信息对应操作的结果数据。
结合一方面的实现方式, 或者一方面的第一种或者第二种可能的实现方 式、 在第三种可能的实现方式中, 所述获取来自处理器核的操作信息包括: 监控所述处理器核的操作行为获得所述处理器核的操作信息, 或者,接收 所述处理器核发送的操作信息。
结合一方面的实现方式, 或者一方面的第一种或者第二种可能的实现方 式、在第四种可能的实现方式中, 所述根据所述操作信息确定是否需要对所述 处理器核进行备份包括:
将所述操作信息与预配置的备份控制规则进行比对,若所述操作信息符合 预配置的备份控制规则, 则确定需要进行备份。
结合一方面的实现方式, 或者一方面的第一种或者第二种可能的实现方 式、 在第五种可能的实现方式中, 所述操作信息为: 将要产生超过预定阔值的 时延的操作对应的操作信息。
本发明实施例二方面提供了一种功耗管理装置, 包括:
处理器操作检测模块, 用于获取来自处理器核的操作信息;
信号产生模块,用于若根据所述处理器操作检测模块获取的所述操作信息 确定需要对所述处理器核进行备份,则向所述处理器核的触发器发送备份控制 信号,使所述处理器核的触发器将所述处理器核的状态备份到所述触发器对应 的非易失性存储器;
供电控制模块, 用于在所述信号产生模块发送备份控制信号之后,切断对 所述处理器核的供电。
结合二方面的实现方式,在第一种可能的实现方式中, 所述处理器操作检 测模块,还用于在所述供电控制模块切断对所述处理器核的供电之后,接收所 述操作信息对应操作的结果数据;
所述供电控制模块,还用于若所述处理器操作检测模块接收到所述操作信 息对应操作的结果数据, 则恢复对所述处理器核的供电;
所述信号产生模块,还用于在所述供电控制模块恢复对所述处理器核的供 电之后, 向所述处理器核发送恢复控制信号,使所述触发器将存储在所述非易 失性存储器的所述处理器核的状态恢复到所述处理器核。
结合二方面的第一种可能的实现方式, 在第二种可能的实现方式中, 所述 处理器操作检测模块,用于在所述供电控制模块切断对所述处理器核的供电之 后, 接收片上网络路由器返回的所述操作信息对应操作的结果数据。
结合二方面的实现方式, 或者二方面的第一种或者第二种可能的实现方 式、在第三种可能的实现方式中, 所述处理器核的操作信息由所述处理器操作 检测模块监控所述处理器核的操作行为获得, 或者, 所述处理器核的操作信息 由所述处理器操作检测模块接收自所述处理器核。
结合二方面的实现方式, 或者二方面的第一种或者第二种可能的实现方 式、 在第四种可能的实现方式中, 所述处理器操作检测模块包括: 备份控制规 则存储单元和处理器操作检测单元;
所述备份控制规则存储单元, 用于存储预配置的备份控制规则; 所述处理器操作检测单元,用于将所述操作信息与所述备份控制规则存储 单元中存储的备份控制规则进行比对,若所述操作信息符合预配置的备份控制 规则, 则确定需要进行备份。
结合二方面的实现方式, 或者二方面的第一种或者第二种可能的实现方 式、 在第五种可能的实现方式中, 所述操作信息为: 将要产生超过预定阔值的 时延的操作对应的操作信息。
本发明实施例三方面提供了一种处理器, 包括: 一个处理器核, 或者, 两 个或两个以上的处理器核; 若所述处理器包含两个或两个以上的处理器核, 则 处理器核之间通过片上网络路由器建立可通信的连接; 还包括:
与处理器核连接的功耗管理装置,所述功耗管理装置为本发明实施例提供 的任意一项的功耗管理装置。
从以上技术方案可以看出, 本发明实施例具有以下优点: 实现功耗管理的 设备通过处理器核的操作信息来确定需要对处理器核进行备份,并控制处理器 核的触发器将处理器核的状态备份到非易失性存储器, 然后切断供电。 由于处 理器具有触发器, 并且通过触发器进行数据存储, 因此可以避免处理器核需要 通过总线的方式访问集中式的存储器导致的处理器运行速度慢的问题,从而提 升处理器的运行速度; 针对操作信息来确定是否进行功耗控制, 可以实现更小 粒度的功耗控制,并且处理器核的状态备份到的是与触发器对应的非易失性存 储器, 与触发器对应的非易失性存储器可以设计得比集中式存储器小得多, 因 此为大幅降低功耗提供了条件。 附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所 需要使用的附图作简要介绍, 显而易见地, 下面描述中的附图仅仅是本发明的 一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动性的前提 下, 还可以根据这些附图获得其他的附图。
图 1为本发明实施例方法流程示意图;
图 2A为本发明实施众核处理器的结构示意图;
图 2B为本发明实施例众核处理器内一个处理器节点结构示意图; 图 3为本发明实施例非易失性管理单元结构示意图;
图 4为本发明实施例方法流程示意图;
图 5为本发明实施例功耗管理装置结构示意图;
图 6为本发明实施例功耗管理装置结构示意图;
图 7为本发明实施例处理器结构示意图。 具体实施方式
为了使本发明的目的、技术方案和优点更加清楚, 下面将结合附图对本发 明作进一步地详细描述, 显然, 所描述的实施例仅仅是本发明一部份实施例, 而不是全部的实施例。基于本发明中的实施例, 本领域普通技术人员在没有做 出创造性劳动前提下所获得的所有其它实施例, 都属于本发明保护的范围。
本发明实施例提供了一种功耗管理方法, 如图 1所示, 包括:
101 : 获取来自处理器核的操作信息;
在本发明实施例中,操作信息是用来表示处理器核的操作的信息,操作信 息具体可以包括: 操作类型、 操作名称、 操作参数、 操作结果等。 来自处理器 核的操作信息可以是主动监控得到的也可以是由处理器核主动发送的,具体实 现方案可以依据处理器相关芯片的设计要求选用,本发明实施例对此不作唯一 性限定。
操作信息在在本发明实施例中用来确定是否需要对处理器核进行备份,确 定是否需要进行备份的规则可以是预先设定的,设定的方式可以通过固定的硬 件逻辑实现,也可以通过软件动态配置,对于本发明实施例而言两种方案都是 可行的, 本发明实施例对此不作唯一性限定。本实施例中会导致需要进行备份 的操作信息, 通常对应的是那些会产生较长时延的操作信息, 例如: 访问 I/O 设备的操作的操作名、 在 Cache (高速緩存)访问过程中发生高速緩存命中失 败( Cache Miss )的操作结果, 也可以是 Cache Miss后访问外部存储器的操作 的操作名等。
102: 若根据上述操作信息确定需要对上述处理器核进行备份, 则首先向 上述处理器核的触发器发送备份控制信号,使上述处理器核的触发器上述处理 器核的状态备份到上述触发器对应的非易失性存储器;然后切断对上述处理器 核的供电。
在本发明实施例中,触发器可以集成在处理器核中,触发器也可以独立于 处理器核之外与处理器核位于同一芯片中;触发器与处理器核具有——对应的
关系。非易失性存储器可以与处理器核处于同一芯片内作为处理器核专用的非 易失性存储器使用, 也可以是集中式的非易失性存储器供多个处理器核使用。 以上实现方式均不影响本发明实施例的实现,具体的结构可以由技术人员根据 芯片的具体设计要求进行选用, 本发明实施例对此不予限定。
另外, 上述备份控制信号最终会被发送到触发器, 由于触发器可以集成在 处理器核中,也可能是独立于处理器之外的; 因此备份控制信号可以是通过处 理器核的接口发送给触发器的,也可以是直接发送给触发器的。 以上两种方案 并不会影响到本发明实施例的实现,具体的结构可以由技术人员根据芯片的具 体设计要求进行选用, 本发明实施例对此不予限定。
以上实施例,实现功耗管理的设备通过处理器核的操作信息来确定需要对 处理器核进行备份,并控制处理器核的触发器将处理器核的状态备份到非易失 性存储器, 然后切断供电。 由于处理器具有触发器, 并且通过触发器进行数据 存储,因此可以避免处理器核需要通过总线的方式访问集中式的存储器导致的 处理器运行速度慢的问题,从而提升处理器的运行速度; 针对操作信息来确定 是否进行功耗控制, 可以实现更小粒度的功耗控制, 并且处理器核的状态备份 到的是与触发器对应的非易失性存储器,与触发器对应的非易失性存储器可以 设计得比集中式存储器小得多, 因此为大幅降低功耗提供了条件。
以上实施例给出了如何切断供电降低功耗的方案,本发明实施例还提供了 恢复供电并完成处理器核的状态恢复的方案, 具体如下: 进一步地, 在切断对 上述处理器核的供电之后, 上述方法还包括:
若接收到上述操作信息对应操作的结果数据,则首先恢复对上述处理器核 的供电, 然后向上述处理器核发送恢复控制信号,使上述触发器将存储在上述 非易失性存储器的上述处理器核的状态恢复到上述处理器核。
在本实施例中,由于如果接收到结果数据意味着处理器核可以继续运行不 必继续等待了, 因此本实施例釆用结果数据来触发恢复供电, 然后进行状态恢 复。
本发明实施例的处理器核可以是单核处理器上的处理器核,也可以是众核 处理器(包含两个或两个以上的处理器核)中的处理器核, 对于众核处理器而 言,处理器核与外部通信以及处理器核之间的通信都可以通过片上网络路由器
实现, 因此对于实现功耗管理的装置而言, 结果数据可以来源于片上网络路由 器, 具体如下: 可选地, 上述接收到上述操作信息对应操作的结果数据包括: 接收到片上网络路由器返回的上述操作信息对应操作的结果数据。
在本是实例中,来自处理器核的操作信息可以是主动监控得到的也可以是 由处理器核主动发送的,具体实现方案可以依据处理器相关芯片的设计要求选 用, 可选地, 上述获取来自处理器核的操作信息包括:
监控上述处理器核的操作行为获得上述处理器核的操作信息, 或者,接收 上述处理器核发送的操作信息。
对于由处理器核发送操作信息的实现方案而言,处理器核可以将所有的操 作信息都发送给实现功耗管理的装置,也可以在确定需要发送的时候发送操作 信息。用于处理器核确定是否需要发送操作信息的规则(可以称为操作信息发 送规则 ), 可以参考前述是否需要进行备份的规则 (即备份控制规则 )。
可选地,上述根据上述操作信息确定是否需要对上述处理器核进行备份包 括: 将上述操作信息与预配置的备份控制规则进行比对, 若上述操作信息符合 预配置的备份控制规则, 则确定需要进行备份。
备份控制规则可以是与操作信息对应的规则,备份控制规则的设定依据是 操作信息可能导致的时延超过预定阔值; 例如: 某几个类型的操作的时间超过 预定阔值、或者某几种操作的时间超过预定阔值, 或者某些操作的操作结果会 导致后续操作的时间超过预定阔值,则可以釆用如下方法确定需要对上述处理 器核进行备份: 预置将要产生超过预定阔值的时延的操作的操类型、操作名和 /或操作结果信息为备份控制规则; 若获取到的操作信息满足上述备份控制规 贝1 J, 则确定需要对上述处理器核进行备份。
本实施例中, 无论在处理器核中配置操作信息发送规则,还是在实现功耗 控制的设备中配置备份控制规则,都可以灵活的控制哪些操作需要对处理器核 进行备份, 实现精确到具体操作的功耗控制,从而提高功耗控制的灵活度并且 降低功耗。
本发明实施例中的处理器可能包含有很多个处理器核,由于处理器核与触 发器具有——对应的关系,那么在处理器核具有两个或两个以上的处理器核的 时候,触发器可以及时响应与之对应的处理器核的备份需求, 因此上述将上述
处理器核的状态备份到上述触发器对应的非易失性存储器实际上将会是:将上 述处理器核的状态并行地备份到上述触发器对应的非易失性存储器。
由于处理器核的状态由处理器核的触发器进行备份,并且触发器对应的非 易失性存储器是分布式的, 因此可以实现并行备份。 相比于串行的方式, 速度 更快。
可选地, 上述操作信息为: 将要产生超过预定阔值的时延的操作对应的操 作信息。
在本发明实施例中,操作信息可以是任意操作对应的操作信息, 然而实际 上会导致需要进行备份的操作信息并不是所有的操作信息, 例如: 时延很短的 那些操作, 则可以不必进行备份, 这样可以减少备份 /恢复次数以及供电切换 次数, 提高处理器的运行速度; 在本发明实施例中, 时延的预定阔值可以任意 设定, 设定的更长一点可以减少备份 /恢复次数以及供电切换次数, 提高处理 器的运行速度; 设定的短一点, 则可以达到更低功耗的效果, 时延比较长的操 作有很多, 例如: 访问 I/O设备的操作, 高速緩存命中失败(Cache Miss )导 致的访问外部存储器的操作等。
以下实施例将对本发明实施例的具体实现方案进行举例说明,在以下举例 中, 应用场景为众核处理器。
本发明实施例主要解决的技术问题有两个:一是使用集中式非易失性存储 器实现状态备份和恢复, 功耗高、 速度慢。 二是对非易失性存储器产生不必要 的读写访问。本发明实施例要实现的技术目的在于: 在不影响处理器寿命和性 能的前提下, 做到利用非易失技术实现处理器的低功耗设计和细粒度功耗管 理。
后续众核处理器应用场景下的实施例的主要思路是:使用非易失性管理单 元(该非易失性管理单即为实现功耗管理的装置, 与后续实施例中的功耗管理 装置的主要功能相同), 对处理器核的特定操作进行监控和判断, 基于判断结 果控制处理器核的触发器执行备份和恢复,并通过触发器控制对处理器核的供 电, 实现细粒度的处理器功耗管理。
针对前述众核处理器应用场景下所涉及的技术问题,本实施例提出降低众 核处理器功耗的技术方案, 利用触发器快速备份 /恢复的特性, 提供细粒度的
功耗管理能力, 从而降低处理器的功耗。 在本实施例中, 触发器可以是非易失 触发器 (Non- Volatile Flip-Flop, NVFF )。
备份和恢复, 主要包含两个部分:
1、 处理器核执行特定操作时(如在访问 Cache过程中发生 Cache Miss后 访问外部存储器的操作, 访问 I/O设备等长延时操作), 备份状态到触发器, 关断处理器核供电;
2、 上述特定操作完成后, 恢复供电, 处理器核的状态通过触发器从非易 失性存储器中恢复, 然后继续工作。
请参阅图 2A所示, 为本发明实施例众核处理器的结构示意图, 图 2B为 众核处理器内一个处理器节点 (包括处理器核及附属的部件)结构示意图。
在图 2A所示的结构示意图中, 一个圓代表一个处理器节点, 它们与外部 元件通信; 外部元件可以包括: ETH ( EtherNet, 以太网) , MemC ( memory controller,存储控制器) MAC ( Media Access Control,媒体访问控制) SATA ( Serial Advanced Technology Attachment, 串行高级技术附件 )。
在图 2A中, 非易失众核处理器包含若干个处理器节点, 与外设、 内存控 制器和片上网络进行通信。
在图 2B中, 处理器节点包含处理器核 100、 非易失性管理单元 101和片 上网络路由器 102, 通过触发器建立处理器核与非易失性存储器之间的连接, 使非易失性存储器作为处理器核的高速緩存;
在以上处理器节点的结构中, 处理器核 100执行特定操作时(如 Cache
Miss,访问 I/O设备等长延时操作),将该操作信息发给非易失性管理单元 101 ; 非易失性管理单元 101对收到的操作信息进行判断,根据判断结果控制处理器 核的备份 /恢复以及供电 /断电。 具体实现方案如下, 请一并参阅图 2A、 图 2B 以及图 3:
在本发明实施例中, 用于备份 /恢复控制和供电控制的非易失性管理单元
101, 其结构示意图如图 3所示:
非易失性管理单元 101包括: 备份 /恢复信号产生模块 310、处理器操作检 测模块 320, 以及供电控制模块 330, 其中处理器操作检测模块 320包括若干 备份控制规则项 321, 其功能分别为:
备份 /恢复信号产生模块 310: 产生使触发器执行备份 /恢复操作所需的控 制信号;
处理器操作检测模块 320: 接收处理器核 100的特定操作信息, 基于此操 作信息判断是否需要对处理器核进行状态备份; 接收来自片上网络路由器 102 返回的上述操作信息对应操作的结果数据, 控制备份 /恢复信号产生模块 310 产生恢复控制信号将先前备份的状态恢复到处理器核 100;
备份控制规则项 321 :处理器操作检测模块 320在若干备份控制规则项 321 中查找上述处理器核 100的操作信息,基于查找结果决定是否需要使处理器核 100进行状态备份。 根据具体的设计需求, 备份控制规则项 321可以是固定的 硬件逻辑, 也可以由软件进行动态配置;
供电控制模块 330: 控制对处理器核 100的供电。
基于以上硬件结构,本发明实施例利用触发器降低众核处理器功耗的控制 流程, 请一并参阅图 2A、 图 2B, 图 3以及图 4所示:
401 : 众核处理器的处理器核 100正常工作;
402: 当众核处理器中的某一处理器核 100在执行特定操作时 (例如访问
I/O设备, Cache Miss时访问主存等长延时操作),将操作类型和参数信息发送 至该处理器核 100对应的非易失性管理单元 101 ;
403: 非易失性管理单元 101的处理器操作检测模块 320根据收到的操作 类型和参数信息, 确定是否需要进行备份, 若是, 进入 404, 否则进入 401 ;
404: 非易失性管理单元 101的备份 /恢复信号产生模块 301产生备份控制 信息给处理器核 100, 使处理器核 100的触发器将处理器核 100的状态釆用并 行的方式备份到非易失性存储器; 然后进入 405;
405: 供电控制模块 330关闭对上述处理器核 100的供电; 进入等待状态, 直到片上网络路由器 102返回上述特定操作的结果数据, 进入 406;
406: 供电控制模块 330恢复对上述处理器核 100的供电, 然后进入 407;
407: 非易失性管理单元 101的备份 /恢复信号产生模块 301产生恢复控制 信息给处理器核 100, 使处理器核 100的触发器将非易失性存储器内备份的上 述处理器核 100的状态恢复到上述处理器核 100; 然后进入 401。 在步骤 406 恢复处理器核 100供电以后,处理器核 100会接收到片上网络路由器 102返回
的结果数据。
在本发明实施例中中,每个处理器核在执行特定操作(尤其是长延时操作 ) 时可以被关断供电直至操作结束,可以有效降低处理器功耗,提高性能功耗比。
本发明实施例使用可配置的非易失性管理单元,针对不同类型的特定操作 可以提供细粒度的功耗管理能力, 并减小对处理器性能的影响, 以及降低备份 和恢复操作对非易失器件的寿命影响。
本发明实施例还提供了一种功耗管理装置, 如图 5所示, 包括:
处理器操作检测模块 501, 用于获取来自处理器核的操作信息;
信号产生模块 502, 用于若根据上述处理器操作检测模块 501获取的上述 操作信息确定需要对上述处理器核进行备份,则向上述处理器核的触发器发送 备份控制信号,使上述处理器核的触发器将上述处理器核的状态备份到上述触 发器对应的非易失性存储器;
供电控制模块 503,用于在上述信号产生模块 502发送备份控制信号之后, 切断对上述处理器核的供电。
在本发明实施例中,操作信息是用来表示处理器核的操作的信息,操作信 息具体可以包括: 操作类型、 操作名称、 操作参数、 操作结果等。 来自处理器 核的操作信息可以是主动监控得到的也可以是由处理器核主动发送的,具体实 现方案可以依据处理器相关芯片的设计要求选用,本发明实施例对此不作唯一 性限定。
操作信息在本发明实施例中用来确定是否需要对处理器核进行备份,确定 是否需要进行备份的规则可以是预先设定的,设定的方式可以通过固定的硬件 逻辑实现,也可以通过软件动态配置, 对于本发明实施例而言两种方案都是可 行的, 本发明实施例对此不作唯一性限定。本实施例中会导致需要进行备份的 操作信息, 通常对应的是那些会产生较长时延的操作信息, 例如: 访问 I/O设 备的操作的操作名、 在 Cache (高速緩存 )访问过程中发生高速緩存命中失败 ( Cache Miss )的操作结果, 也可以是 Cache Miss后访问外部存储器的操作的 操作名等。
在本发明实施例中,备份控制规则可以是与操作信息对应的规则,备份控 制规则的设定依据是操作信息可能导致的时延超过预定阔值; 例如: 某几个类
型的操作的时间超过预定阔值、或者某几种操作的时间超过预定阔值, 或者某 些操作的操作结果会导致后续操作的时间超过预定阔值,则可以釆用如下方法 确定需要对上述处理器核进行备份:预置将要产生超过预定阔值的时延的操作 的操类型、 操作名和 /或操作结果信息为备份控制规则; 若获取到的操作信息 满足上述备份控制规则, 则确定需要对上述处理器核进行备份。
以上实施例,实现功耗管理的设备通过处理器核的操作信息来确定需要对 处理器核进行备份,并控制处理器核的触发器将处理器核的状态备份到非易失 性存储器, 然后切断供电。 由于处理器具有触发器, 并且通过触发器进行数据 存储,因此可以避免处理器核需要通过总线的方式访问集中式的存储器导致的 处理器运行速度慢的问题,从而提升处理器的运行速度; 针对操作信息来确定 是否进行功耗控制, 可以实现更小粒度的功耗控制, 并且处理器核的状态备份 到的是与触发器对应的非易失性存储器,与触发器对应的非易失性存储器可以 设计得比集中式存储器小得多, 因此为大幅降低功耗提供了条件。
以上实施例给出了如何切断供电降低功耗的方案,本发明实施例还提供了 恢复供电并完成处理器核的状态恢复的方案, 具体如下: 进一步地, 上述处理 器操作检测模块 501, 还用于在上述供电控制模块 503切断对上述处理器核的 供电之后, 接收上述操作信息对应操作的结果数据 ;
上述供电控制模块 503, 还用于若上述处理器操作检测模块 501接收到上 述操作信息对应操作的结果数据, 则恢复对上述处理器核的供电;
上述信号产生模块 502, 还用于在上述供电控制模块 503恢复对上述处理 器核的供电之后, 向上述处理器核发送恢复控制信号,使上述触发器将存储在 上述非易失性存储器的上述处理器核的状态恢复到上述处理器核。
在本实施例中,由于如果接收到结果数据意味着处理器核可以继续运行不 必继续等待了, 因此本实施例釆用结果数据来触发恢复供电, 然后进行状态恢 复。
本发明实施例的处理器核可以是单核处理器上的处理器核,也可以是众核 处理器(包含两个或两个以上的处理器核)中的处理器核, 对于众核处理器而 言,处理器核与外部通信以及处理器核之间的通信都可以通过片上网络路由器 实现, 因此对于实现功耗管理的装置而言, 结果数据的来源可以来源于片上网
络路由器, 具体如下: 可选地, 上述处理器操作检测模块 501, 用于在上述供 电控制模块 503切断对上述处理器核的供电之后,接收片上网络路由器返回的 上述操作信息对应操作的结果数据。
在本是实例中,来自处理器核的操作信息可以是主动监控得到的也可以是 由处理器核主动发送的,具体实现方案可以依据处理器相关芯片的设计要求选 用, 可选地, 上述处理器核的操作信息由上述处理器操作检测模块 501监控上 述处理器核的操作行为获得, 或者, 上述处理器核的操作信息由上述处理器操 作检测模块 501接收自所述处理器核。
对于由处理器核发送操作信息的实现方案而言,处理器核可以将所有的操 作信息都发送给实现功耗管理的装置,也可以在确定需要发送的时候发送操作 信息。用于处理器核确定是否需要发送操作信息的规则(可以称为操作信息发 送规则 ), 可以参考前述是否需要进行备份的规则 (即备份控制规则 )。
可选地, 如图 6所示, 上述处理器操作检测模块 501包括: 备份控制规则 存储单元 601和处理器操作检测单元 602;
上述备份控制规则存储单元 601, 用于存储预配置的备份控制规则; 上述处理器操作检测单元 602, 用于将上述操作信息与上述备份控制规则 存储单元 601中存储的备份控制规则进行比对,若上述操作信息符合预配置的 备份控制规则, 则确定需要进行备份。
本是实例中, 无论在处理器核中配置操作信息发送规则,还是在实现功耗 控制的设备中配置备份控制规则,都可以灵活的控制哪些操作需要对处理器核 进行备份, 实现精确到具体操作的功耗控制,从而提高功耗控制的灵活度并且 降低功耗。
本发明实施例中的处理器可能包含有很多个处理器核,由于处理器核与触 发器具有——对应的关系,那么在处理器核具有两个或两个以上的处理器核的 时候,上述将上述处理器核的状态备份到上述触发器对应的非易失性存储器实 际上将会是:将上述处理器核的状态并行地备份到上述触发器对应的非易失性 存储器。
由于处理器核的状态由处理器核的触发器进行备份,并且触发器对应的非 易失性存储器是分布式的, 因此可以实现并行备份。 相比于串行的方式, 速度
更快。
可选地, 上述操作信息为: 将要产生超过预定阔值的时延的操作对应的操 作信息。
在本发明实施例中,操作信息可以是任意操作对应的操作信息, 然而实际 上会导致需要进行备份的操作信息并不是所有的操作信息, 例如: 时延很短的 那些操作, 则可以不必进行备份, 这样可以减少备份 /恢复次数以及供电切换 次数, 提高处理器的运行速度; 在本发明实施例中, 时延的预定阔值可以任意 设定, 设定的更长一点可以减少备份 /恢复次数以及供电切换次数, 提高处理 器的运行速度; 设定的短一点, 则可以达到更低功耗的效果, 时延比较长的操 作有很多, 例如: 访问 I/O设备的操作, 高速緩存命中失败(Cache Miss )导 致的访问外部存储器的操作等。
本发明实施例还提供了一种处理器, 如图 7 所示, 包括: 一个处理器核 701, 或者, 两个或两个以上的处理器核 701 ; 若上述处理器包含两个或两个 以上的处理器核 701, 则处理器核 701之间通过片上网络路由器 702建立可通 信的连接; 另外, 上述处理器还包括: 与处理器核 701 连接的功耗管理装置 703,上述功耗管理装置 703为本发明实施例提供的任意一项的功耗管理装置。
在本发明实施例中, 处理器核 701、 功耗管理装置 703以及片上网络路由 器 702的数量可以是任意多个,在图 7中所示的数量不应理解为对本发明实施 例的限定。
以上实施例,实现功耗管理的设备通过处理器核的操作信息来确定需要对 处理器核进行备份,并控制处理器核的触发器将处理器核的状态备份到非易失 性存储器, 然后切断供电。 由于处理器具有触发器, 并且通过触发器进行数据 存储,因此可以避免处理器核需要通过总线的方式访问集中式的存储器导致的 处理器运行速度慢的问题,从而提升处理器的运行速度; 针对操作信息来确定 是否进行功耗控制, 可以实现更小粒度的功耗控制, 并且处理器核的状态备份 到的是与触发器对应的非易失性存储器,与触发器对应的非易失性存储器可以 设计得比集中式存储器小得多, 因此为大幅降低功耗提供了条件。
本是实例中, 无论在处理器核中配置操作信息发送规则,还是在实现功耗 控制的设备中配置备份控制规则,都可以灵活的控制哪些操作需要对处理器核
进行备份, 实现精确到具体操作的功耗控制,从而提高功耗控制的灵活度并且 降低功耗。
值得注意的是, 上述装置只是按照功能逻辑进行划分的,但并不局限于上 述的划分, 只要能够实现相应的功能即可; 另外, 各功能单元的具体名称也只 是为了便于相互区分, 并不用于限制本发明的保护范围。
另夕卜,本领域普通技术人员可以理解实现上述各方法实施例中的全部或部 分步骤是可以通过程序来指令相关的硬件完成,相应的程序可以存储于一种计 算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
以上仅为本发明较佳的具体实施方式, 但本发明的保护范围并不局限于 此,任何熟悉本技术领域的技术人员在本发明实施例揭露的技术范围内, 可轻 易想到的变化或替换, 都应涵盖在本发明的保护范围之内。 因此, 本发明的保 护范围应该以权利要求的保护范围为准。
Claims (13)
- 权 利 要 求1、 一种功耗管理方法, 其特征在于, 包括:获取来自处理器核的操作信息;若根据所述操作信息确定需要对所述处理器核进行备份,则首先向所述处 理器核的触发器发送备份控制信号,使所述处理器核的触发器将所述处理器核 的状态备份到所述触发器对应的非易失性存储器;然后切断对所述处理器核的 供电。
- 2、 根据权利要求 1所述方法, 其特征在于, 在切断对所述处理器核的供 电之后, 所述方法还包括:若接收到所述操作信息对应操作的结果数据,则首先恢复对所述处理器核 的供电, 然后向所述处理器核发送恢复控制信号,使所述触发器将存储在所述 非易失性存储器的所述处理器核的状态恢复到所述处理器核。
- 3、 根据权利要求 2所述方法, 其特征在于, 所述接收到所述操作信息对 应操作的结果数据包括:接收到片上网络路由器返回的所述操作信息对应操作的结果数据。
- 4、 根据权利要求 1至 3任意一项所述方法, 其特征在于, 所述获取来自 处理器核的操作信息包括:监控所述处理器核的操作行为获得所述处理器核的操作信息, 或者,接收 所述处理器核发送的操作信息。
- 5、 根据权利要求 1至 3任意一项所述方法, 其特征在于, 所述根据所述 操作信息确定是否需要对所述处理器核进行备份包括:将所述操作信息与预配置的备份控制规则进行比对,若所述操作信息符合 预配置的备份控制规则, 则确定需要进行备份。
- 6、 根据权利要求 1至 3任意一项所述方法, 其特征在于, 所述操作信息 为: 将要产生超过预定阔值的时延的操作对应的操作信息。
- 7、 一种功耗管理装置, 其特征在于, 包括:处理器操作检测模块, 用于获取来自处理器核的操作信息;信号产生模块,用于若根据所述处理器操作检测模块获取的所述操作信息 确定需要对所述处理器核进行备份,则向所述处理器核的触发器发送备份控制 信号,使所述处理器核的触发器将所述处理器核的状态备份到所述触发器对应 的非易失性存储器;供电控制模块, 用于在所述信号产生模块发送备份控制信号之后,切断对 所述处理器核的供电。
- 8、 根据权利要求 7所述功耗管理装置, 其特征在于,所述处理器操作检测模块,还用于在所述供电控制模块切断对所述处理器 核的供电之后, 接收所述操作信息对应操作的结果数据;所述供电控制模块,还用于若所述处理器操作检测模块接收到所述操作信 息对应操作的结果数据, 则恢复对所述处理器核的供电;所述信号产生模块,还用于在所述供电控制模块恢复对所述处理器核的供 电之后, 向所述处理器核发送恢复控制信号,使所述触发器将存储在所述非易 失性存储器的所述处理器核的状态恢复到所述处理器核。
- 9、 根据权利要求 8所述功耗管理装置, 其特征在于,所述处理器操作检测模块,用于在所述供电控制模块切断对所述处理器核 的供电之后, 接收片上网络路由器返回的所述操作信息对应操作的结果数据。
- 10、 根据权利要求 7至 9任意一项所述功耗管理装置, 其特征在于, 所述处理器核的操作信息由所述处理器操作检测模块监控所述处理器核 的操作行为获得, 或者, 所述处理器核的操作信息由所述处理器操作检测模块 接收自所述处理器核。
- 11、 根据权利要求 7至 9任意一项所述功耗管理装置, 其特征在于, 所述 处理器操作检测模块包括: 备份控制规则存储单元和处理器操作检测单元; 所述备份控制规则存储单元, 用于存储预配置的备份控制规则; 所述处理器操作检测单元,用于将所述操作信息与所述备份控制规则存储 单元中存储的备份控制规则进行比对,若所述操作信息符合预配置的备份控制 规则, 则确定需要进行备份。
- 12、 根据权利要求 7至 9任意一项所述功耗管理装置, 其特征在于, 所述 操作信息为: 将要产生超过预定阔值的时延的操作对应的操作信息。
- 13、 一种处理器, 包括: 一个处理器核, 或者, 两个或两个以上的处理器 核; 若所述处理器包含两个或两个以上的处理器核, 则处理器核之间通过片上 网络路由器建立可通信的连接; 其特征在于, 还包括:与处理器核连接的功耗管理装置, 所述功耗管理装置为权利要求 7~12任 意一项的功耗管理装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2014/081275 WO2016000174A1 (zh) | 2014-06-30 | 2014-06-30 | 一种功耗管理方法、功耗管理装置,及处理器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105393188A true CN105393188A (zh) | 2016-03-09 |
CN105393188B CN105393188B (zh) | 2019-01-18 |
Family
ID=55018260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480003858.1A Active CN105393188B (zh) | 2014-06-30 | 2014-06-30 | 一种功耗管理方法、功耗管理装置,及处理器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN105393188B (zh) |
WO (1) | WO2016000174A1 (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1828482A (zh) * | 2005-04-13 | 2006-09-06 | 威盛电子股份有限公司 | 控制输出信号切换次数以节省电力消耗 |
CN101697198A (zh) * | 2009-10-28 | 2010-04-21 | 浪潮电子信息产业股份有限公司 | 一种动态调整单一计算机系统内活动处理器数量的方法 |
CN101782791A (zh) * | 2010-01-29 | 2010-07-21 | 杭州电子科技大学 | 一种通信处理器芯片中的时钟/复位和配置控制器硬核 |
US20120166852A1 (en) * | 2011-12-22 | 2012-06-28 | Sodhi Inder M | Method, apparatus, and system for energy efficiency and energy conservation including improved processor core deep power down exit latency by using register secondary uninterrupted power supply |
US20130305068A1 (en) * | 2012-05-14 | 2013-11-14 | Broadcom Corporation | Leakage Variation Aware Power Management For Multicore Processors |
-
2014
- 2014-06-30 CN CN201480003858.1A patent/CN105393188B/zh active Active
- 2014-06-30 WO PCT/CN2014/081275 patent/WO2016000174A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1828482A (zh) * | 2005-04-13 | 2006-09-06 | 威盛电子股份有限公司 | 控制输出信号切换次数以节省电力消耗 |
CN101697198A (zh) * | 2009-10-28 | 2010-04-21 | 浪潮电子信息产业股份有限公司 | 一种动态调整单一计算机系统内活动处理器数量的方法 |
CN101782791A (zh) * | 2010-01-29 | 2010-07-21 | 杭州电子科技大学 | 一种通信处理器芯片中的时钟/复位和配置控制器硬核 |
US20120166852A1 (en) * | 2011-12-22 | 2012-06-28 | Sodhi Inder M | Method, apparatus, and system for energy efficiency and energy conservation including improved processor core deep power down exit latency by using register secondary uninterrupted power supply |
US20130305068A1 (en) * | 2012-05-14 | 2013-11-14 | Broadcom Corporation | Leakage Variation Aware Power Management For Multicore Processors |
Also Published As
Publication number | Publication date |
---|---|
WO2016000174A1 (zh) | 2016-01-07 |
CN105393188B (zh) | 2019-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6334828B2 (ja) | セルフリフレッシュ省電力モードを有するソリッドステートドライブ | |
US9110669B2 (en) | Power management of a storage device including multiple processing cores | |
DE102014003704B4 (de) | Plattform-agnostisches Powermanagement | |
TWI537716B (zh) | 單晶片系統及用於其之方法 | |
CN102307134B (zh) | 用于运行平台功率状态的方法、设备和系统 | |
EP3594781B1 (en) | Hw-controlled power domains with automatic power-on request | |
US11809253B2 (en) | Managing ephemeral storage on a computing node | |
DE102015202513A1 (de) | Vorrichtung und Verfahren zur Datenspeicherung sowie Datenverarbeitungssystem damit | |
DE102021117226A1 (de) | Konfigurierbarer reduzierter speicherstart | |
DE102022106019A1 (de) | Verfahren und vorrichtung für ein gegendrucksignal bei einer speicherchip-rowhammer-bedrohung und hostseitige reaktion | |
CN109522259A (zh) | 基于空间应用的在轨刷新重注成像系统 | |
CN109144778A (zh) | 一种存储服务器系统及其备份方法、系统及可读存储介质 | |
WO2014008653A1 (en) | Method for switching a device between hibernat mode and wake-up | |
CN113223566B (zh) | 存储器的控制系统及其控制方法 | |
CN102725746A (zh) | 对分布式计算机系统中内存的管理方法和装置 | |
CN102929381A (zh) | 电子系统及其电源管理方法 | |
KR20160067595A (ko) | 반도체 장치의 동작 방법 | |
CN102411543B (zh) | 缓存地址的处理方法和装置 | |
US8832483B1 (en) | System-on-chip with power-save mode processor | |
CN103927244A (zh) | 一种基于动态代理实现的插件调度过程监控的方法 | |
CN107783726A (zh) | 存储系统和存储系统中传输信号的方法 | |
CN104750425A (zh) | 一种存储系统及其非易失性存储器的控制方法 | |
CN105393188A (zh) | 一种功耗管理方法、功耗管理装置,及处理器 | |
US20180309702A1 (en) | Method and device for processing data after restart of node | |
CN108287670B (zh) | 一种系统关机时保护数据的方法及bmc |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |