CN105390494B - 少数载流子转换结构 - Google Patents

少数载流子转换结构 Download PDF

Info

Publication number
CN105390494B
CN105390494B CN201510516520.2A CN201510516520A CN105390494B CN 105390494 B CN105390494 B CN 105390494B CN 201510516520 A CN201510516520 A CN 201510516520A CN 105390494 B CN105390494 B CN 105390494B
Authority
CN
China
Prior art keywords
doped region
well
minority carrier
semiconductor substrate
device well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510516520.2A
Other languages
English (en)
Other versions
CN105390494A (zh
Inventor
P.德尔克罗切
A.芬尼
N.克里施克
L.佩特鲁齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105390494A publication Critical patent/CN105390494A/zh
Application granted granted Critical
Publication of CN105390494B publication Critical patent/CN105390494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions

Abstract

本发明涉及少数载流子转换结构。依据半导体器件的实施例，半导体器件包含：功率器件井，在半导体衬底中；逻辑器件井，在衬底中并且通过衬底的分离区与功率器件井间隔开；以及少数载流子转换结构，该少数载流子转换结构包含分离区中的第一导电类型的第一掺杂区、分离区中的第二导电类型的第二掺杂区以及将第一和第二掺杂区连接的导电层。第二掺杂区包含在第一掺杂区与功率器件井之间插入的第一部分和在第一掺杂区与逻辑器件井之间插入的第二部分。

Description

少数载流子转换结构
技术领域
本申请涉及半导体器件，该半导体器件包含集成在相同半导体衬底中的功率和逻辑器件，特别地涉及在这样集成的半导体器件中的改进寄生双极抑制。
背景技术
一些半导体技术包含垂直功率器件诸如功率DMOS（双扩散的MOS）和至少一个逻辑器件井，在该至少一个逻辑器件井中设置一个或多个逻辑器件。当功率器件反向偏置并且逻辑器件井在负的衬底电势处时，大多数的电流流经功率器件并且流到半导体衬底中以提供有用的反向电流能力。然而，一定百分比的该少数载流子电流从功率器件中流出并且经过横向寄生双极晶体管流到逻辑器件井中。该电流在逻辑井内生成不期望的电势降，并且能够触发进一步寄生器件，从而扰乱在逻辑器件井中设置的（一个或多个）逻辑器件的正确功能。当功率器件反向偏置时更有效地抑制少数载流子朝着逻辑器件井的横向流动以便确保逻辑器件的正确操作是所期望的。
发明内容
依据半导体器件的实施例，半导体器件包括：半导体衬底，具有相反的第一和第二主表面；第一井，从第一主表面延伸到半导体衬底中；第二井，从第一表面延伸到半导体衬底中并且通过半导体衬底的分离区与第一井间隔开；以及分离区中的少数载流子转换结构。垂直功率器件被部分设置在第一井中并且具有垂直电流路径，该垂直电流路径在与第一和第二主表面正交的方向上延伸。在第二井中设置多个逻辑器件。少数载流子转换结构包括：与第一和第二井相同的导电类型的第一掺杂区，该第一掺杂区从第一主表面延伸到半导体衬底中；与第一掺杂区相反的导电类型的第二掺杂区，该第二掺杂区从第一主表面延伸到半导体衬底中；以及导电层，该导电层连接第一和第二掺杂区。第一掺杂区被设置成到第二井比到第一井更接近。第二掺杂区在第一掺杂区与第一井之间比在第一掺杂区与第二井之间更宽。
依据半导体器件的另一个实施例，半导体器件包括：功率器件井，在半导体衬底中；逻辑器件井，在半导体衬底中并且通过半导体衬底的分离区与功率器件井间隔开；以及少数载流子转换结构。少数载流子转换结构包括分离区中的第一导电类型的第一掺杂区、分离区中的第二导电类型的第二掺杂区和将第一和第二掺杂区连接的导电层。第二掺杂区包括在第一掺杂区与功率器件井之间插入的第一部分和在第一掺杂区与逻辑器件井之间插入的第二部分。
依据半导体器件的另一个实施例，半导体器件包括：半导体衬底，具有相反的第一和第二主表面；功率器件井，从第一主表面延伸到半导体衬底中；逻辑器件井，从第一主表面延伸到半导体衬底中并且通过半导体衬底的分离区与功率器件井间隔开；以及分离区中的少数载流子转换结构。少数载流子转换结构包括：第一导电类型的第一掺杂区，从第一主表面延伸到半导体衬底中；第二导电类型的第二掺杂区，从第一主表面延伸到半导体衬底中；以及导电层，将第一和第二掺杂区连接。第一掺杂区在与第一和第二主表面正交的方向上延伸经过第二掺杂区，使得第二掺杂区具有在第一掺杂区与功率器件井之间插入的第一部分和在第一掺杂区与逻辑器件井之间插入的第二部分。
本领域技术人员在阅读下面的详细描述时并且在观看附图时将认识到附加的特征和优势。
附图说明
附图的元件不必相对于彼此成比例。同样的参考数字指定对应的类似部分。各种图解的实施例的特征能够被组合，除非它们彼此排斥。实施例被描绘在附图中并且被详述在下面的描述中。
图1图解半导体器件的实施例的截面图，该半导体器件包含集成在相同半导体衬底中的功率和逻辑器件以及少数载流子转换结构。
图2图解半导体器件的另一个实施例的截面图，该半导体器件包含集成在相同半导体衬底中的功率和逻辑器件以及少数载流子转换结构。
图3图解半导体器件的又一个实施例的截面图，该半导体器件包含集成在相同半导体衬底中的功率和逻辑器件以及少数载流子转换结构。
图4图解半导体器件的实施例的俯视图，该半导体器件包含集成在相同半导体衬底中的功率和逻辑器件以及少数载流子转换结构。
图5图解半导体器件的另一个实施例的俯视图，该半导体器件包含集成在相同半导体衬底中的功率和逻辑器件以及少数载流子转换结构。
具体实施方式
在本文中描述的实施例提供少数载流子转换结构，当设置在功率器件井中的功率器件反向偏置并且逻辑器件井在衬底的背侧电势处或者比功率器件更接近衬底的背侧电势时，该少数载流子转换结构抑制从半导体衬底中的功率器件井到相同衬底中的逻辑器件井的横向寄生双极电流流动。少数载流子转换结构当功率器件反向偏置时截取从功率器件井注入到半导体衬底中的大多数的少数载流子，并且将截取的少数载流子有效地转换成多数载流子。少数载流子转换结构接收平衡的多数载流子电流。该多数载流子电流与横向寄生双极的少数载流子电流路径相交，这具有减少少数载流子寿命的添加的益处。
少数载流子转换结构能够是非对称的，因为转换结构在转换结构与功率器件井之间比在转换结构与逻辑器件井之间从半导体衬底接收更多的多数载流子。而且，截取少数载流子的少数载流子转换结构的掺杂区被设置成到逻辑器件井比到功率器件井更接近。
如在本文中使用的术语“井”指代半导体衬底的掺杂区，在该半导体衬底的掺杂区中一个或多个半导体器件至少部分被制造或形成。在功率半导体器件（诸如功率晶体管、功率二极管等）的情况下，术语“功率器件井”指代半导体衬底的掺杂区，在该半导体衬底的掺杂区中功率器件至少部分被制造或形成。在逻辑半导体器件（诸如FET（场效应晶体管）、双极晶体管等）的情况下，术语“逻辑器件井”指代半导体衬底的掺杂区，在该半导体衬底的掺杂区中逻辑器件至少部分被制造或形成。
图1图解半导体器件的实施例，该半导体器件包含集成在相同半导体衬底106中的功率器件100和逻辑器件102、104以及用于抑制横向寄生PNP电流的少数载流子转换结构108，当功率器件100反向偏置时所述横向寄生PNP电流出现在衬底106中。半导体衬底106能够是半导体晶片诸如硅或化合物半导体晶片，并且能够包含在晶片上形成的一个或多个外延层。半导体衬底106具有相反的第一和第二主表面110、112。功率器件井114从第一主表面110延伸到半导体衬底106中。逻辑器件井116从第一表面110延伸到半导体衬底106中，并且通过半导体衬底106的分离区118与功率器件井114间隔开。
垂直功率器件100被部分设置在功率器件井114中，并且具有垂直电流路径，该垂直电流路径在与衬底106的第一和第二主表面110、112正交的方向上延伸。多个逻辑器件102、104被设置在逻辑器件井116中。在一个纯粹说明的示例中，垂直功率器件100包括垂直功率晶体管TP和与垂直功率晶体管反并联连接的续流二极管DF。垂直功率晶体管TP和续流二极管DF被示意性图解在图1中。垂直功率晶体管TP被示出为功率MOSFET，该功率MOSFET包含源极区120和基体接触122、通过栅极电介质126与衬底106绝缘的栅极电极124、设置在功率器件井114中在源极区120与栅极电极124之间的沟道区128、漂移区130、以及衬底106的第二主表面112处的漏极区132。逻辑器件在图1中被示出为NMOS（n沟道MOSFET）和PMOS（p沟道MOSFET）器件102、104。每个NMOS器件102包含源极区132、漏极区134、在逻辑器件井116中在源极和漏极区132、134之间形成的沟道区136、以及通过栅极电介质140与衬底106绝缘的栅极电极138。每个PMOS器件104类似地包含源极和漏极区142、143以及通过栅极电介质146与衬底106绝缘的栅极电极144。不像NMOS器件102那样，每个PMOS器件104的沟道区148被形成在基体区150中，该基体区150具有与逻辑器件井116相反的导电类型。NMOS和PMOS器件102、104能够通过隔离区149而在衬底106中被隔离。
当垂直功率晶体管TP反向偏置并且续流二极管DF正导通时，逻辑器件井116经由在逻辑器件井116中形成的掺杂接触区151和开关SW被连接到半导体衬底106的负的电势-VSUB（例如，-0.7V）。当垂直功率晶体管TP反向偏置并且续流二极管DF正导通时，少数载流子从功率器件井114被注入到半导体衬底106中。大多数的少数载流子行进到半导体衬底106的第二表面112处的重掺杂区132。该重掺杂区132形成功率晶体管TP的漏极，并且具有与井114、116相反的导电类型。与重掺杂区132相同的导电类型的更轻掺杂漂移区130被插入在器件井114、116与重掺杂区132之间。更轻掺杂漂移区130能够例如是外延层。
在p型井114、116和n型重掺杂区132和漂移区130的情况下，寄生PNP器件被形成在功率器件井114、重掺杂区132和漂移区130与逻辑器件井116之间。从功率器件井114注入到半导体衬底106中的少数载流子（在该示例中为空穴）的大多数从寄生PNP的发射极垂直地行进到寄生PNP的基极，该寄生PNP的基极由半导体衬底106的第二表面112处的重掺杂区132形成。少数载流子的小部分从寄生PNP的发射极朝着由逻辑器件井116形成的寄生PNP的集电极横向地行进通过漂移区130。少数载流子转换结构108截取流向逻辑器件井116的少数载流子，并且将截取的少数载流子有效地转换成从半导体衬底106接收的多数载流子。
更详细地说，少数载流子转换结构108被设置在不同井114、116之间在半导体衬底106的分离区118中。少数载流子转换结构108包括与井114、116相同的导电类型（例如，在以上示例中为p型）的第一掺杂区152，该第一掺杂区152从第一主表面110延伸到半导体衬底106中。当垂直功率晶体管TP反向偏置并且续流二极管DF正导通时，少数载流子转换结构108的第一掺杂区152截取从功率器件井114注入到衬底106中的少数载流子。少数载流子转换结构108进一步包括与第一掺杂区152相反的导电类型（例如，在以上示例中为n型）的第二掺杂区154，该第二掺杂区154从第一主表面110延伸到衬底106中。在一个实施例中，第一掺杂区152在与半导体衬底106的第一和第二主表面110、112正交的方向上延伸经过第二掺杂区154，使得第二掺杂区154具有在第一掺杂区152与功率器件井114之间插入的第一部分156以及在第一掺杂区152与逻辑器件井116之间插入的第二部分158。
少数载流子转换结构108也包括导电层160，该导电层160连接转换结构108的第一和第二掺杂区152、154。导电层160能够是金属层或者适合于连接转换结构108的第一和第二掺杂区152、154的任何其它类型的导电材料例如诸如重掺杂的多晶硅或硅化物。导电层160将由少数载流子转换结构108的第一掺杂区152截取的少数载流子有效地转换成多数载流子。少数载流子转换结构108的第二掺杂区154在第一掺杂区152与功率器件井114之间并且也在第一掺杂区152与逻辑器件井116之间从半导体衬底106接收平衡的多数载流子。
在一个实施例中，少数载流子转换结构108是非对称的，因为少数载流子转换结构108的第二掺杂区154的第一部分156比第二掺杂区154的第二部分158更宽，即W1 > W2。即，第一掺杂区152偏离第二掺杂区154内的中心，使得第二掺杂区154面对功率器件井114比面对逻辑器件井116更宽。换言之，第一掺杂区152具有居中的主轴（Z1），其偏离第二掺杂区154的几何中心（Z2）。结果，少数载流子转换结构108在转换结构108的第一掺杂区152与功率器件井114之间经由第二掺杂区154的更宽部分156比在第一掺杂区152与逻辑器件井116之间经由第二掺杂区154的更窄部分158从半导体衬底106接收更多的多数载流子。此外或替代地，少数载流子转换结构108也能够被考虑为非对称的，因为转换结构108的第一掺杂区152被设置成到逻辑器件井116比到功率器件井114更接近。少数载流子转换结构108的这样的非对称构造允许更高效转换横向地流向逻辑器件井116的少数载流子，从而防止在逻辑器件井116中形成的垂直寄生器件PV1、PV2的显著开启，并且因而确保当功率器件100反向偏置时逻辑器件102、104的正确操作。特别地，由于作为高的垂直多数载流子电流密度的结果的在第二掺杂区154的更宽部分156下的较低的少数载流子寿命，通过将少数载流子转换结构108的第一掺杂区152放置成到逻辑器件井116比到功率器件井114更接近而在高的反向衬底偏置处改进少数载流子抑制。
图2图解具有少数载流子转换结构108的半导体器件的另一个实施例，该半导体器件包含集成在相同半导体衬底106中的功率和逻辑器件100、102、104。在图2中示出的实施例类似于在图1中示出的实施例。依据图2的实施例，用于将逻辑器件井116连接到半导体衬底106的负的电势-VSUB的开关SW被集成在功率器件井114中。开关SW是被集成到与功率器件100相同的井114中的垂直NPN。与漂移区130相同的导电类型的高掺杂区170被提供在衬底106的第一表面110处以形成垂直NPN开关SW的集电极。垂直NPN开关SW的基极由功率器件井114形成，并且能够包含高掺杂的基极接触区172，并且发射极区由功率器件100的高掺杂的集电极132以及漂移区130形成。当垂直功率晶体管TP反向偏置并且续流二极管DF正导通时，垂直NPN开关SW将逻辑器件井116连接到负的衬底电势-VSUB。能够在功率器件井114中或在功率器件井114外部以其它形式例如诸如DMOS（双扩散的MOS）器件来实施开关SW。在每个情况下，少数载流子转换结构108抑制从功率器件井114到逻辑器件井116的横向寄生PNP电流流动，如在本文中先前描述的那样。
图3图解具有少数载流子转换结构108的半导体器件的又一个实施例，该半导体器件包含集成在相同半导体衬底106中的功率器件井114和逻辑器件井116。依据该实施例，少数载流子转换结构108的第二掺杂区154被设置在十分接近功率器件和逻辑器件井114、116的转换结构108的第一掺杂区152的两个侧上。结果，少数载流子转换结构108的第二掺杂区154也在半导体衬底106的第一表面110处形成邻近两个井114、116的沟道停止区。
更详细地说，第二掺杂区154的更宽部分156终止功率器件井114。第二掺杂区154的更窄部分158终止逻辑器件井116。通过重掺杂第二掺杂区154（例如，N+，如在图3中示出的那样）并且第二掺杂区154具有与漂移区130（例如，N-，也如在图3中示出的那样）相同的导电类型，两个井114、116被有效地终止以防止表面沟道。这样，处于正向阻断模式的耗尽区边沿180分别停留在功率和逻辑器件井114、116的井边沿构造下面。井边沿构造能够包含相对厚的电介质182诸如场氧化物（FOX）和在厚的电介质182上的场板184。因此，第二掺杂区154的高掺杂区156、158在正向阻断模式中防止表面沟道达到转换结构108的第一掺杂区152，并且在反向偏置模式中帮助少数载流子转换过程。
在最大化少数载流子转换结构108的第一掺杂区152的收集宽度（W3）与将第一掺杂区152的收集宽度与功率器件100的注入结分离之间存在平衡。该平衡导致具有接近逻辑器件井116的转换结构108的第二掺杂区154的更窄部分158以及接近（注入的）功率器件井114的第二掺杂区154的更宽部分156的非对称配置作为最优的设计。在一个实施例中，第二掺杂区154的更宽部分156的宽度（W1）范围在井114、116之间的间隙（G）的10％和40％之间，其中间隙G对应于井114、116之间的分离区118的宽度。第二掺杂区154的更窄部分158的宽度（W2）范围在井114、116之间的间隙G的1％和9％之间，并且少数载流子转换结构108的第一掺杂区152的宽度（W3）范围在间隙G的60％和90％之间。
图4图解依据实施例的具有少数载流子结构108的半导体器件的俯视图。半导体器件包含衬底106的周界周围的边沿区200、具有功率器件的功率器件井114以及具有逻辑器件的逻辑器件井116。依据该实施例，少数载流子转换结构108具有在井114、116之间的转换结构108的长度（L）之上的条形形状，即长且窄。进一步依据该实施例，被包含在半导体器件中的所有的逻辑器件被设置在单个逻辑器件井116中。
图5图解依据另一个实施例的具有少数载流子转换结构108的半导体器件的俯视图。在图5中示出的实施例类似于在图4中示出的实施例，然而，半导体器件进一步包括附加的逻辑器件井300，该附加的逻辑器件井300从第一表面110延伸到半导体衬底106中并且通过分离区118与功率器件井114间隔开。逻辑器件被设置在附加的逻辑器件井300中，例如类似于先前在本文中关于第一逻辑器件井116描述的。少数载流子转换结构108的第一掺杂区152被设置成到附加的逻辑器件井300比到功率器件井114更接近。少数载流子转换结构108的第二掺杂区154在第一掺杂区152与功率器件井114之间比在第一掺杂区152与逻辑器件井116、300之间更宽。少数载流子转换结构108的导电层160不被示出在图5中，使得关于不同井114、116、300的转换结构108的掺杂区152、154的位置是可见的。
在一个实施例中，逻辑器件井116、300当功率器件100正向偏置时具有不同电势，但是当功率器件100反向偏置时两者均被切换到相同的负的衬底电势（-VSUB）。照此，半导体衬底106在逻辑器件井116、300之间没有少数载流子转换结构108，因为在反向偏置期间在逻辑器件井116、300之间不存在明显的电势差。在反向偏置模式中，少数载流子转换结构108的第一掺杂区152截取从功率器件井114注入到半导体衬底106中的少数载流子。转换结构108的导电层160（在图5中未示出）将由第一掺杂区152截取的少数载流子有效地转换成多数载流子。转换结构108的第二掺杂区154在第一掺杂区152与功率器件井114之间比在第一掺杂区152与逻辑器件井116、300之间从半导体衬底106接收更多的多数载流子，如先前在本文中描述的那样。如果逻辑器件井116、300当功率器件100反向偏置时被切换到不同电势，则相同或附加的少数载流子转换结构108能够被设置在逻辑器件井116、300之间以抑制不同偏置的逻辑器件井116、300之间的寄生横向电流流动，如先前在本文中在功率器件和逻辑器件井114、116的上下文中描述的那样。
为了易于描述，使用空间相对术语（诸如“在...下面”、“在...以下”、“下”、“在…上方”、“上”等等）来解释一个元件相对于第二个元件的定位。这些术语旨在涵盖除了与在附图中所描绘的那些取向不同的取向以外的封装的不同取向。进一步，诸如“第一”、“第二”等等的术语也用来描述各种元件、区、片段等，并且也不旨在限制。贯穿本描述，同样的术语指代同样的元件。
如在本文中使用的那样，术语“具有”、“含有”、“包含”、“包括”等等是开放式术语，其指示所声明的元件或特征的存在，而不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包含复数以及单数，除非上下文另外清楚地指示。
考虑到变型和应用的上述范围，应当理解的是，本发明不是由前面的描述限制的，也不是由附图限制的。相反，本发明仅由所附的权利要求书以及它们的法律等同物限制。

Claims (20)

1.一种半导体器件，包括：
半导体衬底，具有相反的第一和第二主表面；
第一井，从第一主表面延伸到半导体衬底中；
垂直功率器件，被部分设置在第一井中并且具有垂直电流路径，所述垂直电流路径在与第一和第二主表面正交的方向上延伸；
第二井，从第一表面延伸到半导体衬底中并且通过半导体衬底的分离区与第一井间隔开；
多个逻辑器件，被设置在第二井中；以及
分离区中的少数载流子转换结构，所述少数载流子转换结构包括：与第一和第二井相同的导电类型的第一掺杂区，所述第一掺杂区从第一主表面延伸到半导体衬底中；与第一掺杂区相反的导电类型的第二掺杂区，所述第二掺杂区从第一主表面延伸到半导体衬底中；以及导电层，连接第一和第二掺杂区，
其中所述第一掺杂区被设置成到第二井比到第一井更接近，
其中所述第二掺杂区在第一掺杂区与第一井之间比在第一掺杂区与第二井之间更宽。
2.权利要求1的所述半导体器件，其中所述垂直功率器件包括垂直功率晶体管和续流二极管，所述续流二极管与所述垂直功率晶体管反并联连接，其中当所述垂直功率晶体管反向偏置并且所述续流二极管正导通时，所述第二井被连接到半导体衬底的负的电势，其中当所述垂直功率晶体管反向偏置并且所述续流二极管正导通时，所述少数载流子转换结构的第一掺杂区截取从第一井注入到半导体衬底中的少数载流子，并且其中所述少数载流子转换结构的第二掺杂区在第一掺杂区与第一井之间比在第一掺杂区与第二井之间从半导体衬底接收更多的多数载流子。
3.权利要求1的所述半导体器件，其中被包含在所述半导体器件中的所有的逻辑器件被设置在第二井中。
4.权利要求1的所述半导体器件，其中所述少数载流子转换结构在第一和第二井之间的少数载流子转换结构的长度之上具有条形形状。
5.权利要求1的所述半导体器件，进一步包括：
第三井，从第一表面延伸到半导体衬底中并且通过分离区与第一井间隔开；以及
多个附加的逻辑器件，被设置在第三井中，
其中所述少数载流子转换结构的所述第一掺杂区被设置成到第三井比到第一井更接近，
其中所述少数载流子转换结构的所述第二掺杂区在第一掺杂区与第一井之间比在第一掺杂区与第三井之间更宽。
6.权利要求5的所述半导体器件，其中所述半导体衬底在第二与第三井之间没有少数载流子转换结构。
7.权利要求1的所述半导体器件，其中第一和第二井是掺杂p型的，其中所述少数载流子转换结构的所述第一掺杂区是掺杂p型的，并且其中所述少数载流子转换结构的所述第二掺杂区是掺杂n型的。
8.一种半导体器件，包括：
功率器件井，在半导体衬底中；
逻辑器件井，在半导体衬底中并且通过半导体衬底的分离区与功率器件井间隔开；以及
少数载流子转换结构，包括：分离区中的第一导电类型的第一掺杂区；分离区中的第二导电类型的第二掺杂区；以及导电层，
其中所述第二掺杂区包括在第一掺杂区与功率器件井之间插入的第一部分以及在第一掺杂区与逻辑器件井之间插入的第二部分，并且
其中所述导电层连接所述第一掺杂区与所述第二掺杂区的第一部分和第二部分。
9.权利要求8的所述半导体器件，进一步包括：
垂直功率晶体管和续流二极管，所述续流二极管在功率器件井中与所述垂直功率晶体管反并联连接，
其中当所述垂直功率晶体管反向偏置并且所述续流二极管正导通时，所述逻辑器件井被连接到半导体衬底的负的电势，
其中当所述垂直功率晶体管反向偏置并且所述续流二极管正导通时，所述少数载流子转换结构的第一掺杂区截取从功率器件井注入到半导体衬底中的少数载流子，
其中所述少数载流子转换结构的第二掺杂区在第一掺杂区与功率器件井之间比在第一掺杂区与逻辑器件井之间从半导体衬底接收更多的多数载流子。
10.权利要求8的所述半导体器件，其中所述逻辑器件井是被包含在半导体衬底中的唯一逻辑器件井。
11.权利要求8的所述半导体器件，其中所述少数载流子转换结构在功率器件井与逻辑器件井之间的少数载流子转换结构的长度之上具有条形形状。
12.权利要求8的所述半导体器件，进一步包括：
附加的逻辑器件井，在半导体衬底中并且通过分离区与功率器件井间隔开。
13.权利要求12的所述半导体器件，其中所述少数载流子转换结构的所述第一掺杂区被设置成到附加的逻辑器件井比到功率器件井更接近。
14.权利要求12的所述半导体器件，其中所述少数载流子转换结构的所述第二掺杂区在第一掺杂区与功率器件井之间比在第一掺杂区与附加的逻辑器件井之间更宽。
15.权利要求12的所述半导体器件，其中所述半导体衬底在逻辑器件井与附加的逻辑器件井之间没有少数载流子转换结构。
16.权利要求8的所述半导体器件，其中所述逻辑器件井和功率器件井是掺杂p型的，其中所述少数载流子转换结构的所述第一掺杂区是掺杂p型的，并且其中所述少数载流子转换结构的所述第二掺杂区是掺杂n型的。
17.权利要求8的所述半导体器件，其中所述第一掺杂区被设置成到逻辑器件井比到功率器件井更接近。
18.权利要求8的所述半导体器件，其中所述第二掺杂区的第一部分比第二部分更宽。
19.一种半导体器件，包括：
半导体衬底，具有相反的第一和第二主表面；
功率器件井，从第一主表面延伸到半导体衬底中；
逻辑器件井，从第一表面延伸到半导体衬底中并且通过半导体衬底的分离区与功率器件井间隔开；以及
分离区中的少数载流子转换结构，所述少数载流子转换结构包括：第一导电类型的第一掺杂区，所述第一掺杂区从第一主表面延伸到半导体衬底中；第二导电类型的第二掺杂区，所述第二掺杂区从第一主表面延伸到半导体衬底中；以及导电层，连接第一和第二掺杂区，
其中所述第一掺杂区在与第一和第二主表面正交的方向上延伸经过第二掺杂区，使得所述第二掺杂区具有在第一掺杂区与功率器件井之间插入的第一部分以及在第一掺杂区与逻辑器件井之间插入的第二部分。
20.权利要求19的所述半导体器件，其中所述第一掺杂区偏离所述第二掺杂区内的中心，使得所述第二掺杂区在第一掺杂区与功率器件井之间比在第一掺杂区与逻辑器件井之间更宽。
CN201510516520.2A 2014-08-22 2015-08-21 少数载流子转换结构 Active CN105390494B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/466198 2014-08-22
US14/466,198 US9590091B2 (en) 2014-08-22 2014-08-22 Minority carrier conversion structure

Publications (2)

Publication Number Publication Date
CN105390494A CN105390494A (zh) 2016-03-09
CN105390494B true CN105390494B (zh) 2018-11-13

Family

ID=55274002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510516520.2A Active CN105390494B (zh) 2014-08-22 2015-08-21 少数载流子转换结构

Country Status (3)

Country Link
US (1) US9590091B2 (zh)
CN (1) CN105390494B (zh)
DE (1) DE102015112728B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111836B4 (de) 2016-06-28 2024-02-15 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980747A (en) * 1986-12-22 1990-12-25 Texas Instruments Inc. Deep trench isolation with surface contact to substrate
CN101101310A (zh) * 2006-07-08 2008-01-09 塞米克朗电子有限及两合公司 用于测量it网络隔离电阻的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545917A (en) * 1994-05-17 1996-08-13 Allegro Microsystems, Inc. Separate protective transistor
DE10202479A1 (de) * 2002-01-23 2003-08-07 Infineon Technologies Ag Integrierte Schaltungsanordnung mit einer Struktur zur Verringerung eines Minoritätsladungsträgerstromes
JP4437388B2 (ja) 2003-02-06 2010-03-24 株式会社リコー 半導体装置
DE10350162B4 (de) * 2003-10-28 2011-07-28 Infineon Technologies AG, 81669 Halbleiterbauteil
DE102006013203B3 (de) * 2006-03-22 2008-01-10 Infineon Technologies Ag Integrierte Halbleiteranordnung mit Rückstromkomplex zur Verringerung eines Substratstroms und Verfahren zu deren Herstellung
KR101302109B1 (ko) * 2011-10-14 2013-09-02 주식회사 동부하이텍 반도체 소자와 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980747A (en) * 1986-12-22 1990-12-25 Texas Instruments Inc. Deep trench isolation with surface contact to substrate
CN101101310A (zh) * 2006-07-08 2008-01-09 塞米克朗电子有限及两合公司 用于测量it网络隔离电阻的方法

Also Published As

Publication number Publication date
US20160056280A1 (en) 2016-02-25
US9590091B2 (en) 2017-03-07
CN105390494A (zh) 2016-03-09
DE102015112728B4 (de) 2019-12-12
DE102015112728A1 (de) 2016-02-25

Similar Documents

Publication Publication Date Title
US10510882B2 (en) Embedded JFETs for high voltage applications
US10818749B2 (en) Semiconductor devices and a circuit for controlling a field effect transistor of a semiconductor device
US7910410B2 (en) Integrated low leakage Schottky diode
US7755138B2 (en) Semiconductor device
US8853776B2 (en) Power transistor with controllable reverse diode
US8558275B2 (en) Sawtooth electric field drift region structure for power semiconductor devices
JP2001015755A (ja) 耐久性の高い低オン抵抗の改良された本体ダイオード逆方向回復特性を有する低電圧二重ウェルｍｏｓデバイス
US20090154210A1 (en) Bidirectional field-effect transistor and matrix converter
KR20090083424A (ko) 래치업되지 않는 집적 절연 게이트 양극성 트랜지스터
US11121250B2 (en) Silicon carbide semiconductor device
CN104299997A (zh) 电荷补偿半导体器件
US10083956B2 (en) Semiconductor device
US9847387B2 (en) Field effect semiconductor component and method for producing it
US9099521B2 (en) Reverse conducting IGBT
CN105390494B (zh) 少数载流子转换结构
WO2009088897A2 (en) Integrated low leakage diode
US20150087116A1 (en) Sawtooth electric field drift region structure for power semiconductor devices
JP5465937B2 (ja) 半導体装置、半導体装置の制御方法、半導体モジュール
KR101994728B1 (ko) 전력 반도체 소자
US8232579B2 (en) Semiconductor device and method for producing a semiconductor device
KR101574319B1 (ko) 주입 효과를 이용한 전력 반도체 소자
US11355602B2 (en) Semiconductor device having multiple conductive parts
TW200824118A (en) Semiconductor device and complementary metal oxide semiconductor
US20210376066A1 (en) Semiconductor device and method of producing the same
US20210376065A1 (en) Semiconductor device and method of producing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant