CN105390155A - 数据储存设备及用于操作该数据储存设备的方法 - Google Patents
数据储存设备及用于操作该数据储存设备的方法 Download PDFInfo
- Publication number
- CN105390155A CN105390155A CN201510508084.4A CN201510508084A CN105390155A CN 105390155 A CN105390155 A CN 105390155A CN 201510508084 A CN201510508084 A CN 201510508084A CN 105390155 A CN105390155 A CN 105390155A
- Authority
- CN
- China
- Prior art keywords
- data
- write
- write operation
- nonvolatile memory
- memory devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 62
- 238000013500 data storage Methods 0.000 abstract description 3
- 238000011017 operating method Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 17
- 238000009826 distribution Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
一种数据储存设备的操作方法,包括:接收写入请求,确定是否可以执行同时将多位写入耦接至非易失性存储装置的一个字线的存储单元的每个中的第一写入操作,以及根据确定结果来对非易失性存储装置执行垃圾收集操作,并产生第一合并数据。
Description
相关申请交叉引用
本发明要求2014年8月26日提交的申请号为10-2014-0111453的韩国专利申请的优先权,其全部内容通过引用并入本文。
技术领域
各种实施例涉及一种数据储存设备,更具体地,涉及一种用于数据储存设备来写入数据的方法。
背景技术
半导体存储装置可以用来储存数据。存储装置可以被分类成非易失性存储装置和易失性存储装置。
当电源被阻断时,易失性存储装置可丢失储存在其中的数据。易失性存储装置包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)等。一般而言,在数据处理系统中,易失性存储装置由于相对较高的处理速度而被用作缓冲存储器、高速缓冲存储器和工作存储器等。
相反地,非易失性存储装置即使在不被供电时仍可以维持储存在其中的数据。非易失性存储装置包括闪速存储器(诸如,与非(NAND)闪速存储器和或非(NOR)闪速存储器)、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁性随机存取存储器(MRAM)、电阻随机存取存储器(ReRAM)等。
发明内容
在本发明的一个实施例中,一种数据储存设备的操作方法可以包括:当接收到写入请求时,确定第一写入操作是否可用,在第一写入操作中,同时将多位写入耦接至非易失性存储装置的一个字线的存储单元的每个中;以及当确定为第一写入操作不可用时,产生用于非易失性存储装置的第一合并数据。
在本发明的一个实施例中,一种数据储存设备可以包括:控制器,其适用于确定针对与写入请求相对应的写入数据的第一写入操作是否可用,并根据确定结果来执行垃圾收集操作;以及非易失性存储装置,其适用于在控制器的控制下执行第一写入操作。第一写入操作被执行以同时将多位写入耦接至一个字线的存储单元的每个中。
在本发明的一个实施例中,一种数据储存设备的操作方法可以包括:接收写入请求;确定与写入请求相对应的写入数据的长度是否可用于一次编程操作;当写入数据的长度被确定为不可用于一次编程操作时,在非易失性存储装置上执行垃圾收集操作以产生第一合并数据;以及在非易失性存储装置上针对写入数据执行一次编程操作。
根据本发明的实施例,数据储存设备可以同时在每个存储单元储存多个位。
附图说明
图1是图示根据本发明的一个实施例的数据储存设备的框图。
图2是图1中示出的存储区的详细示图。
图3是图示存储单元的阈值电压分布的示图。
图4是用于描述在执行第一写入操作时存储单元的阈值电压分布的变化的示图。
图5是用于描述图1中示出的数据储存设备的操作方法的流程图。
图6是用于描述通过对非易失性存储装置执行垃圾收集操作而产生第一合并数据的进程的流程图。
图7是用于描述图1中示出的数据储存设备的操作方法的流程图。
图8是用于描述图1中示出的数据储存设备的操作方法的流程图。
具体实施方式
在下文中,以下将通过实施例的各种示例参考附图来描述数据储存设备和其操作方法。本公开中所涉及的所有“实施例”是指本文中公开的本发明的实施例。所呈现的实施例仅为示例并且不意在限制本发明。相反,这些实施例被提供为使得本公开彻底且完全,并且这些实施例将向本领域技术人员充分传达本发明的范围。在本公开中,附图标记直接对应于本发明的各种示图和实施例中的相同部件。
附图不一定按比例绘制,并且在一些实例中,比例可能已经被夸大以清楚地描绘本发明的特征。在本说明书中,特定术语已经被使用。所述术语用来描述本发明,并且不用于限定本发明的概念或限制本发明的范围。
还应注意,在本说明书中,“和/或”表示包括在“和/或”之前和之后布置的一个或更多个组件。此外,“连接/耦接”不仅是指一个组件直接耦接另一个组件,而且是指一个组件通过中间组件间接耦接另一个组件。此外,只要语句中未具体提及,则单数形式可以包括复数形式。另外,本说明书中使用的“包括”(“include/comprise”或“including/comprising”)表示存在或增加一个或更多个组件、步骤、操作以及元件。
图1是例示根据本发明的一个实施例的数据储存设备10的框图。
数据储存设备10可以响应于外部设备的写入请求而储存从外部设备(未示出)提供的数据。而且,数据储存设备10可以响应于外部设备的读取请求而将储存的数据提供至外部设备。数据储存设备10可以被配置成:个人计算机存储卡国际协会(PCMCIA,PersonalComputerMemoryCardInternationalAssociation)卡,紧凑式闪存(CF)卡,智能媒体卡,记忆棒,MMC、eMMC、RS-MMC以及微型MMC形式的各种多媒体卡,SD、迷你SD以及微型SD形式的安全数字(SD)卡,通用闪速储存设备(UFS)或固态驱动器(SSD)。
数据储存设备10可以包括控制器100和非易失性存储装置200。
控制器100可以包括处理器110和存储器120。
处理器110可以控制数据储存设备10的常规操作。处理器110可以驱动存储器120上的、用于控制数据储存设备10的操作的软件程序。处理器110可以控制非易失性存储装置200来执行第一写入操作和第二写入操作。可以执行第一写入操作以同时将多位写入耦接至非易失性存储装置200的选定字线的存储单元中的每个中。第一写入操作可以被称为一次(one-shot)编程操作。可以执行第二写入操作以将一位写入到耦接至非易失性存储装置200的选定字线的存储单元中的每个。
存储器120可以用作处理器110的工作存储器、缓冲存储器或高速缓冲存储器。即,存储器120可以作为工作存储器来储存要由处理器110驱动的软件程序或固件以及各种程序数据。存储器120可以作为缓冲存储器来缓冲要在外部设备与非易失性存储装置200之间传送的数据。存储器120可以作为高速缓冲存储器来暂时储存高速缓存数据。
非易失性存储装置200可以包括控制逻辑210、接口单元220、地址译码器230、数据输入/输出单元240以及存储区250。
控制逻辑210可以响应于从控制器100提供的命令来控制非易失性存储装置200的常规操作,诸如写入操作(即,编程操作)、读取操作以及擦除操作。
接口单元220可以与控制器100交换各种控制信号(包括命令、地址以及数据)。接口单元220可以将各种控制信号和数据传送至非易失性存储装置200的内部单元。
地址译码器230可以译码传输至其的行地址和列地址。地址译码器230可以根据译码的行地址来控制字线WL被选择性驱动。地址译码器230可以控制数据输入/输出单元240,使得位线BL根据译码的列地址而被选择性驱动。
数据输入/输出单元240可以通过位线BL将从接口单元220传送的数据传送至存储区250。数据输入/输出单元240可以将通过位线BL从存储区250读取的数据传送至接口单元220。
存储区250可以通过字线WL而与地址译码器230电耦接,并且可以通过位线BL而与数据输入/输出单元240电耦接。存储区250可以包括例如具有三维(3D)结构的存储单元阵列。
存储区250可以包括多个存储单元(未示出),所述多个存储单元设置在字线WL与位线BL彼此交叉的相应的区域处。可以根据储存在每个存储单元中的数据位的数目来区分存储单元。例如,存储单元可以被分类成每个储存一位的单级单元(SLC,singlelevelcell)和每个储存至少多位(例如,两位)的多级单元(MLC,multi-levelcell)。
图2是图1中示出的存储区250的详细示图。图2示出将地址以页为单位分配给存储区250的状态。
存储区250可以包括第一页P1至第四页P4。虽然在图2中示出四个页作为示例,但是应注意,页的数目不限于四个页。第一页P1至第四页P4可以被分配有对应的地址以被分别访问。
第一页P1和第二页P2可以共享第一字线WL1。可以通过驱动第一字线WL1来分别访问第一页P1和第二页P2。第三页P3和第四页P4可以共享第二字线WL2。可以通过驱动第二字线WL2来分别访问第三页P3和第四页P4。虽然图2中示出为两个页共享一个字线,但是共享字线的页的数目不限于两个页。如之后将描述的,共享字线的页的数目可以根据要储存在每个存储单元中的位的数目来确定。
第一页P1至第四页P4不仅可以由物理区形成,而且可以由逻辑区形成。第一页P1至第四页P4中的每个可以被认为由储存在耦接至对应的字线的存储单元中的数据位形成。第一页P1至第四页P4中的每个可以被认为储存耦接至对应的字线的存储单元中储存的数据位。
当存储单元为每个储存两位的多级单元时,存储单元可以储存最低有效位LSB和最高有效位MSB。储存在存储单元中的最低有效位LSB和最高有效位MSB可以分别形成LSB页和MSB页。例如,当储存在耦接至第一字线WL1的存储单元中的最低有效位LSB储存在第一页P1中时,第一页P1可以为LSB页,并且当储存在耦接至第一字线WL1的存储单元中的最高有效位MSB储存在第二页P2中时,第二页P2可以为MSB页。而且,当储存在耦接至第二字线WL2的存储单元中的最低有效位LSB储存在第三页P3中时,第三页P3可以为LSB页,并且当储存在耦接至第二字线WL2的存储单元中的最高有效位MSB储存在第四页P4中时,第四页P4可以为MSB页。
图3是示出存储单元的阈值电压分布的示图。阈值电压分布可以被描绘在图表上,在该图表中水平轴线表示阈值电压(Vth)的电平,而垂直轴线表示存储单元的数目。在图3中,假设每个存储单元储存两位。
可以通过将偏置电压施加至存储单元来执行将数据写入存储单元中的操作,使得对应的存储单元具有预定范围的阈值电压。存储单元可以根据储存在其中的数据而具有预定范围的阈值电压。例如,用于储存“11”的存储单元可以具有形成第一分布D1的阈值电压。用于储存“01”的存储单元可以具有形成第二分布D2的阈值电压。用于储存“00”的存储单元可以具有形成第三分布D3的阈值电压。用于储存“10”的存储单元可以具有形成第四分布D4的阈值电压。
图4是用于描述当执行第一写入操作(即,一次编程操作)时存储单元的阈值电压分布的变化的示图。
非易失性存储装置200可以执行第一写入操作以在控制器100的控制下同时将多位写入存储单元的每个中。非易失性存储装置200可以针对耦接至选定字线的存储单元执行第一写入操作。非易失性存储装置200可以执行第一写入操作以同时将数据储存在共享字线的多个页中。
在图4中,存储单元中的每个储存两位。要被编程的存储单元必须在被编程之前擦除。在第一写入操作被执行之前,存储单元存在为擦除状态。处于擦除状态的存储单元可以储存“11”,因此可以形成第一分布D1。
如果第一写入操作被执行,则存储单元的阈值电压可以对应于四个阈值电压分布D1、D2、D3和D4中的任意一个。在其上第一写入操作被执行的存储单元可以储存最低有效位LSB和最高有效位MSB。
图5是用于描述图1中示出的数据储存设备10的操作方法的流程图。
控制器100可以通过处理而以第一写入操作的执行单位(performanceunit)来将要对其执行第一写入操作(即,一次编程操作)的数据提供给非易失性存储装置200。第一写入操作的执行单位可以为与共享一个字线的页相对应的位的数目。第一写入操作的执行单位可以为同时将多个位写入耦接至一个字线的存储单元的每个中所需的位的数目。
在步骤S110中,可以接收写入请求。数据储存设备10可以从外部设备接收写入数据连同写入请求。
在步骤S120中,可以确定是否可能针对写入数据执行第一写入操作即,确定与写入请求相对应的写入数据的长度是否可用于一次编程操作。例如,处理器110可以基于写入数据是否符合第一写入操作的执行单位来确定是否可能执行第一写入操作。处理器110可以将写入数据的大小或长度与第一写入操作的执行单位(即,参考值)进行比较,并且处理器110可以基于比较结果来确定是否可能执行第一写入操作。当写入数据的大小等于或大于参考值时,处理器110可以确定为可能针对写入数据执行第一写入操作。当写入数据的大小小于参考值时,处理器110可以确定为不能针对写入数据执行第一写入操作。
当确定为可能执行第一写入操作(是)时,该进程可以进入步骤S160。
在步骤S160中,可以针对写入数据执行第一写入操作。非易失性存储装置200可以同时将多个位写入耦接至一个字线的存储单元的每个中,并在处理器110的控制下储存写入数据。然后,该进程可以结束。
在步骤S120中,当确定为不可能执行第一写入操作(否)时,该进程可以进入步骤S130。
在步骤S130中,当执行用于非易失性存储装置200的垃圾收集操作时,可以产生第一合并数据。处理器110可以执行垃圾收集操作以收集储存在非易失性存储装置200中的有效数据,并且可以通过将收集的有效数据增加至写入数据而产生第一合并数据。
在步骤S140中,可以确定是否可能针对第一合并数据执行第一写入操作。例如,处理器110可以基于第一合并数据是否符合第一写入操作的执行单位来确定是否可能执行第一写入操作。处理器110可以将第一合并数据的大小与参考值进行比较,且可以基于比较结果来确定是否可能执行第一写入操作。当第一合并数据的大小等于或大于参考值时,处理器110可以确定为可能针对第一合并数据执行第一写入操作。当第一合并数据的大小小于参考值时,处理器110可以确定为不可能针对第一合并数据执行第一写入操作。
当确定为可能执行第一写入操作(是)时,该进程可以进入步骤S160。
在步骤S160中,可以针对第一合并数据执行第一写入操作。为了在处理器110的控制下储存第一合并数据,非易失性存储装置200可以同时将多个位写入耦接至一个字线的相应的存储单元中。然后,该进程可以结束。
在步骤S140中,当确定为不可能执行第一写入操作(否)时,该进程可以进入步骤S150。
在步骤S150中,可以产生第二合并数据。处理器110可以通过将虚拟数据增加至第一合并数据来产生第二合并数据。处理器110可以通过将虚拟数据增加至第一合并数据来产生第二合并数据,相比于第一合并数据的大小,该第二合并数据具有增加的大小。处理器110可以将虚拟数据增加至第一合并数据,使得第二合并数据符合第一写入操作的执行单位。
在步骤S160中,可以针对第二合并数据执行第一写入操作。为了在处理器110的控制下储存第二合并数据,非易失性存储装置200可以同时将多个位写入耦接至一个字线的存储单元中。
也即,当写入数据不符合第一写入操作的执行单位时,控制器100可以通过将有效数据或虚拟数据增加至写入数据来产生符合第一写入操作的执行单位的合并数据,并且控制器100可以将合并数据提供至非易失性存储装置200。
图6是用于描述通过对非易失性存储装置200执行垃圾收集操作而产生第一合并数据的进程的流程图。图6中示出的进程可以对应于图5的步骤S130。
在步骤S210中,可以确定存储区250是否存在牺牲存储块。可以基于储存有效数据的有效页和储存无效数据的无效页的配置比来确定牺牲存储块。可以基于用于复制有效页的成本是否等于或小于预定值来确定牺牲存储块。当存在牺牲存储块(是)时,该进程可以进入步骤S220。
在步骤S220中,包括在牺牲存储块中的有效页可以被收集并且可以被增加至写入数据。通过将收集的有效页增加至写入数据,处理器110可以产生与写入数据相比具有增加的大小的第一合并数据。然后,该进程可以进入步骤S140。
在步骤S210中,当不存在牺牲存储块(否)时,该进程可以进入步骤S140。当由于执行垃圾收集操作而不存在牺牲存储块时,处理器110可以不收集要增加至写入数据的有效页。然后,处理器110可以产生与写入数据大体相同的第一合并数据,而不将有效页增加至写入数据。
图7是用于描述图1中示出的数据储存设备10的操作方法的流程图。除了步骤S330和步骤S340之外,图7中示出的进程可以大体类似于图5中示出的进程。也即,图7中的相应的步骤S310、S320、S350、S360、S370以及S380可以大体类似于图5中示出的步骤S110、S120、S130、S140、S150以及S160。因此,在下面将主要描述步骤S330和S340。
在步骤S320中,当确定为不可能针对写入数据执行第一写入操作(否)时,该进程可以进入步骤S330。
在步骤S330中,可以产生预合并数据。处理器110可以通过将高速缓存在存储器120中的高速缓存数据增加至写入数据来产生预合并数据。通过将高速缓存数据增加至写入数据,处理器110可以产生与写入数据相比具有增加的大小的预合并数据。
在步骤S340中,可以确定是否可能针对预合并数据执行第一写入操作。例如,处理器110可以基于预合并数据是否符合第一写入操作的执行单位来确定是否可能执行第一写入操作。处理器110可以将预合并数据的大小与参考值进行比较,并且基于比较结果来确定是否可能执行第一写入操作。当预合并数据的大小等于或大于参考值时,处理器110可以确定为可能针对预合并数据执行第一写入操作。当预合并数据的大小小于参考值时,处理器110可以确定为不可能针对预合并数据执行第一写入操作。
当确定为可能执行第一写入操作(是)时,该进程可以进入步骤S380。
当确定为不可能执行第一写入操作(否)时,该进程可以进入步骤S350。在步骤S350中,处理器110可以通过将通过对非易失性存储装置200执行垃圾收集操作而收集的有效数据增加至预合并数据来产生第一合并数据。
总结这些,当写入数据不符合第一写入操作的执行单位时,控制器100可以通过将高速缓存数据增加至写入数据来产生符合第一写入操作的执行单位的合并数据,并且可以将合并数据提供至非易失性存储装置200。
图8是用于描述图1中示出的数据储存设备10的操作方法的流程图。
图8中示出的相应的步骤S410、S420、S430、S440以及S450可以大体类似于图5中示出的相应的步骤S110、S120、S130、S140以及S160。因此,将省略对其的详细描述。
在步骤S440中,当确定为不可能针对第一合并数据执行第一写入操作(否)时,该进程可以进入步骤S460。
在步骤S460中,第一合并数据可以被储存在非易失性存储装置200的缓冲存储区中。例如,当与写入数据大体相同的第一合并数据被产生为要被增加至写入数据的有效页(尽管垃圾收集操作被执行,但其未被收集)时,或当第一合并数据不符合第一写入操作的执行单位时,非易失性存储装置200可以将第一合并数据储存在单独的缓冲存储区(未示出)中。缓冲存储区的存储单元中的每个可以为储存一位的单级单元或仅储存最低有效位的多级单元。非易失性存储装置200可以通过第二写入操作来将第一合并数据储存在缓冲存储区中。可以执行第二写入操作以将一位写入到耦接至一个字线的存储单元中的每个。作为随后执行垃圾收集操作的结果,储存在缓冲存储区中的数据可以被增加至其他数据,从而可以通过第一写入操作而被储存在存储区250中。然后,该进程可以结束。
虽然上面已经描述各种实施例,但是本领域技术人员将理解,描述的实施例仅作为示例。因此,本文所述的数据储存设备及其操作方法不应基于所述实施例而被限制。
此外,应注意,在不脱离本发明的由所附权利要求书所限定的范围的情况下,本领域技术人员可以通过替换、改变以及变型而以各种方式来实现本发明。
通过以上实施例可以看出,本发明提供以下技术方案。
技术方案1.一种数据储存设备的操作方法,包括:
当接收到写入请求时,确定第一写入操作是否可用,在第一写入操作中,同时将多位写入耦接至非易失性存储装置的一个字线的每个存储单元中;以及
当确定为第一写入操作不可用时,产生用于非易失性存储装置的第一合并数据。
技术方案2.根据技术方案1所述的操作方法,其中产生第一合并数据包括:
在非易失性存储装置上执行垃圾收集操作。
技术方案3.根据技术方案2所述的操作方法,其中确定第一写入操作是否可用包括:
将与写入请求相对应的写入数据的大小与参考值进行比较:以及
基于比较结果来确定针对写入数据的第一写入操作是否可用。
技术方案4.根据技术方案4所述的操作方法,其中参考值为与共享一个字线的页相对应的位的数目。
技术方案5.根据技术方案3所述的操作方法,还包括:
根据确定的写入操作可用性结果来在非易失性存储装置上针对写入数据执行第一写入操作。
技术方案6.根据技术方案3所述的操作方法,其中确定第一写入操作是否可用还包括:
根据确定的写入操作可用性结果来将存储器中高速缓存的高速缓存数据增加至写入数据以产生预合并数据;
将预合并数据的大小与参考值进行比较;以及
基于比较结果来第二次确定针对预合并数据的第一写入操作是否可用。
技术方案7.根据技术方案2所述的操作方法,其中产生第一合并数据包括:
将作为垃圾收集操作的结果而收集的有效数据增加至与写入请求相对应的写入数据中。
技术方案8.根据技术方案2所述的操作方法,还包括:
额外确定针对第一合并数据的第一写入操作是否可用。
技术方案9.根据技术方案8所述的操作方法,还包括:
根据额外确定的结果来针对第一合并数据执行第一写入操作。
技术方案10.根据技术方案8所述的操作方法,还包括:
根据额外确定的结果来将虚拟数据增加至第一合并数据并产生第二合并数据;以及
针对第二合并数据执行第一写入操作。
技术方案11.根据技术方案8所述的操作方法,还包括:
根据额外确定的结果来通过第二写入操作将第一合并数据储存至非易失性存储装置的缓冲存储区中,以及
其中第二写入操作被执行以将一位写入耦接至非易失性存储装置的一个字线的存储单元的每个中。
技术方案12.一种数据储存设备,包括:
控制器,其适用于确定针对与写入请求相对应的写入数据的第一写入操作是否可用,并根据确定结果来执行垃圾收集操作;以及
非易失性存储装置,其适用于在控制器的控制下执行第一写入操作,
其中第一写入操作被执行以同时将多位写入耦接至一个字线的每个存储单元中。
技术方案13.根据技术方案12所述的数据储存设备,其中控制器将写入数据的大小与参考值进行比较,并且基于比较结果来确定针对写入数据的第一写入操作是否可用。
技术方案14.根据技术方案13所述的数据储存设备,其中参考值为与共享一个字线的页相对应的位的数目。
技术方案15.根据技术方案12所述的数据储存设备,其中控制器包括适用于储存高速缓存数据的存储器,并且确定针对预合并数据的第一写入操作是否可用,预合并数据通过根据确定结果而将高速缓存数据增加至写入数据来产生。
技术方案16.根据技术方案12所述的数据储存设备,其中控制器确定针对第一合并数据的第一写入操作是否可用,第一合并数据通过将由垃圾收集操作收集的有效数据增加至写入数据来产生。
技术方案17.根据技术方案16所述的数据储存设备,其中当确定为针对第一合并数据的第一写入操作不可用时,控制器通过将虚拟数据增加至第一合并数据来产生第二合并数据。
技术方案18.根据技术方案17所述的数据储存设备,其中第二合并数据符合第一写入操作的执行单位。
技术方案19.根据技术方案16所述的数据储存设备,
其中非易失性存储装置包括:缓冲存储区,其适用于当确定为针对第一合并数据的第一写入操作不可用时,通过第二写入操作来储存第一合并数据,以及
其中第二写入操作被执行以将一位写入耦接至一个字线的每个存储单元中。
技术方案20.一种数据储存设备的操作方法,包括:
接收写入请求;
确定与写入请求相对应的写入数据的长度是否可用于一次编程操作;
当写入数据的长度被确定为不可用于一次编程操作时,在非易失性存储装置上执行垃圾收集操作以产生第一合并数据;以及
在非易失性存储装置上针对写入数据执行一次编程操作。
Claims (10)
1.一种数据储存设备的操作方法,包括:
当接收到写入请求时,确定第一写入操作是否可用,在第一写入操作中,同时将多位写入耦接至非易失性存储装置的一个字线的每个存储单元中;以及
当确定为第一写入操作不可用时,产生用于非易失性存储装置的第一合并数据。
2.根据权利要求1所述的操作方法,其中产生第一合并数据包括:
在非易失性存储装置上执行垃圾收集操作。
3.根据权利要求2所述的操作方法,其中确定第一写入操作是否可用包括:
将与写入请求相对应的写入数据的大小与参考值进行比较:以及
基于比较结果来确定针对写入数据的第一写入操作是否可用。
4.根据权利要求4所述的操作方法,其中参考值为与共享一个字线的页相对应的位的数目。
5.根据权利要求3所述的操作方法,还包括:
根据确定的写入操作可用性结果来在非易失性存储装置上针对写入数据执行第一写入操作。
6.根据权利要求3所述的操作方法,其中确定第一写入操作是否可用还包括:
根据确定的写入操作可用性结果来将存储器中高速缓存的高速缓存数据增加至写入数据以产生预合并数据;
将预合并数据的大小与参考值进行比较;以及
基于比较结果来第二次确定针对预合并数据的第一写入操作是否可用。
7.根据权利要求2所述的操作方法,其中产生第一合并数据包括:
将作为垃圾收集操作的结果而收集的有效数据增加至与写入请求相对应的写入数据中。
8.根据权利要求2所述的操作方法,还包括:
额外确定针对第一合并数据的第一写入操作是否可用。
9.一种数据储存设备,包括:
控制器,其适用于确定针对与写入请求相对应的写入数据的第一写入操作是否可用,并根据确定结果来执行垃圾收集操作;以及
非易失性存储装置,其适用于在控制器的控制下执行第一写入操作,
其中第一写入操作被执行以同时将多位写入耦接至一个字线的每个存储单元中。
10.一种数据储存设备的操作方法,包括:
接收写入请求;
确定与写入请求相对应的写入数据的长度是否可用于一次编程操作;
当写入数据的长度被确定为不可用于一次编程操作时,在非易失性存储装置上执行垃圾收集操作以产生第一合并数据;以及
在非易失性存储装置上针对写入数据执行一次编程操作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140111453A KR20160024550A (ko) | 2014-08-26 | 2014-08-26 | 데이터 저장 장치 및 그것의 동작 방법 |
KR10-2014-0111453 | 2014-08-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105390155A true CN105390155A (zh) | 2016-03-09 |
CN105390155B CN105390155B (zh) | 2021-03-02 |
Family
ID=55402640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510508084.4A Active CN105390155B (zh) | 2014-08-26 | 2015-08-18 | 数据储存设备及用于操作该数据储存设备的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9424183B2 (zh) |
KR (1) | KR20160024550A (zh) |
CN (1) | CN105390155B (zh) |
TW (1) | TWI707268B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110837339A (zh) * | 2018-08-17 | 2020-02-25 | 群联电子股份有限公司 | 数据整并方法、存储器存储装置及存储器控制电路单元 |
CN111324300A (zh) * | 2018-12-14 | 2020-06-23 | 爱思开海力士有限公司 | 控制器以及控制器的操作方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9478271B2 (en) * | 2013-03-14 | 2016-10-25 | Seagate Technology Llc | Nonvolatile memory data recovery after power failure |
US10048876B2 (en) * | 2015-09-10 | 2018-08-14 | Western Digital Technologies, Inc. | Method for providing nonvolatile storage write bandwidth using a caching namespace |
US10108350B2 (en) * | 2015-09-10 | 2018-10-23 | Western Digital Technologies, Inc. | Method for providing nonvolatile storage write bandwidth using a caching namespace |
KR102586786B1 (ko) * | 2018-09-28 | 2023-10-11 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101002280A (zh) * | 2004-05-11 | 2007-07-18 | 斯班逊有限公司 | 半导体器件及写入方法 |
US20110320733A1 (en) * | 2010-06-04 | 2011-12-29 | Steven Ted Sanford | Cache management and acceleration of storage media |
US20120005405A1 (en) * | 2010-06-30 | 2012-01-05 | William Wu | Pre-Emptive Garbage Collection of Memory Blocks |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7451265B2 (en) * | 2006-08-04 | 2008-11-11 | Sandisk Corporation | Non-volatile memory storage systems for phased garbage collection |
EP2441004B8 (en) * | 2009-06-12 | 2020-02-19 | Violin Systems LLC | Memory system having persistent garbage collection |
KR101938210B1 (ko) | 2012-04-18 | 2019-01-15 | 삼성전자주식회사 | 낸드 플래시 메모리, 가변 저항 메모리 및 컨트롤러를 포함하는 메모리 시스템의 동작 방법 |
KR102020818B1 (ko) | 2012-07-02 | 2019-09-16 | 삼성전자주식회사 | 3차원 불휘발성 메모리 및 3차원 불휘발성 메모리를 포함하는 메모리 시스템 및의 프로그램 방법 |
-
2014
- 2014-08-26 KR KR1020140111453A patent/KR20160024550A/ko not_active Application Discontinuation
- 2014-12-16 US US14/572,014 patent/US9424183B2/en active Active
-
2015
- 2015-07-13 TW TW104122645A patent/TWI707268B/zh active
- 2015-08-18 CN CN201510508084.4A patent/CN105390155B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101002280A (zh) * | 2004-05-11 | 2007-07-18 | 斯班逊有限公司 | 半导体器件及写入方法 |
US20110320733A1 (en) * | 2010-06-04 | 2011-12-29 | Steven Ted Sanford | Cache management and acceleration of storage media |
US20120005405A1 (en) * | 2010-06-30 | 2012-01-05 | William Wu | Pre-Emptive Garbage Collection of Memory Blocks |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110837339A (zh) * | 2018-08-17 | 2020-02-25 | 群联电子股份有限公司 | 数据整并方法、存储器存储装置及存储器控制电路单元 |
CN110837339B (zh) * | 2018-08-17 | 2023-07-04 | 群联电子股份有限公司 | 数据整并方法、存储器存储装置及存储器控制电路单元 |
CN111324300A (zh) * | 2018-12-14 | 2020-06-23 | 爱思开海力士有限公司 | 控制器以及控制器的操作方法 |
CN111324300B (zh) * | 2018-12-14 | 2023-08-01 | 爱思开海力士有限公司 | 控制器以及控制器的操作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105390155B (zh) | 2021-03-02 |
KR20160024550A (ko) | 2016-03-07 |
US9424183B2 (en) | 2016-08-23 |
TW201608468A (zh) | 2016-03-01 |
US20160062884A1 (en) | 2016-03-03 |
TWI707268B (zh) | 2020-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105718387B (zh) | 数据储存器件及其操作方法 | |
CN105390155A (zh) | 数据储存设备及用于操作该数据储存设备的方法 | |
US11726690B2 (en) | Independent parallel plane access in a multi-plane memory device | |
US11709605B2 (en) | Storing zones in a zone namespace on separate planes of a multi-plane memory device | |
US11605439B2 (en) | Remapping bad blocks in a memory sub-system | |
CN109960466B (zh) | 存储器系统及其操作方法 | |
US20240311307A1 (en) | Concurrent page cache resource access in a multi-plane memory device | |
US20240126467A1 (en) | Managing a memory sub-system using a cross-hatch cursor | |
KR102469174B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
CN111258494A (zh) | 数据存储装置及操作方法、具有数据存储装置的存储系统 | |
US11720490B2 (en) | Managing host input/output in a memory system executing a table flush | |
US20210405928A1 (en) | Converting a multi-plane write operation into multiple single plane write operations performed in parallel on a multi-plane memory device | |
CN115705901A (zh) | 使用随机刷新周期管理存储器子系统中的存储器单元的写入干扰 | |
CN105589810B (zh) | 数据储存器件及其操作方法 | |
US12099737B2 (en) | Temperature controlled zone creation and allocation | |
US20230185471A1 (en) | Temperature controlled zone creation and allocation | |
US12056367B2 (en) | Memory system and operating method thereof for performing urgent fine program operation | |
US20230393736A1 (en) | Managing quad-level cell compaction strategy of a memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20240613 Address after: American Texas Patentee after: Mimi IP Co.,Ltd. Country or region after: U.S.A. Address before: Gyeonggi Do, South Korea Patentee before: Sk Hynix Inc. Country or region before: Republic of Korea |
|
TR01 | Transfer of patent right |