CN105390090B - 半导体器件 - Google Patents

Abstract

一种半导体器件包括：第一存储器，其存储用于在显示设备上生成第一帧图像和第二帧图像的第一层图像数据部分和第二层图像数据部分；第二存储器，其存储改变映射；显示控制器，其响应于改变映射生成与图像数据部分相关联的位置信息；以及接口，其接收图像数据和位置信息并且生成用于更新图像数据的命令。

Description

半导体器件

相关申请的交叉引用

本申请要求2014年9月1日提交的韩国专利申请第10-2014-0115481号专利的优先权，其主题通过引用合并于此。

背景技术

本发明构思涉及半导体器件。

背景技术

随着许多当前的电子设备的性能的提高，安装在电子装置上的显示面板的分辨率也已经改善。然而，与这些高分辨率显示面板相关联的驱动系统的功耗已经显著地增大。

发明内容

提出本发明构思以致力于提供具有降低的操作功耗的半导体器件。

根据本发明构思的实施例，提供一种半导体器件，包括:第一存储器，其存储用于输出第一帧图像的第一层图像数据和第二层图像数据；显示控制器，被配置为，通过使用改变映射生成关于用于输出第一帧图像的多个单位元素当中的第一单位元素的位置信息，该改变映射包括关于满足预定条件的该第一单位元素的信息，基于位置信息读取第一层图像数据当中关于第一单位元素的数据，以及读取第二层图像数据当中关于第一单位元素的数据；以及接口接收器，被配置为接收生成的位置信息并且读取关于第一单位元素的数据以生成用于更新用于输出第一帧图像的多个单位元素当中的第一单位元素的命令。

根据本发明构思的另一实施例，提供一种半导体器件，包括:第一存储器，被配置为存储用于输出第一帧图像和第二帧图像的部分区域的第一层图像数据以及用于输出第一帧图像和第二帧图像的其他部分区域的第二层图像数据；比较单元，被配置为比较用于输出第一帧图像的部分区域的第一层图像数据与用于输出第二帧图像的部分区域的第一层图像数据以及比较用于输出第一帧图像的其他部分区域的第二层图像数据与用于输出第二帧图像的其他部分区域的第二层图像数据，以生成包括关于用于输出第二帧图像的多个单位元素当中的需要改变的第一单位元素的信息的改变映射；以及显示控制器，通过使用改变映射读取关于用于输出第二帧图像的第一层图像数据当中的第一单位元素的数据，以及读取关于用于输出第二帧图像的第二层图像数据当中的第一单位元素的数据。

根据本发明构思的另一实施例提供一种半导体器件，包括:帧缓冲器，被配置为缓冲将输出到显示面板的图像数据；帧缓冲器更新器，当输出到显示面板的图像从第一帧图像改变为第二帧图像时，接收关于用于输出第二帧图像的多个单位元素当中需要被改变的单位元素的图像数据，以及更新存储在帧缓冲器中的图像数据，其相应于接收到的图像数据；以及驱动器，被配置为基于存储在帧缓冲器中的图像数据输出图像信号。

本发明构思的技术对象不局限于上述的技术对象，对本领域技术人员来说，上面未提及的技术对象从以下描述中将是清楚的。

附图说明

通过参照附图详细描述本发明构思的示例性实施例，本发明构思的上述及其他特征和优点将对所属技术领域的专业人员变得更加清楚，附图中：

图1是根据本发明构思的实施例的半导体器件的框图；

图2是示出图1的比较单元的配置的框图；

图3是示出图1的显示驱动集成电路(DDI)的配置的框图；

图4和图5是用于描述根据本发明构思实施例的、半导体器件的操作的流程图；

图6、图7和图8是用于进一步描述根据本发明构思实施例的、半导体器件的操作的概念图；

图9是根据本发明构思的另一实施例的半导体器件的框图；

图10是根据本发明构思的再一个实施例的半导体器件的框图；

图11是根据本发明构思实施例的、可以合并半导体器件的SoC的框图；

图12是示出根据本发明构思实施例的、可以合并半导体器件的无线通信设备的框图；

图13是示出根据本发明构思实施例的、可以合并半导体器件的电子系统的框图；

图14是示出图1的电子系统应用于智能电话的示例的图；

图15是示出图13的电子系统应用于平板PC的图；以及

图16是示出图13的电子系统应用于笔记本计算机的图。

具体实施方式

通过参考以下的对优选实施例和附图的具体描述，本发明构思的优点和特征以及实现本发明构思的方法将更加容易理解。然而，本发明构思可以以许多不同的形式来具体实现，不应被解释为局限于此出阐述的示例性实施例。相反地，提供这些实施例是为了使本公开全面和完整，并且充分向本领域技术人员传达本发明构思的概念，本发明构思将仅仅由权利要求来限定。在说明书中相似的附图标记始终指代相似的元素。

此处使用的术语仅仅是为了描述特定实施例，并非意图限制本发明构思。与此处使用的，单数形式“一”、“一个”和“该”意图也包括复数形式，除非上下文明确给出相反指示。还将理解，当在本说明书中使用词语“包括”和/或“包含”时，表明存在所描述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

将会理解，当一个元件或层被称为在另一元件或层“之上”、“连接”或“耦接”到另一元件或层时，它可以直接在该另一元件或层之上、直接连接或耦接到该另一元件或层、或者也可以存在居间的元件或层。相反，当一个元件被称为“直接”在另一元件或层“之上”、“直接连接”或“直接耦接”到另一元件或层时，不存在居间的元件或层。如此处使用的，术语“和/或”包括一个或多个相关列出项目中的任意一个以及所有组合。

将会理解，尽管此处可能使用词语第一、第二、等等来描述不同的元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受到这些词语的限制。这些词语仅仅用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因而，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分也可以被称为第二元件、第二组件、第二区域、第二层或第二部分而不会偏离本发明构思的教导。

为了便于描述，此处可能使用空间关系词，如“在...之下”、“下方”、“下”、“下面”、“上方”、“上”等等，来描述图中示出的一个元件或特征与另外的元件或特征的关系。将会理解，所述空间关系词意图涵盖除了附图中描绘的方向之外的、器件在使用或操作中的不同方向。例如，如果附图中的器件被翻转，则被描述为在其他元件或特征“下方”或“之下”的元件的方向将变成在所述其他元件或特征的“上方”。因此，示例性词语“下方”可以涵盖上和下两个方向。可以使器件具有其他方向(旋转90度或其他方向)，而此处使用的空间关系描述词应做相应解释。

此处参照截面示图对示例实施例进行了描述，其中所述截面示图是示例实施例的理想化实施例(以及中间结构)的示意性示图。因而，由于例如制造工艺和/或容差而偏离示图的形状是预料之中的。因此，这些实施例不应被解释为局限于此处图示的具体区域形状，而是应包括例如因制造而导致的形状偏差。例如，图示为矩形的注入区将一般具有圆形或曲线特征，和/或在其边缘处具有注入浓度的梯度，而非从注入区到非注入区的二元变化。同样地，通过注入形成的隐埋区可能导致在该隐埋区和通过其进行注入的表面之间的区域中存在一些注入。因此，附图中图示的区域本意是示意性的，它们的形状并非意图图示器件中区域的实际形状，并且并非意图限制本发明构思的范围。

除非另外定义，否则此处使用的所有术语(包括技术术语和科学术语)所具有的含义与本发明构思所属领域的普通技术人员通常理解的含义相同。还将理解，术语，如通常使用的词典中定义的那些术语，应该被解释为所具有的含义与它们在相关领域和/或本说明书的上下文中的含义一致，而不应理想化地或过分形式化地对其进行解释，除非此处明确地如此定义。

以下，将参照图1、图2和图3描述根据本发明构思实施例的半导体器件。图1是示出半导体器件1的框图，图2是进一步示出图1的比较单元12的一个示例的框图，以及图3是进一步示出图1的显示驱动集成电路(DDI)的一个示例的框图。

参照图1，半导体器件1包括应用处理器(AP)10、显示驱动集成电路(DDI)20、第一存储器30以及第二存储器40。

层图像数据(包括各个“部分”L1到Ln)存储在第一存储器30中。本文中，第一存储器30可以使用诸如动态随机存取存储器(DRAM)的易失性存储器件、和/或诸如NAND闪存、NOR闪存、磁性随机存取存储器(MRAM)、相变随机存取存储器(PRAM)、电阻式随机存取存储器RRAM)等等的非易失性存储器件来实现。可替换地或附加地，第一存储器30可以使用硬盘驱动器、磁存储器器件或类似设备实现。

图像数据按照存储在第一存储器30中的层图像数据部分(例如，L1到Ln)被提供给显示器件(例如，显示面板，图1中未示出)。在本发明构思的特定实施例中，图像数据(共同地，层图像数据部分L1到Ln)可以构成显示数据的一个或多个帧，其中各个层图像数据部分中的每个可以构成各个帧，或构成帧的部分。即，参照给定的显示面板的大小、分辨率和几何排列(geometry)，一个帧可以响应于一个或多个层图像数据部分(L1到Ln)而被显示。

例如，假定第一层图像数据部分、第二层图像数据部分和第三层图像数据部分(L1、L2和L3)被顺序提供以使用显示面板生成第一帧图像和第二帧图像。本文中，第一层图像数据部分L1可以相应于第一帧图像和第二帧图像中的一个或多个上部区域，第二层图像数据部分L2可以相应于第一帧图像和第二帧图像中的一个或多个中央区域，并且第三层图像数据L3可以相应于第一帧图像和第二帧图像的一个或多个下部区域。

多个层图像数据部分L1到Ln可以使用外部图像数据生成单元(未示出)生成，然后存储在第一存储器30中。例如，第一层图像数据部分L1可以使用第一应用生成，第二层图像数据部分L2可以使用第二应用生成，并且第三层图像数据部分L3可以使用第三应用生成，等等。

AP 10从第一存储器30接收层图像数据部分L1到Ln，处理接收到的层图像数据部分L1到Ln，然后向DDI 20提供处理结果。在图1的示出示例中，AP 10包括比较单元12、显示控制器14和接口18。

本文中，术语“单元”用于描述软件和/或(多个)硬件组件，诸如执行预定功能的浮点门阵列(FPGA)和/或专用集成电路(ASIC)。可替换地或附加地，单元可以全部或部分地使用存储在可寻址存储器介质中的数据实现。因此，给定单元可以被配置为诸如面向对象的软件组件、类组件、任务组件、进程、功能、属性、过程路、子例程、程序代码段、驱动、固件、微码、电路、数据、数据库、数据结构、表、数组和变量的各种组件中的一个或多个。通过单元或其组成组件提供的多种功能可以集中到更少数目的组件和/或单元中，或分离到附加的组件和/或单元中。

因此，图1中示出的并且包括比较单元12、显示控制器14和接口18的AP 10可以不同地实现在多个不同组件配置中。例如，一个或多个示出的组件可以提供在AP 10外部。

比较单元12接收存储在第一存储器30中的层图像数据部分L1到Ln，并且比较接收到的层图像数据部分L1到Ln以便生成改变映射42，其中比较单元12可以在第二存储器40中存储生成的改变映射42。

现在参照图1和图2，比较单元12的示出的示例包括生成单元12a-1到12a-n以及比较逻辑12b。生成单元12a-1到12a-n中的每一个可以用于接收层图像数据部分L1到Ln中的一个并且生成相应的循环冗余校验(CRC)数据。即，第一生成单元12a-1可以生成用于第一层图像数据L1的第一CRC数据并且向比较逻辑12b提供第一CRC数据，第二生成单元12a-2可以生成用于第二层图像数据L2的第二CRC数据并且向比较逻辑12b提供第二CRC数据，等等。

当从生成单元12a-1到12a-n中的每一个接收CRC数据时,比较逻辑12b可以处理各个CRC数据以便生成改变映射42。例如，比较逻辑12b可以从第一生成单元12a-1接收第一CRC数据并且执行第一CRC数据的CRC操作以生成与第一层图像数据L1相关联的改变映射42的第一部分，等等。

在图1中,比较单元12被配置为生成改变映射42并且将它存储在第二存储器40中。然而，可以采取用于生成和存储改变映射的不同方法。例如，存储在第二存储器40中的改变映射42可以使用如(例如)图形处理单元(GPU)或中央处理单元(CPU)的这种外部组件来生成。

第二存储器40从比较单元12接收改变映射42并且使用诸如DRAM的易失性存储器件，和/或诸如静态随机存取存储器(SRAM)、NAND闪存、NOR闪存、MRAM、PRAM、RRAM等等的非易失性存储器件，和/或硬盘驱动器、磁存储器件等等来存储它。

在图1中示出的示例中，为了便于描述，第一存储器30和第二存储器40显示为被单独地实现。然而，本发明构思不仅局限于此示出的配置，并且第一存储器30和第二存储器40可以使用相同的硬件和/或软件组件被共同提供。因此，第一存储器30和第二存储器40可以包括不同或相同类型的存储器。

在一定条件下，显示控制器14可以用于生成和提供与层图像数据部分L1到Ln中的一个或多个相关联并且与改变映射42有关的“位置信息”。这种位置信息可以随后相对于每个各自的相关联的层图像数据部分L1到Ln来提供。对于层图像数据部分做出这种生成和提供位置信息的特定条件将按照设计而变化。然而，在一个示例中，假定将向与显示图像的可视改变部分相对应的一个或多个层图像数据部分补充位置信息。此示例将在此后的一些附加细节中描述。这种层图像数据部分可以被理解为“被指定”通过相关联的位置信息来补充，并且此后将与(多个)定义条件无关地被称为“(多个)指定层图像数据部分”。

仍然参照图1，显示控制器14包括改变映射解码器15和改变映射控制器16。本文中，改变映射解码器15接收改变映射42并且对它进行解码。改变映射控制器16然后可以用于生成用于(多个)指定层图像数据部分的位置信息，并且向接口18提供生成的位置信息。

改变映射解码器15和改变映射控制器16被显示为单独地提供在图1中，但是本发明构思不局限于此。

关于图1中示出的实施例，当“n”个层图像数据部分L1到Ln存储在第一存储器30中时，显示控制器14将包括“n+1”个直接存储器访问(DMA)端口(例如，DMA1到DMA(n+1))。换句话说，在显示控制器14中可用的DMA端口的数目可以至少比由第一存储器30提供的层图像数据部分L1到Ln的数目大一。本文中，第一DMA端口(DMA1)到第n DMA端口(DMAn)可以分别用于接收第一层图像数据部分L1到第n层图像数据部分Ln。此外，第(n+1)DMA端口可以用于到第二存储器40的改变映射42的传递。

接口18从改变映射控制器16接收(多个)指定层图像数据部分连同关联的位置信息。显示控制器14然后可以用于生成更新接收到的(多个)指定层图像数据部分(此后，称为“部分图像数据”)19所必需的一个或多个命令，并且接口18可以用于将部分图像数据19与生成的命令一起提供给DDI 20。

在本发明构思的特定实施例中，接口18可以包括HS/链接，但是本发明构思的范围不局限于此。

参照图1和图3，在一个示例中，DDI 20可以包括帧缓冲器更新器22、帧缓冲器(FB)24、驱动器26以及定时控制器28。

帧缓冲器24可以用于缓冲接收到的部分图像数据。因此，帧缓冲器24可以包括用于存储部分图像数据的存储设备。可以使用(例如)诸如SRAM，DRAM、MRAM、RRAM、PRAM等等的存储器件实现帧缓冲器24。

帧缓冲器更新器22可以用于仅更新存储在帧缓冲器24的全体图像数据当中的、从AP 10接收到的部分图像数据19。

驱动器26可以用于从帧缓冲器24接收图像数据，响应于接收到的图像数据生成图像信号，以及之后，向显示面板提供生成的图像信号。本文中，从帧缓冲器24提供的图像数据将是数字数据，其中由驱动器26提供的图像信号输出将是模拟信号。因此，在本发明构思的特定实施例中，驱动器26可以包括栅极驱动器和/或源极驱动器，其中栅极驱动器在定时控制器28的控制下经由(多个)栅极线向显示面板顺序提供栅极驱动信号，并且源极驱动器在定时控制器28的控制下经由(多个)源极线向显示面板提供图像信号。

显示面板将包括多个像素。栅极线和源极线将以交叉排列布置在显示面板上以形成具有定义各个像素的位置的交叉点的矩阵。在本发明构思的一些实施例中，每个像素将包括多个颜色点(例如，红色、绿色和蓝色或RGB)。

如上所述，定时控制器28控制源极驱动器和栅极驱动器。定时控制器28可以从外部电路接收多个控制信号和数据信号。定时控制器可以响应于接收到的控制信号和数据信号生成栅极控制信号和源极控制信号，以及向栅极驱动器输出栅极控制信号并且向源极驱动器输出源极控制信号。

现在将参照图4、图5、图6、图7和图8描述根据本发明构思的特定实施例的半导体器件的示例性操作。本文中，图4和图5是不同地概述半导体器件的操作的流程图，并且图6、图7和图8是进一步描述半导体器件的操作的概念图。

如图6中所示，作为一个例子，假定使用第一层图像数据部分L1、第二层图像数据部分L2和第三层图像数据部分L3将第n帧图像(Fn)提供给显示面板。即，当第n帧图像Fn输出到显示面板时，第一层图像数据部分L1相应于第n帧图像Fn的最上两行，第二层图像数据部分L2相应于第n帧图像Fn的接下来的四个行，并且第三层图像数据部分L3相应于第n帧图像Fn的最后一行。

第一层图像数据部分、第二层图像数据部分和第三层图像数据部分中的每一个包括多个单位元素(UE)。在本发明构思的特定实施例中，每个单位元素(UE)是相应的片(tile)，但是本发明构思的范围不局限于此。因此，如图6中所示，第一层图像数据部分L1被划分成10个UE，第二层图像数据部分L2被划分成20个UE，并且第三层图像数据部分L3被划分成5个UE。

利用这些假设并且进一步假定图6的第n帧图像(Fn)已经显示在显示面板上，现在将描述如图7中所示的向显示面板输出第(n+1)帧图像(F(n+1))的过程。

现在在上述操作假设的背景下参照图4，改变映射被生成(S100)。更具体地，参照图5，对于包括在第一层图像数据部分L1、第二层图像数据部分L2和第三层图像数据部分L3中的单位元素中的每一个生成CRC数据(S110)。可见，参照图2提供上述描述。然后，相对于生成的CRC数据执行CRC操作(S120)。例如，图2中示出的比较单元12的比较逻辑12b可以接收CRC数据，并且使用合适的CRC操作来指定每个层图像数据部分之内的满足一个或多个条件的特定单位元素，从而指定(多个)特定层图像数据部分和/或(多个)指定层图像数据部分中的选定的单位元素。

比较图6和图7的概念图，例如，当图6的第n帧图像改变为图7的第(n+1)帧图像时，第一层图像数据部分L1的两个(2)单位元素、第二层图像数据部分L2的三个(3)单位元素、以及第三层图像数据部分L3的零个(0)单位元素被比较逻辑12b识别并且选择为满足某些定义的(多个)条件。

与从第一层图像数据部分L1、第二层图像数据部分L2和第三层图像数据部分L3中选择的满足定义的(多个)条件的在前单位元素一致地，比较逻辑12b可以用于生成改变映射，类似图8中示出的那样，并且将生成的改变映射存储在第二存储器40中。

因此，图8中示出的概念图示出在图6中示出的第n帧图像改变为图7中示出的第(n+1)帧图像时将输出到显示面板的图像数据，其中需要改变的指定的单位元素通过阴影区域指示。

返回到图4，改变映射被解码(S200)。即，图1的改变映射解码器15可以用于经由第(n+1)DMA端口从第二存储器40接收改变映射42并且解码接收到的改变映射42。

随后，改变映射控制器16可以从改变映射解码器15接收对于改变映射42的解码结果，并且在图像数据输出到显示面板的情况下，在图6中示出的第n帧图像改变为图7中示出的第(n+1)帧图像时，改变映射控制器16将生成与第一层图像数据部分L1到第三层图像数据部分L3中指定的单位元素相关联的位置信息。

然后，读取图像数据(S300)。即，与图6中示出的第n帧图像和图7中示出的第(n+1)帧图像有关的、由显示控制器14读取的层图像数据部分当中存储在第一存储器30中的第一层图像数据部分L1到第三层图像数据部分L3(或其(多个)相关部分)包括需要改变的一个或多个指定单位元素。例如，在第一层图像数据L1当中的图像数据输出到显示面板的情况下，当图6中示出的第n帧图像改变为图7中示出的第(n+1)帧图像时，显示控制器14将经由第一DMA端口DMA1读取仅与需要改变并且因此被指定的两个(2)单位元素UE相关联的数据。

此外，在第二层图像数据L2当中的图像数据输出到显示面板的情况下，当图6中示出的第n帧图像改变为图7中示出的第(n+1)帧图像时，显示控制器14将经由第二DMA端口DMA2仅读取与需要改变的三个(3)单位元素UE相关联的数据。

相比之下，在第三层图像数据L3当中的图像数据输出到显示面板的情况下，当图6中示出的第n帧图像改变为图7中示出的第(n+1)帧图像时，显示控制器14不需要经由第三DMA端口DMA3执行任何读取操作。

之后，在由改变映射控制器16生成的图像数据输出到显示面板的情况下，当图6中示出的第n帧图像改变为图7的第(n+1)帧图像时，与需要改变的特定指定单位元素相关联的位置信息可以与第一层图像数据部分L1到第三层图像数据部分L3当中需要改变的图像数据一起提供给接口18。

因此，接口18生成具有位置信息19的部分图像数据连同用于更新该部分图像数据的(多个)命令，并且将该部分图像数据19和(多个)命令提供给DDI 20。

在这一点上，在图4的方法中，帧缓冲器被更新(S400)。

即，参照图3，帧缓冲器更新器22可以仅更新存储在帧缓冲器24中的图像数据当中的部分数据19。因为与部分数据相关联的位置信息也被提供，所以容易地执行更新部分数据的任务。

当存储在帧缓冲器24中的图像数据被更新，并且之后当通过使用该图像数据将图像显示在显示面板上时，第(n+1)帧图像F(n+1)可以显示在显示面板上。

如上所述，关于半导体器件1，当正在显示在显示面板上的图像中的一部分有实质性的改变时，仅全体图像数据(例如，层图像数据部分L1到Ln)当中满足(多个)预定条件的这种图像数据必须被读取。因此，可以降低与读取操作相关联的功耗要求。此外，可以降低DDI 20所需的驱动电力。

图9是根据本发明构思的另一实施例的半导体器件2的框图。以下，将仅描述图1和图9的实施例之间的(多个)本质上的区别。

参照图9，与图1的显示控制器14相比，由半导体器件2的AP 10a提供的显示控制器14a可以包括更少数目的DMA端口DMA1到DMAn。

本文中，图1的显示控制器包括用于接收改变映射42的分离的DMA端口(例如，DMA(n+1))。然而，此DMA端口可以在本发明构思的其他实施例中省略。当“n”个层图像数据部分L1到Ln存储在第一存储器30中时，显示控制器14a仅需要包括“n”个直接存储器访问(DMA)端口DMA1到DMAn。换句话说，显示控制器14a的DMA端口DMA1到DMAn的数目可以和存储在第一存储器30中的层图像数据部分L1到Ln的数目一样。

在半导体器件2中，显示控制器14a可以经由多个各自的DMA端口DMA1到DMAn读取(例如)分组首标类型改变映射42，并且将读取的改变映射42提供给改变映射解码器15a和改变映射控制器16a。

此外，显示控制器14a可以基于改变映射解码器15a和改变映射控制器16a的输出读取多个层图像数据L1到Ln当中满足上述的预定条件的一些数据。

例如，第一DMA端口DMA1可以用于读取改变映射42中关于第一层图像数据L1的信息，并且读取第一层图像数据L1当中满足上述的预定条件的一些数据。

第二DMA端口DMA2可以用于读取改变映射42中关于第二层图像数据L2的信息，并且读取第二层图像数据L2当中满足上述的预定条件的一些数据。

第三DMA端口DMA3可以用于读取改变映射42中关于第三层图像数据L3的信息，并且读取第三层图像数据L3当中满足上述的预定条件的一些数据。

第n DMA端口DMA3可以用于读取改变映射42中关于第n层图像数据Ln的信息，并且读取第n层图像数据Ln当中满足上述的预定条件的一些数据。

图10是根据本发明构思的再一个实施例的半导体器件3的框图。再次，将仅描述图1、图9和图10的实施例之间的(多个)本质上的区别。

参照图10，根据本发明构思的实施例的半导体器件3的AP 10c可以包括存储改变映射42的第二存储器40。换句话说，在根据实施例的半导体器件3中，被配置为存储改变映射42的第二存储器40可以布置在AP 10c中。

在本发明构思的一些实施例中，例如，第二存储器40可以通过SRAM等等实现，但是本发明构思不局限于此。

图11是根据本发明构思实施例的、可以合并半导体器件的片上系统(SoC)的框图。

参照图11，SoC系统800包括应用处理器801、DRAM 860和DDI 890。

应用处理器801可以包括中央处理单元810、多媒体系统820、总线830、存储器系统840和外围电路850。

中央处理单元810可以执行驱动SoC系统800所需的计算。在本发明构思的一些实施例中，中央处理单元810可以在包括多个核的多核环境下被配置。

多媒体系统820可以用于执行SoC系统800中的多种多媒体功能。多媒体系统820可以包括3D引擎模块、视频编解码器、显示系统、照相机系统、后处理器等等。

在本发明构思的一些实施例中，多媒体系统820可以包括根据本发明构思的实施例的半导体器件1到3的显示控制器14和14a。

总线830可以在中央处理单元810、多媒体系统820、存储器系统840和外围电路850彼此执行数据通信时使用。在本发明构思的一些实施例中，总线830可以具有多层结构。详细地，总线830的示例可以包括多层先进的高性能总线(AHB)或多层先进的可扩展接口(AXI)，但是本发明构思不局限于此。

存储器系统840可以提供应用处理器801连接到外部储存器(例如，DRAM 860)所需的环境，并且以高速操作。在本发明构思的一些实施例中，存储器系统840可以包括用于控制外部储存器(例如，DRAM 860)的分离的控制器(例如，DRAM控制器)。

外围电路850可以提供SoC系统800顺畅地访问外部设备(例如，主板)所需的环境。结果，外围电路850可以包括多种接口以使得连接到SoC系统的外部设备可兼容。

DRAM 860可以用作应用处理器801操作所需的操作存储器。在本发明构思的一些实施例中，DRAM 860可以如图11中所示布置在应用处理器801外部。详细地，DRAM 860可以与应用处理器801以层叠封装(PoP)形式被封装。

在本发明构思的一些实施例中，DRAM 860可以存储根据本发明构思的实施例的半导体器件1到3的第一层图像数据L1到第n层图像数据Ln。

图12是示出根据本发明构思实施例的、可以合并半导体器件的无线通信设备的框图。

参照图12，设备900可以是蜂窝电话、智能电话终端、手持机、个人数字助理(PDA)、便携式计算机、视频游戏单元或其他器件。设备900可以采用码分多址(CDMA)、诸如全球移动通系统信GSM的时分多址(TDMA)、或其他无线通信标准。

设备900可以通过接收路径和发送路径提供双向通信。在接收路径上通过一个或多个基站发送的信号可以通过天线911接收并且提供给接收器(RCVR)913。接收器913可以调节(condition)和数字化接收到的信号并且向数字部件920提供采样以用于附加处理。在发送路径上，发送器(TMTR)915可以接收从数字部件920发送的数据并且处理和调节该数据，以及生成调制信号，并且该调制信号可以通过天线911发送到一个或多个基站。

数字部件920可以通过一个或多个数字信号处理器DSP、微处理器、精简指令集计算机(RISC)等等实现。此外，数字部件920可以制造在一个或多个专用集成电路(ASIC)或其他类型的集成电路(IC)上。

数字部件920可以包括各种处理和接口单元，包括，例如，调制解调器处理器934、视频处理器922、应用处理器924、显示处理器928、多核处理器926、中央处理单元930以及外部总线接口932。

调制解调器处理器934、视频处理器922、应用处理器924、显示处理器928、多核处理器926、中央处理单元930以及外部总线接口932可以通过如图12中示出的总线彼此连接。

视频处理器922可以执行图形应用的处理。通常，视频处理器922可以包括任意数目的处理单元或模块，以用于图形操作的任意集合。

视频处理器922的特定部分可以通过固件和/或软件实现。例如，可以通过执行上述功能的固件和/或软件模块(例如，过程、功能等等)实现控制单元。固件和/或软件代码可以存储在存储器中并且可以通过处理器(例如，多核处理器926)运行。存储器可以实现在处理器内部或处理器外部。

视频处理器922可以实现诸如开放图形库(OpenGL)、Direct3D等等的软件接口。

中央处理单元930可以与视频处理器922一起执行一系列图形处理操作。

在本发明构思的一些实施例中，根据本发明构思的实施例的半导体器件1到3的改变映射42可以在视频处理器922和中央处理单元930中的至少一个生成。

多核处理器926包括至少两个核以取决于将由多核处理器926处理的工作负载向所述至少两个核分配工作负载，以用于同时处理相应工作负载。

显示处理器928可以执行有关输出到显示器910的图像的多种处理。

应用处理器924和显示处理器928中的至少一个可以采用如上所述的根据本发明构思的实施例的半导体器件1到3的配置。

调制解调器处理器934可以执行与数字部件920中的通信相关联的多种处理。

外部总线接口932可以连接到外部储存器940。

图13是示出根据本发明构思实施例的、可以合并半导体器件的电子系统的框图。

参照图13，电子系统1000可以包括存储器系统1002、处理器1004、RAM 1006、用户接口1008和DDI 1009。

存储器系统1002、处理器1004、RAM 1006、用户接口1008以及DDI 1009可以通过使用总线1010彼此执行数据通信。

处理器1004可以用来运行程序并且控制电子系统1000，并且可以包括至少一个微处理器、数字信号处理器、微控制器和至少一个可以执行类似功能的逻辑元件。

RAM 1006可以被用作处理器1004的操作存储器。例如，RAM 1006可以通过诸如DRAM的易失性存储器来配置。同时，处理器1004和RAM 1006可以通过一个半导体元件来实现或者封装到半导体封装中。

用户接口1008可以用于向电子系统1000输入数据或者从电子系统1000输出数据。用户接口1008的示例可以包括键区、键盘、图像传感器以及显示器件。

存储器系统1002可以存储用于操作处理器1004的代码以及由处理器1004处理的数据或者从外部输入的数据。存储器系统1002可以包括用于进行驱动的分离的控制器，并且可以被配置为额外包括误差校正块。误差校正块可以被配置为通过使用误差校正码ECC检测和校正存储在存储器系统1002中的数据的误差。

同时，在诸如移动装置或台式计算机之类的信息处理系统中，快闪存储器可以安装在存储器系统1002上。快闪存储器可以通过半导体磁盘设备(固态驱动器(SSD))配置。在这种情况下，电子系统1000可以在快闪存储器内稳定地存储大容量数据。

存储器系统1002可以被合并在一个半导体器件中。例如，存储器系统1002合并在一个半导体器件上以配置存储卡。例如，存储器系统1002被合并在一个半导体器件上以配置存储卡，诸如PC卡(个人计算机存储器卡国际联合会(PCMCIA)卡、紧凑式闪存(CF)、智能介质卡(SM和SMC)、记忆棒、多媒体卡(MMC、RS-MMC和MMCmicro)、SD卡(SD、miniSD、microSD和SDHC)、通用闪存存储器(UFS)等等。

在本发明构思的一些实施例中，DDI 1009可以采用如上所述的根据本发明构思的实施例的半导体器件1到3的DDI 20。

图13中示出的电子系统1000可以应用于各种电子装置的电子控制器件。图14是示出图13的电子系统应用于智能电话的图。

当如上所述图13的电子系统1000应用于智能电话1001时，图13的电子系统1000的一些组件可以实现为应用处理器。

同时，图13的电子系统1000可以甚至采用在多种其他电子装置中。图15是示出图13的电子系统应用于平板PC 1100的图。图16是示出图13的电子系统1000应用于笔记本计算机1200的图。

此外，图13的电子系统1000可以提供为电子装置的各种组件中的一个，所述电子装置诸如个人计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、上网平板PC、无线电话、移动电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航设备、黑匣子、数字相机、3维电视、数字音频记录设备、数字音频播放器、数字图像记录设备、数字图像播放器、数字视频记录设备、数字视频播放器、能够在无线环境下发送和接收信息的设备、构成家庭网络的各种电子装置中的一个、构成计算机网络的各种电子装置中的一个、构成信息技术网络的各种电子装置中的一个、RFID设备、或构成计算系统的各种组件中的一个，等等。

以上是对本发明构思的举例说明，不应解释为对本发明构思的限制。尽管已经描述了本发明构思的若干实施例，但本领域技术人员将很容易理解到，可以在实施例中做出许多修改，而不会实质性地偏离本发明构思的新颖性教导和优点。因此，意图将所有这样的修改都包括在权利要求所限定的本发明构思的范围之内。因此，将会理解，前述说明是对本发明构思的举例说明，不应被解释为局限于所公开的特定的示例实施例，并且意图将对所公开的示例实施例的修改以及其他实施例都包括在权利要求的范围之内。本发明构思由下列权利要求限定，权利要求的等同也将包括在内。

Claims (19)

1.一种半导体器件，包括：

第一存储器，其存储用于在显示设备上生成第一帧图像和第二帧图像的多个层图像数据部分当中的第一层图像数据部分和第二层图像数据部分，其中第一层图像数据部分包括第一多个单位元素，并且第二层图像数据部分包括第二多个单位元素；

第二存储器，其存储改变映射，其中所述改变映射在第一多个单位元素中识别在第一帧图像和第二帧图像之间需要改变的一个或多个指定的单位元素；

显示控制器，当在显示设备上的第一帧图像改变为第二帧图像的时候，该显示控制器响应于改变映射生成与第一层图像数据部分相关联的位置信息，其中所述位置信息与在第一帧图像和第二帧图像之间需要改变的一个或多个指定的单位元素相关联，并且仅读取第一层图像数据部分中的至少一些部分，其中所述位置信息和第一层图像数据的所述至少一些部分被提供作为部分图像数据；

接口，其接收所述部分图像数据，并且在第二帧图像的生成期间生成用于更新第一层图像数据部分的第一多个单位元素当中的一个或多个指定的单位元素的命令。

2.如权利要求1所述的半导体器件，其中第一层图像数据部分是用于显示第一帧图像的第一区域的数据，

第二层图像数据部分是用于显示第一帧图像的第二区域的数据，以及

从第一帧图像到第二帧图像，第二层图像部分未改变。

3.如权利要求1所述的半导体器件，其中所述显示控制器和接口被布置在应用处理器中，并且所述第一存储器布置在应用处理器外部。

4.如权利要求1所述的半导体器件，其中包括改变的至少一个单位元素的层图像数据部分是由显示控制器指定的。

5.如权利要求1所述的半导体器件，其中第一多个单位元素和第二多个单位元素中的每一个是片。

6.如权利要求1所述的半导体器件，其中所述第二帧图像在第一帧图像之后输出到显示设备。

7.如权利要求1所述的半导体器件，其中所述显示控制器通过使用循环冗余校验操作比较分别与第一帧图像和第二帧图像相关联的多个层图像数据部分中的每一个来生成改变映射。

8.如权利要求1所述的半导体器件，其中所述第二存储器、显示控制器和接口布置在应用处理器AP中。

9.如权利要求1所述的半导体器件，其中，所述显示控制器包括：

改变映射解码器，其解码改变映射以生成解码结果；以及

改变映射控制器，其基于解码结果解码位置信息以向接口提供位置信息。

10.如权利要求9所述的半导体器件，其中所述显示控制器包括：等于所述多个层图像数据部分的数目的多个直接存储器存取(DMA)端口，其分别从第一存储器向显示控制器提供所述多个层图像数据部分。

11.如权利要求10所述的半导体器件，其中所述显示控制器额外包括另一DMA端口，其从显示控制器向第二存储器提供改变映射。

12.一种半导体器件，包括：

第一存储器，其存储分别与第一帧图像和第二帧图像的区域相对应的多个层图像数据部分，其中所述层图像数据部分包括多个单位元素；

比较单元，其比较用于第一帧图像和第二帧图像的层图像数据部分并且生成要存储在第二存储器中的改变映射，其中所述改变映射在所述多个单位元素中识别在第一帧图像和第二帧图像之间需要改变的一个或多个指定的单位元素；以及

显示控制器，其解码改变映射以根据预定条件来指定层图像数据部分中的至少一个，并且生成与所述至少一个指定层图像数据部分中在第一帧图像和第二帧图像之间需要改变的一个或多个指定的单位元素相关联的位置信息。

13.如权利要求12所述的半导体器件，其中，所述显示控制器包括：

等于所述多个层图像数据部分的数目的多个直接存储器存取(DMA)端口，其分别从第一存储器向显示控制器提供所述多个层图像数据部分。

14.如权利要求13所述的半导体器件，其中所述显示控制器额外包括另一DMA端口，其从显示控制器向第二存储器提供改变映射。

15.一种半导体器件，包括：

帧缓冲器，其缓冲将提供给显示面板的图像数据；

帧缓冲器更新器，当将被提供给显示面板的图像输出从第一帧图像改变为第二帧图像时，该帧缓冲器更新器接收与第二帧图像的多个单位元素当中的需要改变的单位元素相关联的图像数据，并且根据接收到的图像数据更新存储在帧缓冲器中的图像数据；以及

驱动器，被配置为基于存储在帧缓冲器中的更新的图像数据向显示面板输出图像信号。

16.如权利要求15所述的半导体器件，其中所述图像数据包括用于生成第一帧图像的一些部分的第一层图像数据以及用于生成第一帧图像的其它一些部分的第二层图像数据。

17.如权利要求15所述的半导体器件，还包括:

定时控制器，其控制由驱动器向显示面板输出图像信号。

18.如权利要求17所述的半导体器件，其中所述图像信号包括栅极控制信号和源极控制信号中的至少一个。

19.如权利要求15所述的半导体器件，其中所述单位元素是片。