CN105378751B - 篡改响应传感器 - Google Patents

篡改响应传感器 Download PDF

Info

Publication number
CN105378751B
CN105378751B CN201480039642.0A CN201480039642A CN105378751B CN 105378751 B CN105378751 B CN 105378751B CN 201480039642 A CN201480039642 A CN 201480039642A CN 105378751 B CN105378751 B CN 105378751B
Authority
CN
China
Prior art keywords
tamper
line
network
traces
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480039642.0A
Other languages
English (en)
Other versions
CN105378751A (zh
Inventor
埃尔林·韦赛尔赫夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cryptera AS
Original Assignee
Cryptera AS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cryptera AS filed Critical Cryptera AS
Publication of CN105378751A publication Critical patent/CN105378751A/zh
Application granted granted Critical
Publication of CN105378751B publication Critical patent/CN105378751B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F19/00—Complete banking systems; Coded card-freed arrangements adapted for dispensing or receiving monies or the like and posting such transactions to existing accounts, e.g. automatic teller machines
    • G07F19/20—Automatic teller machines [ATMs]
    • G07F19/207—Surveillance aspects at ATMs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H04L9/0897—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage involving additional devices, e.g. trusted platform module [TPM], smartcard or USB
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/127—Trusted platform modules [TPM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Finance (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)
  • Alarm Systems (AREA)
  • Push-Button Switches (AREA)

Abstract

提供一种篡改响应传感器，所述篡改响应传感器包括包含一个或多个导电迹线的网络的载体印刷电路板(载体PCB)。该传感器也包含在载体PCB的顶部布置的压敏开关触点或力敏开关触点，该触点具有第一电触点连接和第二电触点连接。此外，该传感器具有在载体PCB处布置的篡改检测电路，该电路经由两个电源线供电，并且该电路连接到一个或多个导电信号线。电源线中的一个或信号线中的一个经由包含开关触点的第一篡改线电连接到篡改检测电路，并且电源线中的一个或信号线中的一个经由包含载体PCB网络的导电迹线的第二篡改线电连接到篡改检测电路，从而使篡改检测电路能够检测通过第一篡改线的信号路径的中断和/或通过第二篡改线的信号路径的中断。

Description

篡改响应传感器
技术领域
本发明涉及一种篡改响应传感器，其可以用于保护主要元件免受拆卸或移除，诸如例如从ATM移除读卡器。
背景技术
本发明的目的在于，在多个应用中，例如在服务点(POS)终端内部、加密PIN板(EPP)或读卡器从ATM终端移除的检测中，确保高保护级别。
根据本发明的篡改响应传感器向提供例如可以在POS终端或ATM终端中使用的安全PCB(印刷电路板)的问题提供了廉价的解决方案。
发明内容
本发明的篡改响应传感器可以用于安装在第三方PCB(其可能是不安全的第三方PCB)上并且从而提供与安全PCB类似的保护级别。
代替具有覆盖整个POS终端的一个大的安全PCB，本发明的传感器可以用于较小的PCB或PCB的较小区域，从而获得小的安全PCB或PCB区域。若干这样的小的安全PCB或PCB区域可以在分布式解决方案中使用并且替代单个大的安全PCB。
这可以将安全PCB解决方案的成本保持到最小并且仍然确保高等级的保护。本发明的封闭的使用可以能够检测POS终端的拆卸，并且还可以使得潜在攻击者非常难以进行对由本发明的传感器覆盖的PCB部件的访问。
根据本发明的第一方面，提供一种篡改响应传感器，包括：
-载体印刷电路板(载体PCB)，所述载体印刷电路板包含一个或多个导电迹线的网络，
-压敏开关触点或力敏开关触点，所述压敏开关触点或力敏开关触点布置在所述载体PCB的顶部并且具有第一电触点连接和第二电触点连接，
-篡改检测电路，所述篡改检测电路布置在所述载体PCB处，并且经由两个电源线供电，并且连接到一个或多个导电信号线，
其中，所述电源线中的一个或所述信号线中的一个经由包含所述开关触点的第一篡改线电连接到所述篡改检测电路，并且其中所述电源线中的一个或所述信号线中的一个经由包含所述载体PCB网络的导电迹线的第二篡改线电连接到所述篡改检测电路，从而使所述篡改检测电路能够检测通过所述第一篡改线的信号路径的中断和/或通过所述第二篡改线的信号路径的中断。
根据本发明的实施例，所述第一篡改线和所述第二篡改线串联连接，所述串联连接包含所述开关触点和所述载体PCB网络的导电迹线，借此所述电源线中的一个或所述信号线中的一个通过所述串联连接电连接到所述篡改检测电路。
所述第一篡改线和第二篡改线是单独的信号线也在本发明的一个或多个实施例内。
根据本发明的一个或多个实施例，所述第二篡改线还可以包含串联连接到所述开关触点的所述载体PCB网络的导电迹线。
对于本发明的传感器，应该理解，当切断或短路为所述篡改线的一部分的迹线或网络迹线时，中断或断开通过篡改线的所述电信号路径，并且当所述开关触点处于断开位置时，中断或断开通过所述第二篡改线的所述电信号路径。
优选地，载体PCB布置在间隔板的顶部上。也优选地，篡改检测电路布置在载体PCB的底部。间隔板可以完全围绕或包围所述篡改检测电路，并且所述间隔板的壁高可以大于所述篡改检测电路的高度。载体PCB和间隔板可以是单独的板，但是在本发明的一个或多个实施例中，载体PCB和间隔板被制作成单板。所述间隔板可以包括一个或多个导电迹线的网络，并且所述第一篡改线和/或所述第二篡改线还可以包含与所述第一篡改线和/或所述第二篡改线的开关触点和/或一个或者多个网络迹线串联连接的所述间隔板网络的导电迹线。
本发明也覆盖实施例，其中篡改响应传感器还包括在所述间隔板的底部布置的底板，其中所述底板可以包括一个或多个导电迹线的网络，并且其中，所述第一篡改线和/或所述第二篡改线还可以包含与所述第一篡改线和/或所述第二篡改线的开关触点和/或一个或者多个网络迹线串联连接的所述底板网络的导电迹线。这里，一个或多个底板网络迹线可以连接到在所述底板的顶部处设置的一个或多个对应的电触点连接。在本发明的一个或多个实施例中，一个或多个底板网络迹线可以连接到在所述间隔板的侧面或底部处设置的一个或多个对应的电触点连接，并且一个或多个底板网络迹线可以经由底板和间隔板的对应的电触点连接连接到一个或多个间隔板网络迹线。
作为底板的替换物，本发明覆盖实施例，其中篡改响应传感器还包括在间隔板的底部处布置的底部膜。底部膜可以包括一个或多个导电迹线的底部网络，并且所述第一篡改线和/或所述第二篡改线还可以包含与所述第一篡改线和/或所述第二篡改线的开关触点和/或一个或者多个网络迹线串联连接的所述底部膜网络的导电迹线。
本发明也覆盖实施例，其中篡改响应传感器还包括载体PCB的顶部上的柔性膜，其中压敏开关触点或力敏开关触点插入在载体PCB和柔性顶部膜之间。顶部膜可以包括一个或多个导电迹线的底部网络，并且所述第一篡改线和/或所述第二篡改线还可以包含与所述第一篡改线和/或所述第二篡改线的开关触点和/或一个或者多个网络迹线串联连接的所述顶部膜网络的导电迹线。
因而，多个或每一个网络可以包含两个单独的导电迹线，其中所述导电迹线中的第一个是第一篡改线的一部分并且所述导电迹线中的第二个是第二篡改线的一部分。
根据本发明的实施例，然后，所述两个电源线中的第一个可以经由所述第一篡改线电连接到所述篡改检测电路，并且所述电源线中的第二个可以经由所述第二篡改线电连接到所述篡改检测电路。
本发明覆盖实施例，其中，所述篡改检测电路具有由包含所述第一篡改线的导电信号线电连接在一起的第一信号输出和第一信号输入。同样在本发明的实施例中，所述篡改检测电路具有由包含所述第二篡改线的导电信号线电连接在一起的第二信号输出和第二信号输入。
优选地，所述篡改检测电路具有数据通信信号输入/输出，用于从外部数据通信系统接收数据和/或将数据转发到外部数据通信系统，其中所述数据通信信号输入/输出连接到所述导电信号线之一。这里，连接到数据通信信号输入/输出的导电信号线可以包含第一篡改线或第二篡改线。
在本发明的一个或多个实施例中，所述篡改检测电路包括用于存储加密密钥的存储器，并且所述篡改检测电路适合于通过使用所存储的加密密钥来加密数据，并且还适合于输出所加密的数据。在本发明的实施例中，在检测到所述篡改线中的任一个的破坏或中断之后，所述篡改检测电路适合于擦除在所述存储器中存储的加密密钥。
根据本发明，也提供了一种包括根据本发明的第一方面的篡改响应传感器的系统，该篡改响应传感器带有具有用于存储加密密钥的存储器的篡改检测电路，并且该系统还包括安全处理器，所述安全处理器在所述篡改响应传感器的外部并且连接到所述篡改检测电路，用于将数据转发到所述篡改检测电路和从所述篡改检测电路接收数据。所述安全处理器可以适合于根据从所述篡改检测电路接收到的加密数据来确定是否已经篡改或中断篡改线。安全处理器可以也适合于将加密密钥转发至篡改检测电路，用于存储在篡改检测电路的存储器中。
根据本发明的系统的一个实施例，然后所述安全处理器和所述篡改检测电路适合于执行“单向加密过程”，从而确定是否已经篡改或中断开关篡改线。这里，所述安全处理器和所述篡改检测电路可以存储对应的加密密钥，并且其中，所述安全处理器可以适合于将消息转发到所述篡改检测电路并且适合于通过使用所存储的密钥来加密所述消息，并且所述篡改检测电路可以适合于通过使用所存储的密钥来加密所接收到的消息并且适合于将加密的结果转发到所述安全处理器，所述安全处理器可以适于将所接收的加密结果与它自己的加密结果进行比较，从而确定是否已经篡改或中断篡改线。
根据本发明的系统的另一个实施例，所述安全处理器和所述篡改检测电路适合于执行“双向加密过程”，从而确定是否已经篡改或中断篡改线。这里，安全处理器和篡改检测电路可以存储对应的密钥以用于加密和解密的。
根据本发明的第二方面，提供一种篡改响应传感器，包括：
-载体印刷电路板(载体PCB)，
-在所述载体PCB的顶部上的柔性膜，
-压敏开关触点或力敏开关触点，所述压敏开关触点或力敏开关触点插入在所述载体PCB和所述柔性顶部膜之间，
-在所述顶部膜处布置的一个或多个导电迹线的网络，以及
-篡改检测电路，所述篡改检测电路布置在所述载体PCB处，并且经由两个电源迹线供电，并且连接到一个或多个导电信号线，
其中，所述电源迹线中的至少一个或一个所述导电信号线连接到所述顶部膜网络的导电迹线。
本发明的第二方面覆盖实施例，其中，所述压敏开关触点或力敏开关触点连接到所述篡改检测电路以及所述电源迹线中的一个，以便当处于所述断开位置时断开到所述篡改检测电路的电源递送。该开关触点可以经由载体PCB的导电迹线连接到电源迹线和篡改检测电路。
本发明的第二方面也覆盖另一实施例，其中，所述压敏开关触点或力敏开关触点连接到所述篡改检测电路以及所述导电信号线中的一个，使得当开关触点处于所述断开位置时中断或断开经由所述导电信号线到篡改检测电路的信号发送/来自所述篡改检测电路的信号发送。该开关触点可以经由载体PCB的导电迹线连接到导电信号线和篡改检测电路。
对于本发明的第二方面，顶部膜的网络可以插入在顶部膜的外表面和开关触点之间，
对于本发明的第二方面，优选地开关触点是正常断开开关触点，但是本发明也覆盖其中开关触点是正常闭合触点的实施例。也优选地，开关触点可以经由载体PCB的导电迹线连接到电源迹线和篡改检测电路。也优选地，布置柔性顶部膜和开关触点，使得仅当柔性顶部膜向下按压抵靠开关触点时闭合开关触点。为了闭合开关触点，预定最小的重力可以务必被传递到柔性顶部膜。这里，最小0.588N(对应于60g)，诸如0.686N(对应于70g)、诸如0.784N(对应于80g)、诸如0.833N(对应于85g)、诸如0.98N(对应于100g)、诸如1.96N(对应于200g)、诸如2.94N(对应于300g)的重力可以务必传递到柔性顶部膜，以便闭合开关触点。
根据本发明的第二方面的一个或多个实施例，一个或两个所述电源迹线是所述顶部膜网络的导电迹线的一部分。所述导电信号线是所述顶部膜网络的导电迹线的一部分也在本发明的实施例内。
在本发明的第二方面的实施例中，篡改响应传感器还包括间隔板，其中载体PCB布置在间隔板的顶部上，并且其中间隔板包括一个或多个导电迹线的网络。这里，用于向篡改检测电路供电的两个电源迹线中的至少一个可以是间隔板网络的导电迹线的一部分。优选地，用于向篡改检测电路供电的两个电源迹线是间隔板网络的导电迹线的一部分。也在本发明的实施例中，连接到篡改检测电路的所述导电信号线是所述顶部膜网络的导电迹线的一部分。间隔板网络的导电电源迹线可以经由载体PCB的对应的迹线连接到顶部膜网络的对应的一个或者多个电源迹线。
本发明的第二方面也覆盖实施例，其中载体PCB包括一个或多个导电迹线的网络。这里，用于向篡改检测电路供电的两个电源迹线中的至少一个可以是载体PCB网络的导电迹线的一部分。优选地，用于向篡改检测电路供电的两个电源迹线是载体PCB网络的导电迹线的一部分。也在本发明的实施例中，连接到篡改检测电路的所述导电信号线是所述载体PCB网络的导电迹线的一部分。
根据本发明的第二方面的实施例，篡改响应传感器还包括布置在间隔板的底部处的底部膜，其中底部膜包括一个或多个导电迹线的底部网络。这里，用于向篡改检测电路供电的两个电源迹线中的至少一个可以是底部膜网络的导电迹线的一部分。优选地，用于向篡改检测电路供电的两个电源迹线是底部膜网络的导电迹线的一部分。也在本发明的实施例中，连接到篡改检测电路的所述导电信号线是所述底部膜网络的导电迹线的一部分。在本发明的实施例中，用于两个电源迹线的输入连接被设置在底部膜处，并且也在本发明的实施例中，用于导电信号线的输入连接被设置在底部膜处。本发明也覆盖实施例，其中间隔板包括用于两个电源迹线的输入连接。
对于本发明的第二方面，优选地篡改检测电路具有用于接收和转发数据的一个或多个数据通信信号输入/输出。这里，导电信号线中的一个可以是所述一个或多个数据通信信号输入/输出的一部分。间隔板可以包括用于篡改检测电路的一个或多个数据通信信号输入/输出的一个或者多个输入连接和一个或者多个导电迹线，但是也在本发明的实施例中，底部膜包括用于篡改检测电路的一个或多个数据通信信号输入/输出的一个或者多个输入连接和一个或者多个导电迹线。
根据本发明的实施例，所述篡改检测电路可以布置在所述载体PCB的底部。优选地，所述间隔板完全围绕或包围所述篡改检测电路，并且还优选地，所述间隔板的壁高大于所述篡改检测电路的高度。
在本发明的第二方面的一个或多个实施例中，篡改检测电路包括用于存储加密密钥的存储器。优选地，在电力递送失败之后，篡改检测电路适合于擦除在存储器中存储的加密密钥。篡改检测电路可以适合于通过使用存储的加密密钥对接收到的数据进行加密，并且还适合于输出加密的数据。本发明也覆盖了包括具有诸如存储加密密钥的篡改检测电路的篡改响应传感器的系统，并且还包括安全处理器，所述安全处理器连接到所述篡改检测电路，用于将数据转发到所述篡改检测电路和从所述篡改检测电路接收以加密格式转发的数据。这里，安全处理器可以适合于将加密密钥转发至篡改检测电路，用于存储在篡改检测电路的存储器中。
附图说明
图1a和图1b分别是根据本发明的第一类实施例的示例的篡改响应传感器的正视图和截面图，
图1c是根据本发明的第二类实施例的示例的篡改响应传感器的截面图，
图2a和图2b分别是根据本发明的第三类实施例的示例的篡改响应传感器的正视图和截面图，
图3a示出当用于提供第三方PCB的保护时根据图1a和图1b的篡改响应传感器的布置的示例，
图3b示出根据图1c的篡改响应传感器的布置的示例，
图3c示出根据图2a和图2b的篡改响应传感器的布置的示例，
图4a是根据图1a和图2b的篡改响应传感器的示意性俯视图，
图4b和图4c是本发明的第三类实施例的篡改响应传感器的两个实例的示意性俯视图，
图5a-图5c是示出根据本发明的第三类实施例的篡改响应传感器的三个示例内的电子部件和导电迹线的布置的示意图，
图6a-图6e示出图5a中所示的电子电路的不同操作状态，
图6f-图6j示出为图5a的传感器的第一替换物的传感器的电子电路的不同操作状态，
图6k-图6o示出为图5a的传感器的第二替换物的传感器的电子电路的不同操作状态，
图7a-图7d是示出根据本发明的第三类实施例的篡改响应传感器的四个示例内的电子部件和导电迹线的布置的示意图，
图8a-图8e示出图7a中所示的电子电路的不同操作状态，
图8f-图8j示出图7c中所示的电子电路的不同操作状态，
图8k-图8o示出图7d中所示的电子电路的不同操作状态，
图9a-图9d是示出根据本发明的第一类实施例的篡改响应传感器的四个示例内的电子部件和导电迹线的布置的示意图，
图10a-图10e示出图9a中所示的电子电路的不同操作状态，
图11a-图11d是示出根据本发明的第二类实施例的篡改响应传感器的四个示例内的电子部件和导电迹线的布置的示意图，
图12a-图12e示出图11a中所示的电子电路的不同操作状态，
图12f-图12j示出图11c中所示的电子电路的不同操作状态，
图12k-图12o示出图11d中所示的电子电路的不同操作状态，
图13a和图13b分别是图1b和图1c的篡改响应传感器内的导电网络迹线的布置的示意性说明，
图14是示出根据本发明的实施例的包括安全CPU和多个篡改响应传感器的安全系统的示意性框图，
图15是示出根据本发明的实施例的安全CPU和篡改响应传感器之间的数据通信的第一示例的流程图，以及
图16是示出根据本发明的实施例的安全CPU和篡改响应传感器之间的数据通信的第二示例的流程图。
具体实施方式
本发明提供了篡改响应传感器。图1a和图1b分别示出根据本发明的第一类实施例的这种篡改响应传感器的示例的正视图和截面图。
本发明的传感器已经被设计以便创建远程安全区域，该安全区域可以保护安全主要元件免于拆卸或移除。示例可以保护产品免于拆卸，诸如保护读卡器免于从ATM终端移除，或通常检测两个部分是否彼此分离。本发明的一个或者多个篡改响应传感器的设计可以进一步确保一个或者多个传感器不能在不产生响应的情况下被篡改。
根据本发明的实施例，传感器包含用于与传感器外部的电路通信的通信电路，并且为了保护通信电缆免受攻击，可以使用加密的数据通信。
图1a和图1b的篡改响应传感器或开关100包括载体印刷电路板、载体PCB或篡改PCB 101、在载体PCB顶部上的柔性膜或篡改薄片102、在载体PCB 101和柔性膜102之间插入的压敏开关触点或力敏开关触点103。篡改检测电路104被布置在载体PCB 101上。对于图1a和图1b的实施例，传感器或开关100进一步包括间隔板(spacer board)或篡改间隔105，其中载体PCB 101被布置在间隔板105的顶部上并且篡改检测电路104被布置在载体PCB上。
一个或两个导电迹线901a至901d(参见图9a至图9d)的网络被布置在膜或薄片102处并且可以被插入在膜的外表面和开关触点103之间。篡改检测电路104经由两个电源迹线供电，并且根据本发明的实施例，所述电源迹线中的一个或两个是膜网络901a、901b(参见图9a和9b)的导电迹线的一部分。压敏开关触点或力敏开关触点103可以连接到所述电源迹线中的一个以及篡改检测电路104，以便当处于如图9a所示的(迹线901a)断开位置时中断到篡改检测电路104的电源输送。
开关触点103a可以经由载体PCB 101a的导电迹线902a连接到电源迹线和篡改检测电路。间隔板也可以包括一个或两个导电迹线903a-903d的网络，参见图9a-图9d，并且用于向篡改检测电路104供电的两个电源迹线中的一个或两个可以是间隔板网络903a、903b的导电迹线的一部分，参见图9a和图9b。从图9a和图9d看出，间隔板网络的导电电源迹线903a、903b可以经由载体PCB 101a、101b的对应的载体网络迹线904a、904b连接到膜网络901a、901b的对应的电源迹线。
本发明也覆盖实施例，其中，篡改检测电路104连接到导电信号线，该导电信号线可以是顶部膜网络901的导电迹线的一部分。代替被连接在电源迹线中的一个和篡改检测电路104之间，压敏开关触点或力敏开关触点103可以连接到导电信号线和篡改检测电路104，使得当开关触点103处于断开位置时中断或断开经由导电信号线到篡改检测电路104的信号发送。开关触点103可以经由载体PCB 104的导电迹线或网络迹线连接到导电信号线和篡改检测电路104。
对于具有间隔板105的本发明的实施例，间隔板105可以包括用于两个电源迹线、电源和GND905、906的输入连接。篡改检测电路104具有用于接收和转发数据的数据通信信号线输入/输出907，借此如果连接到篡改检测电路104的电源、GND或数据信号中的任何一个被篡改，则可以获得响应。此外这里，间隔板105可以包括用于该数据通信信号线907的输入/输出连接。对于具有在篡改检测电路104和导电信号线之间连接的开关触点103的本发明的实施例，导电信号线可以是用作用于接收和转发数据的数据通信信号线的线。
为了保护篡改检测电路104，该篡改检测电路104可以被布置在载体PCB101的底部处，其中间隔板105完全地包围或围绕篡改检测电路104。间隔板105的壁高应该高于篡改检测电路104的高度。
优选地，开关触点103是机械正常断开开关触点。柔性膜或薄片102和开关触点103被布置为使得仅当柔性膜102被向下按压抵靠开关触点103时闭合开关触点103，参见图1b。为了闭合开关触点103，预定最小的重力务必被传递到柔性膜102。预定最小的重力可以是最小0.588N(对应于60g)，诸如0.686N(对应于70g)、诸如0.784N(对应于80g)、诸如0.833N(对应于85g)、诸如0.98N(对应于100g)、诸如1.96N(对应于200g)、诸如2.94N(对应于300g)中的最小值。优选地85g的最小重量足够闭合开关触点103。
应该理解，根据本发明，通过若干不同的开关结构，可以获得压敏开关触点或力敏开关触点103，例如被按压抵靠载体PCB 101上的金触点的薄膜开关103。然而，通过使用微开关，或通过在柔性膜的底侧处具有碳层或焊盘也可以获得压敏开关功能，该碳层或焊盘可以被按压抵靠在载体PCB 101处的电触点以建立电接触。优选地开关触点是正常的断开开关触点，但是本发明也覆盖其中开关触点是正常闭合触点的实施例。当使用正常闭合开关时，应该构造开关103和膜102之间的互连，以便当没有或仅存在非常小的作用在膜102的顶部上的重力时，将开关103拖入断开位置。
间隔板或篡改间隔PCB 105的使用提供了安全保护，防止侧面钻入包含篡改检测电路和加密装置104的区域。间隔板的PCB 105还允许篡改响应传感器100被安装到另一个第三方PCB 301上，参见图3a。
也可以存在包含一个或多个导电迹线的网络的第二可选安全膜或薄片。该第二安全薄片可以被安装在传感器100的底部处，以防止从后面攻击。一般地，保护由在其上安装传感器100的第三方PCB提供。如果传感器100没有附着到第三方PCB，则第二安全薄片或膜可被安装。这在图1c中示出，图1c是根据本发明的第二类实施例的篡改响应传感器110的示例的截面图。图1c的传感器110具有图1a和1b的传感器100的所有组件，但第二柔性膜或篡改薄片111设置在间隔板或篡改间隔105的底部处。一个或两个导电迹线的网络布置在第二膜或薄片111处。如图11a所示，其中，篡改传感器1100a具有主PCB或带有底板网络1110a的底板1111a，其可以具有与图1c的传感器110的底部膜111相同的网络布置。向篡改检测电路104供电的一个或两个电源迹线可以是第二膜网络的导电迹线的一部分。篡改检测电路104的数据通信信号线或导电信号线也可以是第二膜网络或底板网络1111a的导电迹线的一部分。优选地，第二膜或篡改薄片111进一步包含柔性的所谓的“尾纤”112，其可以包含用于两个电源迹线、电源和GND以及用于数据通信信号线输入/输出的连接。因此，到篡改检测电路104的电源连接和数据通信连接可以通过连接到柔性尾纤112来完成。
图2a和2b分别是根据本发明的第三类实施例的示例的篡改响应传感器200的正视图和截面图。
本发明的第三类实施例的篡改响应传感器或开关200与第一类实施例和第二类实施例的传感器100和110不同因为在传感器200的顶部处没有膜或篡改薄片。图2a和图2b的传感器200包括载体印刷电路板、载体PCB或篡改PCB201、在载体PCB 201顶部处的压敏开关触点或力敏开关触点203。此外这里，篡改检测电路104被布置在载体PCB上。对于图2a和图2b的实施例，传感器或开关200还包括间隔板或篡改间隔205，其中载体PCB 201被布置在间隔板125的顶部上并且篡改检测电路104被布置在载体PCB 201上。优选地，篡改检测电路104被布置在载体PCB 201的底部处，如图2b所示。开关触点203与上面针对开关触点103讨论的触点类型相同。
图3a示出当用于提供第三方PCB 301的保护时图1a和图1b的篡改响应传感器或开关100的布置的示例。传感器或开关100被焊接302在第三方PCB 301上，并且机械结构303设置有处于相对于结构303的位置的第三方的PCB301，以便在传感器100的膜102上保持压力或力304。只要压力304被保持在膜102上，压敏开关103将处于闭合位置并且电力被供给到篡改检测电路104。如果PCB 301从它相对于机械结构303的位置移除，则压力304消失并且开关103转成断开位置并且中断篡改检测电路104的电源，或者可替代地中断或断开经由导电信号线的数据通信。将由篡改检测电路104检测电源的断开，并且随后可以通过比如安全CPU 1401的电路来检测，见图14A，该安全CPU1401经由信号线1405连接到篡改检测电路104。可替代地，在数据通信信号线或导电信号线中的断开也可以通过经由信号线1405连接到篡改检测电路104的比如安全CPU1401的电路检测到，因为将没有从篡改检测电路104接收到的信号响应。
图3b示出当用于保护两个机械结构免受彼此移除时图1c的篡改响应传感器或开关110的布置的示例。传感器或开关110被安装在第一机械结构310(其为ATM终端)和第二机械结构311(其为读卡器)之间。读卡器311被固定到ATM终端310，以便在传感器110的膜102上保持压力。只要在膜102上保持压力304，压敏开关103将处于闭合位置并且电力被供给到电路104。如果读卡器311从ATM终端310移除，则压力304消失并且开关103转成断开位置并且断开到电路104的电源，或者可替代地中断或断开经由导电信号线的数据通信。将通过篡改检测电路104检测电源的断开，并且随后可以通过经由信号线1414和柔性尾纤112的连接器连接到篡改检测电路104的比如安全CPU 1410(参见图14b)的电路检测到。可替代地，在数据通信信号线或导电信号线中的中断也可以通过比如安全CPU1401的电路检测到，因为将没有从篡改检测电路104接收到的信号响应。
图3c示出当用于提供第三方PCB 301的保护时图2a和图2b的篡改响应传感器或开关200的布置的示例。该布置与图3a中的传感器100的布置类似，但是传感器200没有顶部膜。因此，传感器或开关200被焊接302在第三方PCB 301上，并且机械结构303设有处于相对于结构303的位置的第三方PCB301以便直接在传感器200的压敏开关203上保持压力或力304。
篡改响应传感器或开关100、110、200是有源部件，它可以与安全设备(诸如安全CPU1401、1410)进行通信。传感器或开关100和200被设计成通过焊接或可替代地经由柔性电缆安装在第三方PCB上。为了焊接，优选地焊盘106、206被设置在载体PCB 101、201和间隔板105、205的侧面。载体PCB 101、201和间隔板105、205可在内侧被焊接在一起。
图4a是图1a和图1b的篡改响应传感器100的示意性俯视图，示出了电子输入/输出的可能布置。与GND906a对应的两个电接地连接GND 401a、403a被布置成彼此相对，与电源905a对应的VCC电源404a被布置在两个接地GND401a、403a之间，并且与信号线输入/输出907a对应的信号输入/输出402a被布置在VCC电源404a的对面。信号输入/输出402a可以是开漏输出，以及外部上拉电阻器可被提供以将该信号上拉至VCC用于正常通信。该VCC电源404a可以是在2.7V-5.25V范围内的电源。
从图4a中看出，侧镀焊料点包括电源404、905a、GND 401和402、906a和信号402、907a。电源和GND信号可构成围绕加密IC104的安全性，并且在这里信号907a的安全不是至关重要的，这意味着它不需要保护或保护其它信号。该网络信号可以通过具有以特殊的蜿蜒形状图案路由的电源905a和GND布线906a来产生。然而，导电信号线或数据通信线路907a也可以是网络信号的一部分。对于传感器100，该网络可以从间隔板105a上的网络903a开始，其可以保护整个间隔板105a免受通过钻通侧面的攻击。然后，网络信号903a通过焊接内侧镀层耦合到载体PCB 101a。然后将网络信号904a进一步连接到在顶部的膜102a处的膜网络901a。膜或篡改薄片102a优选地覆盖网络迹线901a周围的所有路径。然后信号耦合回到该载体或篡改PCB 101a。从这里GND直接路由到篡改检测电路或加密IC 104a。电源可路由到机械开关、压敏开关103a，和从开关103a路由到加密IC 104a。当开关104a被压下时仅加密IC104a操作，从而确保篡改传感器、开关或传感器100可以检测第三方PCB 301从机械结构303的任何拆卸。
图4b和图4c是本发明的第三类实施例的篡改响应传感器的两个实例的示意性俯视图，其中图4b示出图2a的传感器200。传感器200具有完全类似于图4a的传感器100的电子输入/输出，两个电接地连接GND 401b，403b彼此相对布置，VCC电源404b布置在两个接地GND 401b、403b之间，并且信号输入/输出402b在VCC电源404a对面布置。图4c示出第三类传感器的另一个示例的电子输入/输出的布置，其用来提供第三方PCB的保护，其中，可以表示为主PCB或底板的第三方的PCB包括两个导电迹线的网络，其中，引导至第一主PCB网络的输入/输出是MESH A1，405c和MESH A2，406c，并且引导至第二网络的输入/输出是MESH B1，407c和MESH B2，408c。
通过将导电迹线放置在篡改响应传感器100、110、200的PCB上和PCB中来实现入侵检测。这在图5a-图5c以及图7a-图7d中示出，其是示出包括图2a和2b的传感器200的第三类传感器的实施例中的电子部件和导电迹线的布置的示意图。这进一步在图9a-图9d以及图11a-图11d中示出，其是示出包括图1a和图1b的传感器100和图1c的传感器110的第一类传感器和第二类传感器的实施例中的电子部件和导电迹线的布置的示意图。迹线可以连接到篡改检测电路或加密IC 104，其被放置在传感器100、110、200的安全区域中。
应该理解，对于本发明的传感器，篡改检测电路104可以多个不同的方式或组合连接到开关103、203和一个或多个电源迹线或信号线以便能够检测入侵。在以下讨论的附图中图示这些组合中的一些。图5a-图5c是示出在图2a和图2b中示出的类型的传感器200的示意图，其中该传感器具有载体PCB或导线篡改PCB 201a、201b、201c、压敏开关203a、203b、203c以及间隔板PCB或网络篡改间隔205a、205b、205c。对于图5a-图5c的所有三个传感器，载体PCB的迹线201a、201b、201c形成网络，载体PCB网络504a、504b、504c，并且间隔板的迹线205a、205b、205c形成网络，间隔板网络503a、503b、503c。
对于图5a的传感器200a，信号线507a直接连接到篡改电路104a而不是任何网络迹线的一部分，同时电源和GND信号505a、506a经由包含间隔板网络迹线503a和载体PCB网络迹线504a的篡改线连接到篡改电路104a。连接到电源信号505a的篡改线经由篡改传感器或开关203a连接到电路104。因此，连接到电源信号505a的第一篡改线由开关203a、载体PCB网络504a的第一迹线以及间隔板网络503a的第一迹线的串联连接限定。连接到GND信号506a的第二篡改线由载体PCB网络504a的第二迹线以及间隔板网络503a的第二迹线的串联连接限定。应该理解，也在本发明的实施例中，间隔板205a不包含任何网络迹线。
对于图5b的传感器200b，信号线507b直接连接到篡改电路104b而不是任何网络迹线的一部分，同时电源和GND信号505b、506b经由包含间隔板网络迹线503b和载体PCB网络迹线504b的两个篡改线连接到篡改电路104b。另外的篡改线由开关203b限定，其中开关203b的输入和输出连接到电路104b而没有包含任何网络迹线。因此，第一篡改线由包含开关203b的信号线限定；连接到电源信号505b的第二篡改线由载体PCB网络504b的第一迹线和间隔板网络503b的第一迹线的串联连接限定；并且连接到GND信号506a的第三篡改线由载体PCB网络504b的第二迹线以及间隔板网络503b的第二迹线的串联连接限定。此外在这里，应该理解，在本发明的实施例中，间隔板205b不包含任何网络迹线。
图5a和图5b的传感器200a、200b可以用于为第三方PCB提供保护。然而，当使用这些传感器时，将不存在从第三方PCB引导至篡改电路104的迹线或网络迹线，从而留下通向第三方PCB的篡改空间。图5c示出了与图5a和图5b的传感器相同类型的传感器200c，但是对于传感器200c，篡改线输入/输出被设置在间隔板205c处用于经由第三方PCB或底板的迹线或网络迹线与篡改线迹线相连接。也参见结合图4c讨论的输入/输出布置。对于图5c的传感器200c，电源和GND信号505c、506c以及信号线507c直接连接到篡改电路104c而不是任何网络迹线的一部分。第一篡改线的第一部分由从电路104c的第一输入/输出出发到开关203c通过载体PCB网络504c的第一迹线通过间隔板网络503c的第一迹线以及到表示为MESH 1A的间隔板205c的第一输入/输出的串联连接限定。第一篡改线的第二部分由从表示为MESH2A的间隔板205c的第二输入/输出出发通过间隔板205c的导电迹线通过载体PCB 201c的导电迹线以及到电路104c的第二输入/输出的串联连接限定。第二篡改线的第一部分由从电路104c的第三输入/输出出发通过载体PCB网络504c的第二迹线通过间隔板网络503c的第二迹线以及到表示为MESH 1B的间隔板205c的第三输入/输出的串联连接限定。第二篡改线的第二部分由从表示为MESH 2B的间隔板205c的第四输入/输出出发通过间隔板205c的导电迹线通过载体PCB 201c的导电迹线以及到电路104c的第四输入/输出的串联连接限定。为了使第一篡改线和第二篡改线正常工作，MESH 1A和MESH 2A输入/输出务必经由第三方PCB或底板的迹线或网络迹线连接，并且类似地，MESH 1B和MESH 2B输入/输出务必经由第三方PCB或底板的迹线或网络迹线连接。第一篡改线和第二篡改线的第二部分的导电迹线也可以是网络迹线的一部分。可以以类似弯弯曲曲的图案路由不同的网络迹线。
图6a-图6e示出图5a中示出的电子电路的不同操作状态。图6a示出其中开关103a处于闭合位置并且电源被供应到加密IC 104a的正常工作状态。图6b示出拆卸情形，其中到电路104a的电源由现在处于断开位置的开关103a切断。加密IC 104a可以检测包含网络迹线503a、504a的任一篡改线的中断、第一篡改线和第二篡改线之间的短路或篡改线和任何其它信号之间的短路。图6c示出以下情形，其中由于包含电源信号的第一篡改线中的切断或断开而导致失去到电路104a的电源，并且图6d示出以下情形，其中由于包含GND信号的第二篡改线中的切断或断开而导致失去到电路104a的电源，并且图6e示出以下情形，其中由于第一篡改线和第二篡改线之间的短路而导致失去到电路104a的电源。
图6f-图6j示出当与图5a的传感器进行比较时具有篡改线的可替换布置的传感器的电子电路的不同操作状态。对于图6f-图6j的传感器，第一篡改线通过从篡改电路104a出发通过开关203a通过载体PCB网络504a的第一迹线通过间隔板网络503a的第一迹线以及回到篡改电路104a来限定。第二篡改线通过从篡改电路104a出发通过载体PCB网络504a的第二迹线通过间隔板网络503a的第二迹线以及回到篡改电路104a来限定。图6f示出其中开关103a处于闭合位置的正常工作状态。图6g示出拆卸情形，其中通过第一篡改线来自电路104a的信号线由现在处于断开位置的开关103a切断。图6h示出情形，通过第一篡改线来自电路104a的信号线由于第一篡改线中的切断或断开而切断。图6d示出情形，其中，通过第二篡改线来自电路104a的信号线由于第二篡改线中的切断或断开而切断。图6e示出情形，其中存在由于第一篡改线和第二篡改线之间的短路而导致通过第一篡改线和第二篡改线的信号的中断。
图6k-图6o示出当与图5a的传感器进行比较时具有篡改线的另一可替换布置的传感器的电子电路的不同操作状态。对于图6k-图6o的传感器，第一篡改线通过从篡改电路104出发通过开关203a以及回到篡改电路104a来限定。第二篡改线通过从篡改电路104a出发通过载体PCB网络504a的第一迹线通过间隔板网络503a的第一迹线以及回到篡改电路104a来限定。第三篡改线通过从篡改电路104a出发通过载体PCB网络504a的第二迹线通过间隔板网络503a的第二迹线以及回到篡改电路104a来限定。图6k示出其中开关103a处于断开位置的正常工作状态。图6i示出拆卸情形，其中通过第一篡改线来自电路104a的信号线由现在处于断开位置的开关103a切断。图6m示出情形，其中由于第二篡改线中的切断或断开而导致通过第二篡改线来自电路104a的信号线被切断。图6n示出情形，其中由于第三篡改线中的切断或断开而导致通过第三篡改线来自电路104a的信号线被切断。图6o示出情形，其中存在由于第二篡改线和第三篡改线之间的短路而导致通过第二篡改线和第三篡改线的信号的中断。
图7a-图7d是示出具有带有篡改开关203a、203b、203c、203d和篡改检测电路104a、104b、104c、104d的载体PCB 201a、201b、201c、201d的传感器的示意图，其中载体PCB 201a、201b、201c、201d被布置在间隔板205a、205b、205c、205d上。此外，间隔板205a、205b、205c、205d被固定到底板或可以是第三方PCB 301的主PCB 711a、711b、711c、711d，如图3c所示。载体PCB 201a、201b、201c、201d具有载体PCB网络704a、704b、704c、704d，间隔板205a、205b、205c、205d具有间隔板网络703a、703b、703c、703d，并且底板具有底板网络710a、710b、710c、710d。
对于图7a的传感器，信号线707a直接连接到篡改电路104a而不是任何网络迹线的一部分，同时电源信号705a和GND信号706a经由包含间隔板网络迹线703a、载体PCB网络迹线704a和底板网络迹线710a的篡改线连接到篡改电路104a。连接到电源信号705a的篡改线经由篡改传感器或开关203a连接到电路104a。因此，连接到GND信号706a的第一篡改线由开关203a、载体PCB网络704a的第一迹线、间隔板网络703a的第一迹线以及底板网络710a的第一迹线的串联连接来限定。连接到电源信号705a的第二篡改线由载体PCB网络704a的第二迹线、间隔板网络703a的第二迹线以及底板网络710a的第二迹线的串联连接来限定。
对于图7b的传感器，信号线707b直接连接到篡改电路104b而不是任何网络迹线的一部分，同时电源信号705b和GND信号706b经由两个篡改线连接到篡改电路104b。另外的篡改线由开关203b来限定，其中开关203b的输入和输出连接到不包含任何网络迹线的电路104b。因此，第一篡改线由包含开关203b的信号线来限定；连接到电源信号705b的第二篡改线由载体PCB网络704b的第一迹线、间隔板网络703b的第一迹线以及底板网络710b的第一迹线的串联连接来限定；并且连接到GND信号706a的第三篡改线由载体PCB网络704b的第二迹线、间隔板网络703b的第二迹线以及底板网络710c的第二迹线的串联连接来限定。
对于图7c和图7d，电源信号705c、705d和GND信号706c、706d以及信号线707c、707d直接连接到篡改电路104c、104d而不是任何网络迹线的一部分。对于图7c的传感器，第一篡改线由从电路104c的第一输入/输出出发到开关203c通过载体PCB网络704c的第一迹线通过间隔板网络703c的第一迹线通过底板网络710c的第一迹线通过间隔板和载体PCB的迹线以及回到电路104c的第二输入/输出的串联连接来限定。第二篡改线由从电路104c的第三输入/输出出发通过载体PCB网络704c的第二迹线通过间隔板网络703c的第二迹线通过底板网络710c的第二迹线通过间隔板和载体PCB的迹线回到电路104c的第四输入/输出的串联连接来限定。对于图7d的传感器，第一篡改线由从电路104d的第一输入/输出出发到开关203d以及回到电路104d的第二输入/输出的串联连接来限定。第二篡改线由从电路104d的第三输入/输出出发通过载体PCB网络704d的第一迹线通过间隔板网络703d的第一迹线通过底板网络710d的第一迹线通过间隔板和载体PCB的迹线以及回到电路104d的第四输入/输出的串联连接来限定。第三篡改线由从电路104d的第五输入/输出出发通过载体PCB网络704d的第二迹线通过间隔板网络703d的第二迹线通过底板网络710d的第二迹线通过间隔板和载体PCB的迹线以及回到电路104d的第六输入/输出的串联连接来限定。
图8a-图8e示出图7a中所示的电子电路的不同操作状态。图8a示出其中开关103a处于闭合位置并且电源被供应到加密IC104a的正常工作状态。图8b示出其中到电路104a的电源由现在处于断开位置的开关103a切断的拆卸情形。图8c示出其中由于包含电源信号的第一篡改线中的切断或断开而导致失去到电路104a的电源的情形。图8d示出其中由于包含GND信号的第二篡改线中的切断或断开而导致失去到电路104a的电源的情形，并且图8e示出其中由于第一篡改线和第二篡改线之间的短路而导致失去到电路104a的电源的情形。
图8f-图8j示出图7c中所示的电子电路的不同操作状态。图8f示出其中开关103c处于闭合位置的正常工作状态。图8g示出其中通过第一篡改线来自电路104c的信号线由现在处于断开位置的开关103c切断的拆卸情形。图8h示出其中由于第一篡改线中的切断或断开而导致通过第一篡改线来自电路104c的信号线被切断的情形。图8i示出其中由于第二篡改线中的切断或断开而导致通过第二篡改线来自电路104c的信号线被切断的情形。图8j示出其中存在由于第一和第二篡改线之间的短路而导致通过第一篡改线和第二篡改线的信号的中断的情形。
图8k-图8o示出图7d中所示的电子电路的不同操作状态。图8k示出其中开关103d处于导通位置的正常工作状态。图8l示出其中通过第一篡改线来自电路104d的信号线由现在处于断开位置的开关103d切断的拆卸情形。图8m示出其中由于第二篡改线中的切断或断开而导致通过第二篡改线来自电路104d的信号线被切断的情形。图8n示出其中由于第三篡改线中的切断或断开而导致通过第三篡改线来自电路104d的信号线被切断的情形。图8o示出其中存在由于第二和第三篡改线之间的短路而导致通过第二和第三篡改线的信号的中断的情形。
图9a-图9d是示出根据包括图1a和图1b的传感器100的本发明的第一类实施例的篡改响应传感器的四个示例内的电子部件和导电迹线的布置的示意图，图9a-图9d的传感器每一个均具有在载体PCB或导线篡改PCB 101a、101b、101c、101d顶部上的篡改膜或薄片102a、102b、102c、102d，其中篡改薄片102a、102b、102c、102d包含顶部膜网络901a、901b、901c、901d。
对于图9a和9b的传感器，信号线907a、907b直接连接到篡改电路104a、104b而不是任何网络迹线的一部分，同时电源信号905a、905b和GND信号906a、906b经由篡改线连接到篡改电路104a、104b。对于图9a的传感器，连接到电源信号905a的第一篡改线由开关103a、顶部膜网络901a的第一迹线、载体PCB网络904a的第一迹线以及间隔板网络903a的第一迹线的串联连接来限定。连接到GND信号906a的第二篡改线由顶部膜网络901a的第二迹线、载体PCB网络904a的第二迹线以及间隔板网络903a的第二迹线的串联连接来限定。对于图9b的传感器，第一篡改线由从电路104b的第一输入/输出出发到开关103b以及回到电路104b的第二输入/输出的串联连接来限定，连接到电源信号905b的第二篡改线由顶部膜网络90b的第一迹线、载体PCB网络904b的第一迹线以及间隔板网络903b的第一迹线的串联连接来限定。连接到GND信号906b的第三篡改线由顶部膜网络901b的第二迹线、载体PCB网络904b的第二迹线以及间隔板网络903b的第二迹线的串联连接来限定。
对于图9c和图9d的传感器，电源信号905c、905d和GND信号906c、906d信号线以及信号线907c、907d直接连接到篡改电路104c、140d而不是任何网络迹线的一部分。对于图9c的传感器，第一篡改线由从电路104c的第一输入/输出出发到开关103c通过顶部膜网络901c的第一迹线通过载体PCB网络904c的第一迹线通过间隔板网络903c的第一迹线通过间隔板和载体PCB的迹线以及回到电路104c的第二输入/输出的串联连接来限定。第二篡改线由从电路104c的第三输入/输出出发通过顶部膜网络901c的第二迹线通过载体PCB网络904c的第二迹线通过间隔板网络903c的第二迹线通过间隔板和载体PCB的迹线以及回到电路104c的第四输入/输出的串联连接来限定。
对于图9d的传感器，第一篡改线的第一部分由从电路104d的第一输入/输出出发到开关103d通过顶部膜网络901d的第一迹线通过载体PCB网络904d的第一迹线通过间隔板网络903d的第一迹线以及表示为MESH 1A的间隔板105d的第一输入/输出的串联连接来限定。第一篡改线的第二部分由从表示为MESH 2A的间隔板105d的第二输入/输出出发通过间隔板105d的导电迹线通过载体PCB 101d的导电迹线以及到电路104d的第二输入/输出的串联连接来限定。第二篡改线的第一部分由从电路104d的第三输入/输出出发通过顶部膜网络901d的第二迹线通过载体PCB网络904d的第二迹线通过间隔板网络903d的第二迹线以及到表示为MESH 1B的间隔板105d的第三输入/输出的串联连接来限定。第二篡改线的第二部分由从表示为MESH 2B的间隔板105d的第四输入/输出出发通过间隔板105d的导电迹线通过载体PCB 101d的导电迹线以及到电路104d的第四输入/输出的串联连接来限定。为了使第一篡改线和第二篡改线正常工作，MESH 1A和MESH 2A输入/输出务必经由第三方PCB或底板的迹线或网络迹线连接，并且类似地，MESH 1B和MESH 2B输入/输出务必经由第三方PCB或底板的迹线或网络迹线连接。第一篡改线和第二篡改线的第二部分的导电迹线也可以是网络迹线的一部分。
图10a-图10e示出图9a中所示的电子电路的不同操作状态。图10a示出其中开关103a处于闭合位置并且电源被供应到加密IC 104a的正常工作状态。图10b示出其中到电路104a的电源由现在处于断开位置的开关103a切断的拆卸情形。图10c示出其中由于包含电源信号的第一篡改线中的切断或断开而导致失去到电路104a的电源的情形。图10d示出其中由于包含GND信号的第二篡改线中的切断或断开而导致失去到电路104a的电源的情形，并且图10e示出其中由于第一篡改线和第二篡改线之间的短路而导致失去到电路104a的电源的情形。
图11a-图11d是示出根据包括图1c的传感器110的本发明的第二类实施例的篡改响应传感器的四个示例内的电子部件和导电迹线的布置的示意图。图11a-图11d的传感器中每一个均具有布置在间隔板105a、105b、105c、105d上的载体PCB 101a、101b、101c、101d，其中篡改膜或薄片102a、102b、102c、102d在载体PCB 101a、101b、101c、101d的顶部上，以及底部PCB板或底部膜1111a、111b、1111c、1111d(其可以是柔性膜)在间隔板105a、105b、105c、105d的底部。顶部篡改薄片102a、102b、102c、102d包含顶部膜网络1101a、1101b、1101c、1101d，载体PCB 101a、101b、101c、101d包含载体PCB网络1104a、1104b、1104c、1104d，间隔板105a、105b、105c、105d包含间隔板网络1103a、1103b、1103c、1104d并且底板或膜1111a、1111b、1111c、1111d包含底板网络1110a、1110b、1110c、1110d。
对于图11a和11b的传感器，信号线1107a直接连接到篡改电路104a、104b而不是任何网络迹线的一部分，同时电源信号1105a、1105b和GND信号1106a、1106b经由篡改线连接到篡改电路104a、104b。连接到GND信号1106a的第一篡改线由开关103a、顶部膜网络1101a的第一迹线、载体PCB网络1104a的第一迹线以及间隔板网络1103a的第一迹线以及底板网络1110a的第一迹线的串联连接来限定。连接到电源信号1105a的第二篡改线由顶部膜网络1101a的第二迹线、载体PCB网络1104a的第二迹线以及间隔板网络1103a的第二迹线以及底板网络1110a的第二迹线的串联连接来限定。
对于图11b的传感器，第一篡改线由从电路104b的第一输入/输出出发到开关103b以及回到电路104b的第二输入/输出的串联连接来限定；连接到GND信号1106b的第二篡改线由顶部膜网络1101b的第一迹线、载体PCB网络1104b的第一迹线以及间隔板网络1103b的第一迹线以及底板网络1110b的第一迹线的串联连接来限定。连接到电源信号1105b的第三篡改线由顶部膜网络1101b的第二迹线、载体PCB网络1104b的第二迹线以及间隔板网络1103b的第二迹线以及底板网络1110b的第二迹线的串联连接来限定。
对于图11c和图11d的传感器，电源信号1105c、1105d和GND信号1106c、1106d信号线以及信号线1107c、1107d直接连接到篡改电路104c、d而不是任何网络迹线的一部分。对于图11c的传感器，第一篡改线由从电路104c的第一输入/输出出发到开关103c通过顶部膜网络1101c的第一迹线通过载体PCB网络1104c的第一迹线通过间隔板网络1103c的第一迹线以及间隔板网络1110c的第一迹线，通过底板网络1110c的第一迹线通过间隔板和载体PCB的迹线以及回到电路104c的第二输入/输出的串联连接来限定。第二篡改线由从电路104c的第三输入/输出出发通过顶部膜网络1101c的第二迹线通过载体PCB网络1104c的第二迹线通过间隔板网络1103c的第二迹线通过底板网络1110c的第二迹线通过间隔板和载体PCB的迹线回到电路104c的第四输入/输出的串联连接来限定。
对于图11d的传感器，第一篡改线由从电路104d的第一输入/输出出发到开关103d以及回到电路104d的第二输入/输出的串联连接来限定。第二篡改线由从电路104d的第三输入/输出出发通过顶部膜网络1101d的第一迹线通过载体PCB网络1104d的第一迹线通过间隔板网络1103d的第一迹线通过底板网络1110d的第一迹线通过间隔板和载体PCB的迹线以及回到电路104d的第四输入/输出的串联连接来限定。第三篡改线由从电路104d的第五输入/输出出发通过顶部膜网络1101d的第二迹线通过载体PCB网络1104d的第二迹线通过间隔板网络1103d的第二迹线通过底板网络1110d的第二迹线通过间隔板和载体PCB的迹线以及回到电路104d的第六输入/输出的串联连接来限定。
图12a-图12e示出图11a中所示的电子电路的不同操作状态。图12a示出其中开关103a处于闭合位置并且电源被供应到加密IC104a的正常工作状态。图12b示出其中到电路104a的电源由现在处于断开位置的开关103a切断的拆卸情形。图12c示出其中由于第一篡改线中的切断或断开而导致失去到电路104a的电源的情形。图12d示出其中由于第二篡改线中的切断或断开而导致失去到电路104a的电源的情形，并且图12e示出其中由于第一篡改线和第二篡改线之间的短路而导致失去到电路104a的电源的情形。
图12f-图12j示出图11c中所示的电子电路的不同操作状态。图12f示出其中开关103d处于闭合位置的正常工作状态。图12g示出其中通过第一篡改线来自电路104c的信号线由现在处于断开位置的开关103c切断的拆卸情形。图12h示出其中由于第一篡改线中的切断或断开而导致通过第一篡改线来自电路104c的信号线被切断的情形。图12i示出其中由于第二篡改线中的切断或断开而导致通过第二篡改线来自电路104c的信号线被切断的情形。图12j示出其中存在由于第一篡改线和第二篡改线之间的短路而导致通过第一篡改线和第二篡改线的信号的中断的情形。
图12k-图12o示出图11d中所示的电子电路的不同操作状态。图12k示出其中开关103d处于闭合位置的正常工作状态。图12l示出其中通过第一篡改线来自电路104d的信号线由现在处于断开位置的开关103d切断的拆卸情形。图12m示出其中由于第二篡改线中的切断或断开而导致通过第二篡改线来自电路104d的信号线被切断的情形。图12n示出其中由于第三篡改线中的切断或断开而导致通过第三篡改线来自电路104d的信号线被切断的情形。图12o示出其中存在由于第二篡改线和第三篡改线之间的短路而导致通过第二篡改线和第三篡改线的信号的中断的情形。
要注意，对于本发明的传感器，篡改开关103、203从顶部提供保护并且网络信号在使它们难以攻击的PCB中以特定图案路由，从而对载体PCB101、201的侧面和间隔板105、205的侧面提供保护。可选地，当在间隔板105、205的底部处提供底部膜或底板时，还对底侧提供保护。对于具有顶部膜102的传感器，顶膜的网络进一步提供对顶部的保护。
在图13a中示出篡改传感器或开关100的电子PCB堆叠的示例，而在图13b中示出篡改传感器或开关110的电子PCB堆叠的示例。顶部膜或篡改薄片顶部102可以包括两个网格层并且可以具有到载体PCB 101的四个连接。
根据一个实施例，该载体PCB或篡改PCB 101不具有网络层但包括信号到到电路104的迹线路由，其具有在载体PCB101的顶部的、用于连接到顶部膜网络901A的路由、在底部上到电路104的路由和用于焊接到间隔板105的四个内镀。然而，优选地，如图9a所示，载体PCB 101具有一个或多个网络层903a，以及用于连接到顶部膜网络901a的路由，和在底部上到电路104的路由和用于焊接到间隔板105的内镀层。间隔板或篡改间隔105可包含4个路由层，第一顶层包含GND和焊接到载体PCB101的四个内镀，第二层和第三层是网格层903a，并且第四底层包含GND和例如焊接到第三方的PCB 301的四个外镀。底板或第二膜或篡改薄片底部111还可包括两个网络层，并且可以具有到篡改间隔105和/或载体PCB 101的四个连接。
本发明的篡改响应传感器或开关100、110或200可被认为是小的机械安全开关，其可用作安全关键区域内的篡改传感器。安全CPU可以控制多个篡改传感器以产生更大安全区域。这在图14中的示意性框图中示出，其中安全CPU1401与三个篡改响应传感器1402、1403、1404进行数据通信。
当安装了篡改响应传感器1402、1403、1404时，可以激活该传感器。这可以通过使用其自身加密密钥个性定制每个传感器来完成，该加密密钥可经由数据通信信号线从安全CPU 1401传递到传感器。加密密钥可以装载到电路或者传感器的加密IC104内的RAM区域。该传感器现在装备用于与安全CPU 1401进行加密通信。加密可以利用“单向加密”以及“双向加密”工作。单向加密是当消息可以被加密但是该消息不能再次解密时使用的术语。双向加密是当消息可以被加密和解密两者时使用的术语。
对于本发明的传感器，优选使用单向加密用于其中一个或两个电源信号是篡改线的一部分的实施例，由此，加密电路104将失去电源且可以删除所存储的加密。双向加密是其中两个电源信号都不是篡改线的一部分的实施例的优选过程，其中的情况是加密电路104在被篡改时可以充分发挥作用。
图15是示出通过使用“单向加密”在安全CPU 1401和篡改响应传感器11402、1403、1404之间的数据通信的示例的流程图。起始位置1500示出当篡改响应传感器1402已被安装和连接到安全CPU 1401时的情况。在第一步骤1401中，安全CPU 1401负责通过将加密密钥发送到传感器1402来激活篡改响应传感器1402，该密钥然后被存储在篡改检测电路或加密IC104的存储器中。相同的加密密钥被存储在安全CPU1401中。
在正常操作期间：
CPU 1401将挑战发送到连接的篡改传感器1402–步骤1402。
CPU 1401从篡改传感器1402接收对应加密的响应–步骤1403。
CPU 1401将接收的响应与通过使用对应的本地密钥加密的本地计算出的响应进行比较–步骤1404。
如果在接收到的响应和计算出的响应之间存在匹配，则无篡改事件发生；如果从篡改传感器1402没有接收到响应或已收到不正确的回答，则它被认为是在传感器1402处的篡改事件–步骤1406和1407。
如果检测到篡改事件，则由安全CPU 1401对其进行反应。
优选地，SHA或SHA-256哈希算法用于单向加密过程，以便提供非常高等级的安全性。256位大的密钥长度防止穷举攻击，而篡改传感器1402的多个物理安全特征防止篡改检测电路或加密IC104内存储的密钥的未经授权公开。对于单向加密过程，当从电路104移除电源时，自动擦除存储的密钥。优选地，篡改检测电路或加密IC104包含唯一的48位序列号，它结合所接收到的挑战(步骤1402)以及所存储的密钥使用来生成响应，其对于每个单独的篡改传感器1402、1403、1404是唯一的。因此，任何拆卸或篡改事件可能导致电路或加密IC104删除所存储的加密密钥，并且如果删除电路104的加密密钥，则其由安全CPU 1401通知，然后其将能够对篡改的情况作出反应。
图16是示出通过使用“双向加密”在安全CPU 1401和篡改响应传感器11402、1403、1404之间的数据通信的示例的流程图。开始位置1600示出当篡改响应传感器1402已被安装和连接到安全CPU1401时的情况。在第一步骤1601中，安全CPU1401负责通过将加密密钥发送到传感器1402来激活篡改响应传感器1402，然后该密钥被存储在篡改检测电路或加密IC104的存储器中。对应的本地密钥被存储在安全CPU 1401中。哪个密钥存储在传感器1402和CPU1401中取决于所选的加密方案，它例如可以是AES、DES或TDES。
在正常操作期间：
步骤1602：
CPU 1401将加密的“读取篡改状态”命令发送到所连接的篡改传感器1402并且所接收的命令通过使用在传感器1402的电路104内存储的密钥进行解密，并且由该命令给出的任何指令被执行。一个或者多个内部篡改标志的状态被设置或清零，表示是否已经触发了任何开关或网络。传感器1402将加密的篡改消息发送至安全CPU 1401。
步骤1603：
安全CPU 1401解密所接收到的消息。
步骤1604和1605：
安全CPU 1401通过读取是否设置篡改标志状态来确定是否已经发生篡改。
步骤1606和1607：
如果设置篡改标志，则它被认为是在传感器1402处的篡改事件，然后它由安全CPU1401对其进行反应。

Claims (28)

1.一种篡改响应传感器，包括：
-载体印刷电路板，所述载体印刷电路板包含一个或多个导电迹线的网络，
-压敏开关触点或力敏开关触点，所述压敏开关触点或力敏开关触点布置在所述载体印刷电路板的顶部并且具有第一电触点连接和第二电触点连接，
-篡改检测电路，所述篡改检测电路布置在所述载体印刷电路板处，并且经由两个电源线供电，并且连接到一个或多个导电信号线，
其中，所述电源线中的一个经由包含所述开关触点的第一篡改线和包含所述载体印刷电路板网络的导电迹线的第二篡改线中的一个电连接到所述篡改检测电路，并且其中所述信号线中的一个经由包含所述开关触点的第一篡改线和包含所述载体印刷电路板网络的导电迹线的第二篡改线中的另一个电连接到所述篡改检测电路，从而使所述篡改检测电路能够检测通过所述第一篡改线的信号路径的中断和/或通过所述第二篡改线的信号路径的中断，其特征在于：
所述载体印刷电路板布置在间隔板的顶部，所述篡改检测电路布置在所述载体印刷电路板的底部，所述间隔板完全围绕或包围所述篡改检测电路，并且，所述间隔板的壁高大于所述篡改检测电路的高度。
2.根据权利要求1所述的篡改响应传感器，其中，所述第一篡改线和所述第二篡改线串联连接，所述串联连接包含所述开关触点和所述载体印刷电路板网络的导电迹线，借此所述电源线中的一个或所述信号线中的一个通过所述串联连接电连接到所述篡改检测电路。
3.根据权利要求1所述的篡改响应传感器，其中，所述第一篡改线和所述第二篡改线是单独的信号线。
4.根据权利要求1所述的篡改响应传感器，其中，所述第二篡改线还包含串联连接到所述开关触点的所述载体印刷电路板网络的导电迹线。
5.根据权利要求1所述的篡改响应传感器，其中，当切断或短路为篡改线的一部分的网络迹线时，中断或断开通过所述篡改线的电信号路径，并且其中，当所述开关触点处于断开位置时，中断或断开通过所述第二篡改线的所述电信号路径。
6.根据权利要求1所述的篡改响应传感器，其中，所述载体印刷电路板和所述间隔板被制造成单板。
7.根据权利要求1所述的篡改响应传感器，其中，所述间隔板包括一个或多个导电迹线的网络，并且其中，所述第一篡改线和所述第二篡改线中的至少一个还包含与所述第一篡改线和所述第二篡改线中的至少一个的开关触点和/或一个或者多个网络迹线串联连接的所述间隔板网络的导电迹线。
8.根据权利要求7所述的篡改响应传感器，还包括在所述间隔板的底部布置的底板，所述底板包括一个或多个导电迹线的网络，并且其中，所述第一篡改线和所述第二篡改线中的至少一个还包含与所述第一篡改线和所述第二篡改线中的至少一个的开关触点和/或一个或者多个网络迹线串联连接的所述底板网络的导电迹线。
9.根据权利要求8所述的篡改响应传感器，其中，一个或多个底板网络迹线连接到在所述底板的顶部设置的一个或多个对应的电触点连接。
10.根据权利要求9所述的篡改响应传感器，其中，一个或多个间隔板网络迹线连接到在所述间隔板的侧面或底部处设置的一个或多个对应的电触点连接。
11.根据权利要求10所述的篡改响应传感器，其中，一个或多个底板网络迹线经由所述底板和所述间隔板的对应的电触点连接连接到一个或多个间隔板网络迹线。
12.根据权利要求7所述的篡改响应传感器，还包括在所述间隔板的底部布置的底部膜，所述底部膜包括一个或多个导电迹线的底部网络，并且其中，所述第一篡改线和所述第二篡改线中的至少一个还包含与所述第一篡改线和所述第二篡改线中的至少一个的开关触点和/或一个或者多个网络迹线串联连接的所述底部膜网络的导电迹线。
13.根据权利要求1所述的篡改响应传感器，还包括在所述载体印刷电路板的顶部上的柔性膜，其中所述压敏开关触点或力敏开关触点插入在所述载体印刷电路板和所述柔性顶部膜之间，所述顶部膜包括一个或多个导电迹线的网络，并且其中，所述第一篡改线和所述第二篡改线中的至少一个还包含与所述第一篡改线和所述第二篡改线中的至少一个的开关触点和/或一个或者多个网络迹线串联连接的所述顶部膜网络的导电迹线。
14.根据权利要求1所述的篡改响应传感器，其中，所述第一篡改线和所述第二篡改线是单独的信号线，其中，所述第二篡改线还包括串联到所述开关触点的所述载体印刷电路板网络的导电迹线，并且其中，所述两个电源线中的第一个经由所述第一篡改线电连接到所述篡改检测电路，并且所述两个电源线中的第二个经由所述第二篡改线电连接到所述篡改检测电路。
15.根据权利要求1所述的篡改响应传感器，其中，所述篡改检测电路具有由包含所述第一篡改线的导电信号线电连接在一起的第一信号输出和第一信号输入。
16.根据权利要求1所述的篡改响应传感器，其中，所述篡改检测电路具有由包含所述第二篡改线的导电信号线电连接在一起的第二信号输出和第二信号输入。
17.根据权利要求1所述的篡改响应传感器，其中，所述篡改检测电路具有数据通信信号输入/输出，用于从外部数据通信系统接收数据和/或将数据转发到外部数据通信系统，所述数据通信信号输入/输出连接到所述导电信号线中的一个。
18.根据权利要求17所述的篡改响应传感器，其中，连接到所述数据通信信号输入/输出的所述导电信号线是所述第一篡改线或所述第二篡改线的一部分。
19.根据权利要求1所述的篡改响应传感器，其中，所述篡改检测电路包括用于存储加密密钥的存储器，并且其中，所述篡改检测电路适合于通过使用所存储的加密密钥来加密数据，并且还适合于输出所加密的数据。
20.根据权利要求19所述的篡改响应传感器，其中，在检测到所述篡改线中的任一个的破坏或中断之后，所述篡改检测电路适合于擦除在所述存储器中存储的加密密钥。
21.一种包括根据权利要求19所述的篡改响应传感器的系统，并且还包括安全处理器，所述安全处理器在所述篡改响应传感器的外部并且连接到所述篡改检测电路，用于将数据转发到所述篡改检测电路和从所述篡改检测电路接收数据。
22.根据权利要求21所述的系统，其中，所述安全处理器适合于根据从所述篡改检测电路接收到的加密数据来确定是否已经篡改或中断篡改线。
23.根据权利要求21所述的系统，其中，所述安全处理器适合于将加密密钥转发到所述篡改检测电路，用于将加密密钥存储在所述篡改检测电路的存储器中。
24.根据权利要求21所述的系统，其中，所述安全处理器和所述篡改检测电路适合于执行单向加密过程，从而确定是否已经篡改或中断所述篡改线。
25.根据权利要求24所述的系统，其中，所述安全处理器和所述篡改检测电路存储对应的加密密钥，并且其中，所述安全处理器适合于将消息转发到所述篡改检测电路并且适合于通过使用所存储的密钥来加密所述消息，并且所述篡改检测电路适合于通过使用所存储的密钥来加密所接收到的消息并且适合于将加密的结果转发到所述安全处理器，所述安全处理器适合于将所接收到的加密结果与它自己的加密结果进行比较，从而确定是否已经篡改或中断篡改线。
26.根据权利要求21所述的系统，其中，所述安全处理器和所述篡改检测电路适合于执行双向加密过程，从而确定是否已经篡改或中断篡改线。
27.根据权利要求26所述的系统，其中，所述安全处理器和所述篡改检测电路存储对应的密钥以用于加密和解密。
28.一种篡改响应传感器，包括：
-载体印刷电路板，
-在所述载体印刷电路板的顶部的柔性膜，
-压敏开关触点或力敏开关触点，所述压敏开关触点或力敏开关触点插入在所述载体印刷电路板和所述柔性顶部膜之间，
-在所述顶部膜处布置的一个或多个导电迹线的网络，以及
-篡改检测电路，所述篡改检测电路布置在所述载体印刷电路板上，并且经由两个电源迹线供电，并且连接到一个或多个导电信号线，
其中，所述电源迹线中的至少一个或一个所述导电信号线是所述顶部膜网络的导电迹线的一部分，并且
其中，所述压敏开关触点或力敏开关触点连接到所述篡改检测电路以及所述电源迹线中的一个，以便当处于断开位置时断开到所述篡改检测电路的电源递送，或者
其中，所述压敏开关触点或力敏开关触点经由所述导电信号线中的一个连接到所述篡改检测电路，使得当所述开关触点处于所述断开位置时中断或断开经由所述导电信号线的信号发送。
CN201480039642.0A 2013-07-11 2014-06-27 篡改响应传感器 Expired - Fee Related CN105378751B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DKPA201300422 2013-07-11
DKPA201300422 2013-07-11
PCT/EP2014/063700 WO2015003927A1 (en) 2013-07-11 2014-06-27 Tamper responsive sensor

Publications (2)

Publication Number Publication Date
CN105378751A CN105378751A (zh) 2016-03-02
CN105378751B true CN105378751B (zh) 2020-02-07

Family

ID=51063423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480039642.0A Expired - Fee Related CN105378751B (zh) 2013-07-11 2014-06-27 篡改响应传感器

Country Status (4)

Country Link
US (2) US10078764B2 (zh)
EP (1) EP3019996B1 (zh)
CN (1) CN105378751B (zh)
WO (1) WO2015003927A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10432409B2 (en) 2014-05-05 2019-10-01 Analog Devices, Inc. Authentication system and device including physical unclonable function and threshold cryptography
US10579833B1 (en) * 2014-12-16 2020-03-03 Thales Esecurity, Inc. Tamper detection circuit assemblies and related manufacturing processes
CN105279461A (zh) * 2015-10-29 2016-01-27 江苏和乔科技股份有限公司 防止通过拆卸壳体及液晶屏进行窃密的安全保护装置
CN105303725B (zh) * 2015-11-04 2018-03-30 上海慧银信息科技有限公司 物理安全保护模块以及金融交易终端
CN106919861B (zh) * 2017-01-20 2020-04-03 大唐微电子技术有限公司 一种防拆检测的实现装置及方法
US10489618B2 (en) * 2017-03-30 2019-11-26 Nidec Sankyo Corporation Card reader
CA3005172C (en) * 2017-05-17 2023-11-28 The Toronto Dominion Bank Card reader tampering detector
US10425235B2 (en) * 2017-06-02 2019-09-24 Analog Devices, Inc. Device and system with global tamper resistance
US10938580B2 (en) * 2017-06-06 2021-03-02 Analog Devices, Inc. System and device employing physical unclonable functions for tamper penalties
US10958452B2 (en) 2017-06-06 2021-03-23 Analog Devices, Inc. System and device including reconfigurable physical unclonable functions and threshold cryptography
US10742427B2 (en) * 2017-11-16 2020-08-11 Dell Products, L.P. Tamper-proof secure storage with recovery
US10891840B2 (en) * 2018-02-23 2021-01-12 Capital One Services, Llc Systems and methods for monitoring components of and detecting an intrusion into an automated teller machine
US20190266866A1 (en) * 2018-02-23 2019-08-29 Capital One Services, Llc Electronic tattletale for atm case intrusion
CN208766800U (zh) * 2018-10-11 2019-04-19 中磊电子（苏州）有限公司 可检测并回报擅动的电子装置
US10925154B2 (en) * 2019-01-31 2021-02-16 Texas Instruments Incorporated Tamper detection
CN110118926A (zh) * 2019-05-27 2019-08-13 电子科技大学 基于电磁场效应的pcb篡改智能检测方法
CN110110556B (zh) * 2019-05-27 2021-03-30 电子科技大学 基于多物理场效应的板卡脆弱性分析方法
US10595401B1 (en) 2019-05-29 2020-03-17 International Business Machines Corporation Tamper detection at enclosure-to-board interface
US11493565B2 (en) * 2019-12-03 2022-11-08 International Business Machines Corporation Leakage characterization and management for electronic circuit enhancement
CN112433737A (zh) * 2020-10-23 2021-03-02 苏州浪潮智能科技有限公司 一种服务器管理控制平台安全升级卡
US11191155B1 (en) * 2020-12-10 2021-11-30 International Business Machines Corporation Tamper-respondent assembly with structural material within sealed inner compartment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1557736A2 (en) * 2004-01-23 2005-07-27 Pitney Bowes Inc. Tamper barrier for electronic device
CN201210295Y (zh) * 2008-06-10 2009-03-18 福建联迪商用设备有限公司 一种利用导电碳粒的防揭保护装置
CN202205284U (zh) * 2011-09-09 2012-04-25 百富计算机技术（深圳）有限公司 一种pos机核心器件保护装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8006101B2 (en) * 2008-06-20 2011-08-23 General Instrument Corporation Radio transceiver or other encryption device having secure tamper-detection module
CN201532635U (zh) * 2009-09-03 2010-07-21 百富计算机技术（深圳）有限公司 一种安全保护装置
JP5099651B2 (ja) * 2010-03-30 2012-12-19 Ｎｅｃインフロンティア株式会社 携帯端末
US20130265163A1 (en) * 2010-06-09 2013-10-10 Raytheon Company Magnetic Field Activated Intrusion Detection
US8513548B2 (en) * 2010-07-21 2013-08-20 Maxim Integrated Products, Inc. Keypad having tamper-resistant keys
EP2764465A1 (en) * 2011-10-03 2014-08-13 Ezetap Mobile Solutions Private Limited A dongle device with rechargeable power supply for a secure electronic transaction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1557736A2 (en) * 2004-01-23 2005-07-27 Pitney Bowes Inc. Tamper barrier for electronic device
CN201210295Y (zh) * 2008-06-10 2009-03-18 福建联迪商用设备有限公司 一种利用导电碳粒的防揭保护装置
CN202205284U (zh) * 2011-09-09 2012-04-25 百富计算机技术（深圳）有限公司 一种pos机核心器件保护装置

Also Published As

Publication number Publication date
WO2015003927A1 (en) 2015-01-15
US10678957B2 (en) 2020-06-09
US10078764B2 (en) 2018-09-18
US20180322315A1 (en) 2018-11-08
EP3019996B1 (en) 2019-03-13
EP3019996A1 (en) 2016-05-18
US20160154981A1 (en) 2016-06-02
CN105378751A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
CN105378751B (zh) 篡改响应传感器
US7238901B2 (en) Tamper resistant pin entry apparatus
CN100576985C (zh) 安全保护盖
US5228084A (en) Security apparatus and system for retail environments
US20170061746A1 (en) Docking device, transaction processing system, and notification method
US7898413B2 (en) Anti-tamper protected enclosure
KR20130126804A (ko) 불법 조작 반응 덮개
US10595400B1 (en) Tamper detection system
US9723710B2 (en) Anti-tamper device
US20140146485A1 (en) Technique for intrusion detection
JP5062705B1 (ja) フレキシブルプリントケーブルおよび情報処理装置
US9977923B2 (en) Pin-pad and security method thereof
JP2732520B2 (ja) 異常検出装置
US8669886B2 (en) Data entry module
KR200480291Y1 (ko) 금융 단말기의 물리적 탐침 방지를 위한 장치의 커버 디바이스
JP6737116B2 (ja) ピンパッド
KR101540758B1 (ko) Ic카드의 보안모듈 및 그를 포함하는 ic카드 단말기
KR200478773Y1 (ko) 금융 단말기의 물리적 탐침 방지를 위한 장치의 카드 정보 리드 및 전송 디바이스
KR101618578B1 (ko) 금융 단말기의 물리적 탐침 방지를 위한 장치 및 방법
KR200478802Y1 (ko) 금융 단말기의 물리적 탐침 방지를 위한 장치의 카드 리드 모듈
JP7238689B2 (ja) 情報処理装置
US8452989B1 (en) Providing security to an electronic device
JP4836995B2 (ja) 集積回路モジュール
JP2001307560A (ja) 防犯用配線部材およびこれを用いた電子装置
JP2018116354A (ja) 車載機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200207

Termination date: 20210627