CN105375882B - Rf电路 - Google Patents

Rf电路 Download PDF

Info

Publication number
CN105375882B
CN105375882B CN201510476744.5A CN201510476744A CN105375882B CN 105375882 B CN105375882 B CN 105375882B CN 201510476744 A CN201510476744 A CN 201510476744A CN 105375882 B CN105375882 B CN 105375882B
Authority
CN
China
Prior art keywords
frequency
frequency synthesizer
phase
synchronizing signal
synthesizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510476744.5A
Other languages
English (en)
Other versions
CN105375882A (zh
Inventor
杰恩-罗伯特·图瑞特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN105375882A publication Critical patent/CN105375882A/zh
Application granted granted Critical
Publication of CN105375882B publication Critical patent/CN105375882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235Nested phase locked loops
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00Heating by electric, magnetic or electromagnetic fields

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种用于提供相位相干信号的RF电路、包括RF电路的RF加热设备以及用于在RF电路中提供相干信号的方法。所述RF电路具有第一频率合成器和第二频率合成器,第一频率合成器包括分数N锁相环,第二频率合成器包括整数N锁相环。经由同步信号分配器将第一频率合成器的输出连接到第二频率合成器的整数N锁相环的相位频率检测器,用于从第一频率合成器向第二频率合成器分布同步信号。第二频率合成器的整数N锁相环包括与同步信号分配器的相同模数的分频器。

Description

RF电路
技术领域
本发明涉及RF电路。具体地,本发明涉及用于提供相位相干信号的RF电路。
背景技术
最近在大功率固态放大器制造中的改进已经引起了在新领域中的应用,例如微波烹饪、点火发动机效率以及医疗设备及治疗。
传统地,诸如微波炉之类的RF加热设备使用称作磁电管的设备来产生RF功率引入到腔体中。磁电管是典型地只提供单一频率(例如2.5GHz)RF能量的振荡器-放大器。
微波炉提供的加热效率取决于加热的食品或饮料实际吸收的引入到炉子腔体中的RF能量的比例。通常,至少一些引入到腔体中的RF能量被反射回磁电管,由此减少了加热设备的功率效率。人们所熟知的是,RF能量在腔体内侧的反射取决于诸如RF辐射的波长、相位和幅度、食品或饮料的尺寸、形状和横截面以及腔体本身的尺寸和形状之类的因素。
因此,已知的一种优化加热的食品或饮料吸收的RF能量的量的方式是调谐RF辐射的物理参数以使反射的信号最小化。这些参数包括辐射的幅度、频率和/或相位。虽然磁电管是相对便宜的组件,但它并不允许这种调谐。在另一方面,固态设备能够提供调谐,因为它们能够使用多个路径来实现多频率、多相位操作。
图1示出了包括固态组件的RF电路10的示例,所述固态组件可以用于实现上述类型的调谐。电路10包括多个路径A、B、C。每个路径包括用来产生RF信号的锁相环(PLL)2A、2B、2C。如虚线所示,在一些实例中,PLL 2B和2C可以是禁用的(或者简单地省略),使得PLL2A可以用于向每个路径提供RF信号。在该示例中,PLL 2A 因此是由每个路径A、B、C共用的公共PLL,并且每个路径A、B、C将会典型地以相同的频率操作(即PLL 2A的操作频率)。在向每个路径提供分离的PLL(例如2A、2B、2C)的情况下,能够实现多频率操作。
每个PLL 2A、2B、2C的输出(或者如上所述,公共或共用PLL2A的输出)连接到移相器4A、4B、4C。移相器4A、4B和4C可以用来在微控制器14的控制向每个路径的RF信号施加相移。因此,微控制器14可以调谐每个路径的相位,用于调谐由系统产生的RF辐射。注意,微控制器14还可以控制PLL 2A、2B、2C来调谐每个路径A、B、C中的RF信号频率。
然后向可变增益放大器6A、6B、6C提供相移信号,并且然后向功率放大器8A、8B、8C提供相移信号,用于随后通过相应天线12A、12B、12C将RF辐射引入加热设备的腔体。
当每个路径以相同操作频率工作时,重要的是路径之间的相位精确并且不随时间变化。典型地,这种性质只能够在以下情况下实现:其中一个路径向每个其它路径提供相位基准(例如PLL 2A使用的基准信号),使得可以在不改变全局相位相干性的情况下,在局部和单独的基础上向移相器4A、4B、4C提供相位相干信号。
图2示出了本领域熟知类型的频率合成器21。所述频率合成器包括锁相环(PLL),所述锁相环具有从相位频率检测器26接收控制信号的电压控制振荡器32。由相位频率检测器26提供的控制信号典型地由低通滤波器28滤波。相位频率检测器26接收由晶体振荡器22(VCXO、TCXO、XO等等)产生的基准频率Fref。如果需要的话,可以通过分频器24调谐晶体振荡器22的输出以产生期望的频率Fref。相位频率检测器26还从分频器30接收反馈信号Fdiv,所述分频器30将电压控制振荡器32的输出进行分频。相位频率检测器26产生的控制信号取决于信号Fref和Fdiv的相对频率和相位。
分频器30可以是分别用来产生通常称作整数N锁相环或分数N锁相环的整数N分频器或分数N分频器。在任何一种情况下,分频器30允许PLL(Fvco)的输出是Fref的倍数(针对整数N PLL,Fvco=N*Fref,或者针对分数N PLL,Fvco=(N+k/q)*Fref,其中q>k)。
在一些示例中,频率合成器21的输出可以配置有分频器34,所述分频器可以用于可编程地调谐输出频率Fout(Fout=Fvco/P,其中P是分频器34的模数)。
图3-5的每一幅示出了多个频率合成器如何才能连接在一起,以允许产生描述的由图1的布局要求的多个RF信号。在每个情况下,同步信号可以频率合成器之间分配,用于对频率合成器输出的频率和相位进行同步。然后频率合成器的同步后输出可以例如在RF加热设备中用作精确相位调谐的起始点。
在图3的示例中,RF电路20包括两个频率合成器,每个频率合成器包括在上文中参照图2描述类型的PLL。两个频率合成器都是整数N频率合成器。在该示例中,每个频率合成器包括分频器34A、34B,用来如上所述地可编程地调谐输出频率Fout1、Fout2。第二频率合成器包括移相器,用于(例如在RF加热设备中)相对于第一频率合成器的输出相位来调谐第二频率合成器的输出相位。
在图3中,示出了通过简单地将晶体振荡器24的输出(其可以由分频器24改进)连接到每个PLL的相位频率检测器26A和26B,来从第一频率合成器向第二频率合成器分配同步信号。所述同步信号具有频率Fref1和相位φref1
在图3的示例中,在两个频率合成器的输出(Fout1、φout1;Fout2、φout2)之间存在静态相移。这可以如下推导:
·相位φout1是φvco1加上分频器34A的静态延迟(其中φvco1是第一频率合成器的电压控制振荡器32A的输出相位);
·整数N分频器30A的输出处的相位φdiv1恰好是φvco1/N;
·基准信号的相位φref1是φdiv1,因为PLL是锁定的;
·类似地,整数N分频器30B的输出处的相位φdiv2是φref1,因为第二合成器也是锁定的;
·第二频率合成器的电压控制振荡器32B输出的相位φvco2正好是N*φdiv2
·分频器34B的输出处的相位φout2_unshifted是φvco2加上分频器34B 的静态延迟;以及
·φout2是φout2_unshifted加上移相器36中的静态相位。
因此,不能精确地知晓φout1与φout2之间的相位差。然而,所述相位差大体上是固定并且时间恒定的,因为第一频率合成器的输出处的相位涨落将引起第二频率合成器的输出处的相同相位涨落。
图3中的示例具有多个与其相关联的问题。首先,第一频率合成器的输出处的相位噪声并不与第二频率合成器的输出处的相位噪声相关联。这可以导致输出之间的抖动。其次,使用图3的布局的电路必须使用整数N频率合成器,因为分数N PLL中的分频器(例如图3中的分频器30A、30B)的输入和输出处的相位之间不存在简单的、很好限定的关系。因为整数N频率合成器的使用是强制的以允许输出频率中小的变化,Fref1需要较小(Fvco=N*Fref)。然而,已知更小的基准频率会在输出处产生更高的相位噪声,使得图3中的布置不适合低噪声应用。还应当注意的是,整数N频率合成器在低频率下趋向于具有较长的稳定时间。
在图4中,代替地,直接从第一频率合成器的输出提供同步信号。由此,第二频率合成器的虚线部分可以使用复用器38来断开或简单地省略。复用器38将同步信号直接路由到移相器36,用来产生具有频率Fout2和相位φout2的相位调谐的输出。
因为该示例中的同步信号是从第一频率合成器的输出提供的,所以每个信道之间的不相关噪声的唯一来源产生于复用器38和移相器36。然而,图4中的布置也具有与其相关联的多个问题。具体地,在高频率(例如在RF频率),由于同步信号的频率衰减和损耗和/或相位完整性,同步信号(其具有与第一信道的输出频率Fout1相同的频率)的分配变得困难。在信道之间的物理距离(与信号的波长相比)较大使得需要相对较长的分配路径的情况下,这些困难非常令人讨厌。这可以在例如RF加热设备的设计上强加不需要的限制。
在图5中,信道的布置类似于图4中的布置。在移相器36需要相对于第一信道中的信号相移90°的输入来正确地操作的情况下,分频器34A可以是2/P分频器(其中P是整数),并且可以提供其它分频器40A和40B,它们是二分频器。在图5中,同步频率甚至比第一信道的输出频率Fout1更高(例如两倍),由此加重了上述的信号分配问题。此外,人们熟知的是在开始阶段,二分频器开始于未知的相位+/-180°。这种未知因素意味着第二信道的相位只能了解为在+/-180°范围内,这通常是不能接受的。
发明内容
本发明的方面在附加的独立和从属权利要求中体现。从属权利要求特征的组合可以适当地与独立权利要求的特征相组合并且不仅如权利要求中明确的体现。
根据本发明的一个方面,提供了一种用于提供相位相干信号的RF电路。所述电路包括第一频率合成器,所述第一频率合成器包括分数N锁相环。所述电路还包括第二频率合成器,所述第二频率合成器包括整数N锁相环。经由同步信号分配器将第一频率合成器的输出连接到第二频率合成器的整数N锁相环的相位频率检测器,用于从第一频率合成器向第二频率合成器分配同步信号。所述第二频率合成器的整数N锁相环包括与同步信号分配器的相同模数的分频器。
根据本发明的另一个方面,提供了一种用于在RF电路中提供相位相干信号的方法。所述方法包括提供第一频率合成器和至少一个其它频率合成器,所述第一频率合成器包括分数N锁相环,所述其它频率合成器包括整数N锁相环。所述方法还包括:通过经由同步信号分配器向每个其它频率合成器的整数N锁相环的相位频率检测器提供第一频率合成器的输出信号,来在RF电路中从所述第一频率合成器向每个其它频率合成器分配同步信号。每个其它频率合成器的整数N锁相环包括与同步信号分配器的相同木梳的分频器。
本发明的实施例可以提供RF电路,其中通过多个频率合成器来产生相位相干信号。具体地,RF电路的第一频率合成器可以是分数N PLL,其允许操作期间较小频率步长。通过克服了上述与在分数N PPL的主分频器的输入与输出之间缺少简单的、很好限定的关系相关的问题的方式,同步信号可以分配到RF电路的第二频率合成器。此外,同步信号分配器可以允许以比第一频率合成器的输出频率更低的频率分配到同步信号,这可以特别地针对较长的分配路径,通过减轻上述有关于相干性的衰减和损失的问题来简化分配任务。
同步信号分配器和分频器可以是静态分配器。如此,分频器引入的静态相位延迟可以较小并且被很好地控制,并且也不会受到上述与分数N分频器的使用相关联的问题的影响。在一个实施例中,同步信号的频率Fchain低于第一频率合成器的输出频率Fout。可以使用同步信号分配器来实现较低的频率。
在一些实施例中,第一频率合成器的输出配置有调谐分配器。所述调谐分配器可以用于对由第一频率合成器产生的RF信号的输出频率进行分频(例如以因子P分频,其中P是整数),用来扩展第一频率合成器的调谐范围。在这样的示例中,可以从第一频率合成器的输出提供由调谐分配器调谐的同步信号。为了考虑可以产生不期望的同步信号频率增加的调谐分配器的操作,同步信号分配器和分频器两者可以配置为通过1/P的倍数来分频。此外,第二频率合成器的输出可以配置有调谐分配器,以通过由第一频率合成器的调谐分配器施加的相同的因子(例如P)来对第二频率合成器的输出进行分频。
在一些示例中,在一些实例中,所述电路可以包括两个以上的频率合成器,允许例如RF加热设备的设计灵活性。因此,在一个实施例中,可以提供一个或多个其它频率合成器,每个其它频率合成器包括整数N锁相环。第一频率合成器的输出可以经由同步信号分配器连接到每个其它频率合成器的整数N锁相环的相位频率检测器,用于从第一频率合成器向第二频率合成器分配同步信号。每个其它频率合成器的整数N锁相环可以包括与同步信号分配器相同模数的分频器。因此,每个其它频率合成器可以与第二频率合成器的配置类似,并且还能够以类似的方式连接到第一频率合成器。
在这样的示例中,同步信号分配器可以是公共分频器,其与第二频率合成器以及每个其它频率合成器的整数N锁相环的相位频率检测器相连接。备选地,可以向每个第二和其它频率合成器提供分离的、相应的同步信号分配器。针对一些应用,公共同步信号分配器的提供可以减少与通过同步信号的分配而引入的噪声有关的不确定性,因为不需要考虑由多个分离同步信号分配器产生的噪声之间的变化。
在提供了多个频率合成器的情况下,它们可以使用多种拓扑连接在一起。在一个示例中,可以使用菊花链拓扑。然而,同步频率的低频率还可以使星型拓扑能够使用。因此,在一个实施例中,第二频率合成器与每个其它频率合成器能够以星型拓扑的方式连接到第一频率合成器。星型拓扑的使用可以避免与菊花链拓扑的链中每一级添加的附加噪声相关联的问题。
在一个实施例中,第二频率合成器和/或每个其它频率合成器的输出可以配置有移相器,用来相对于第一频率合成器的输出信号相位来可控制地调谐第二频率合成器和/或每个其它频率合成器的输出信号相位。这能够在例如RF加热设备中调谐多个RF信号。
在一些示例中,频率合成器中的至少两个可以位于分离的半导体管芯上。当将频率合成器设置在分离的管芯上时(注意,管芯本身可以分别位于分离的PCB上),他们可以需要相对较长的信号路径用来分配同步信号。在这样的示例中,强调使用低频率同步信号(例如低于第一频率合成器的输出频率)的优点。
根据本发明的其它方面,提供了包括上述类型的RF电路的RF加热设备。
为了本申请的目的,考虑RF频率是在100MHz≤f≤10GHz范围内的频率。在一些示例中,可以使用落在ISM频带内的频率。这些频率可以在给定的应用或领域中有用。例如,可以将ISM频带433.05–434.790MHz用于RF照明应用,并且将ISM频带902–928MHz与2.4–2.5GHz用于RF加热应用。
附图说明
在下文中将参照附图,仅以示例的形式来描述本发明的实施例,其中相似的附图标记与相似的元件有关,并且其中:
图1示出了用于为RF能量应用产生多相位信号的电路;
图2示出了包括锁相环的频率合成器;
图3至图5的每一幅图示出了包括连接在一起的两个频率合成器的RF电路,用来从第一频率合成器向第二频率合成器分配同步信号;
图6示出了根据本发明实施例的RF电路;
图7示出了根据本发明实施例的另一个RF电路;
图8A示出了根据本发明实施例的、包括以菊花链拓扑连接在一起的多个频率合成器的RF电路;以及
图8B示出了根据本发明实施例的、包括以星型拓扑连接在一起的多个频率合成器的RF电路。
具体实施方式
下文参照附图对本发明的实施例进行描述。
本发明的实施例可以提供用于提供相位相干信号的RF电路。在一些示例中,可以在多个信道中提供这些信号,每个信道具有频率合成器。如上所述,本发明的实施例能够在电路的第一信道中使用分数N频率合成器,其可以提供输出频率中的较小调谐。本发明的实施例允许以允许避免与在分数N分频器的任一侧上的信号相位的不确定性有关的问题的方式,从第一频率合成器向在电路的其它信道中设置的一个或多个其它频率合成器分配同步信号。
此外,如下文中更详细的描述,同步信号能够以允许同步信号本身具有比例如第一频率合成器的输出频率更低的频率的方式来分配。在一些示例中,同步信号的相对低的频率可以减轻向电路的其它频率合成器分配同步信号的任务。具体地,本领域熟知的是RF信号的分配比相对较低频率信号的分配经受更高程度的相位相干衰减和损失,具体地在分部路径较长的情况下。因此,本发明的实施例向设备(例如RF加热设备)提供了附加的设计自由,其中可以在分离的半导体管芯上设置频率合成器,或甚至在位于RF加热设备的不同部分中的分离的印刷电路板(PCB)上设置频率合成器。
图6中是出了用于提供相位相干信号的RF电路100的第一实施例。在该实施例中,RF电路100包括具有锁相环的第一频率合成器,该锁相环包括分配器156A、低通滤波器128A和电压控制振荡器162A。PLL的分配器156A是分数N分频器(其通过(N+k/q)进行分频,N、k、q是整数)。第一频率合成器的PLL从振荡器150接收基准信号,该振荡器150可以是晶体振荡器(VCXO、TCXO、XO等等)。如上所述,例如参照图3,在一些示例中,如果需要的话,分频器可以位于振荡器150与PLL之间,用来适当地对振荡器150的输出进行分频。
第一频率合成器的PLL还包括相位频率检测器152A。在操作中,该相位频率检测器152A输出信号,所述信号是(假设输入到相位频率检测器152A中的频率相等)振荡器150输出的基准信号(φref1)与从分频器156A接收的反馈信号之间的相位差的指示。在将相位频率检测器152A的输出作为控制信号施加到电压控制器振荡器162A之前,通过低通滤波器128A来使其平滑。如本领域所熟知的,PLL将频率合成器的输出锁定为振荡器150输出的(N+k/q)倍。图6中示出的第一频率合成器的输出具有频率Fout1和相位φout1
在图6中,RF电路还包括第二频率合成器,该第二频率合成器包括PLL,该PLL具有相位频率检测器152B、低通滤波器128B、电压控制振荡器162B和分频器160B。如下文将要更详细描述的,第一频率合成器通过同步信号分配器160A连接到第二频率合成器,所述同步信号分配器160A用来从第一频率合成器的输出向第二频率合成器的相位频率检测器152B分配具有频率Fchain和相位φchain的同步信号。
根据本发明的实施例,图6中由虚线指示的组件没有启用,但是只是为了示出的目的,这里包括这些组件用来展示:可以使用重复的组件集合在半导体管芯上制造用本文的RF电路的多个频率合成器,其中一些频率合成器可以是启用的并且另一些可以是禁用的以实现期望的功能。这是公知常识并且本领域技术人员可以理解。提供了多个复用器154A、168和154B以便禁用不需要的零件。在图6中,这些零件包括例如第二频率合成器的晶体振荡器151、第二频率合成器的分数N分频器156B以及分频器160A与第一频率合成器的相位频率检测器152A之间的连接。在一些实现中,这些零件可以被完全忽略,由此将不需要包括复用器154A、168和154B。
在一些实施例中,第二频率合成器还可以包括移相器136,用来将相移施加到第二频率合成器的输出。第二频率合成器的输出具有频率Fout2和相位φout2。在通过移相器136施加相移之前的第二频率合成器的输出具有频率Fout2_unshifted和相位φout2_unshifted。移相器136可以用于相对于第一频率合成器的输出来调谐第二频率合成器的输出。
第二频率合成器的PLL是整数N PLL。因此第二频率合成器的分频器160B是整数N分频器。在该实施例中,从第一频率合成器的输出分配同步信号,并且通过分频器160A向第二频率合成器的相位频率检测器152B提供该同步信号。根据本发明的实施例,分频器160A具有与第二频率合成器的PLL的分频器160B相同的模数。因此,分配器160A也是整数N分频器。两个分配器160A和160B的这种方式的匹配提供了第二频率合成器的输出频率Fout2与第一频率合成器的输出频率Fout1相等,因为从第二频率合成器的同步信号分配器160A和分配器160B接收的相位频率检测器152B的输入将会是匹配的。
尽管两个分配器160A和160B将典型地引入一些静态延迟,第二频率合成器的未移相的输出相位φout2_unshifted将会是大约地与第一频率合成器的输出相位φout1相同。分配器160A和160B可以是静态分配器(整数N),在该情况下,由这些分配器产生的静态延迟可以是相对小并且很好地限定的。因此,即使第一频率合成器使用分数N PLL,也可以通过这样的方式(在第二频率合成器的输出处只产生小的、很好地限定的相位误差)分配基准信号。
此外,同步信号分配器160A还可以用来通过对第一频率合成器的输出的频率进行分频以产生同步信号来降低同步信号的频率,所述同步信号具有的Fchain<Fout1频率。如本文中的描述,因为同步信号是相对低的频率,所以减轻了向第二频率合成器分配同步信号中设计的实际困难。
图7示出了根据本发明另一个实施例的RF电路。除下文描述的内容以外,该实施例的组件和操作在本质上类似于上文关于图6描述组件和操作。
在图7的实施例中,RF电路的第一频率合成器配置有第一调谐分配器266A,而第二频率合成器配置有调谐分配器266B。每个调谐分配器266A、266B操作为将每个频率合成器的PLL的输出用因子P进行分频(其中P是整数),以便扩展频率合成器的调谐范围。
如图7所述,在调谐分配器266A已经调谐输出之后,从第一频率合成器的输出提供同步信号。第二频率合成器的调谐分配器266B配置为通过相同的因子(P)来对第二频率合成器的PLL的输出进行分频,调谐分配器266A通过该因子P对第一频率合成器的PLL的输出进行分频。为了考虑调谐分配器266A产生的输出频率中的变化,并且为了确保每个频率合成器Fout1和Fout2的相应的输出是相等的,分频器260A和260B两者配置为通过因子1/P对它们的输入进行分频。例如,在该实施例中,由于第二频率合成器的PLL的同步信号分配器260A和分频器260B两者都是整数N分频器,每个分配器通过对它的输入信号进行分频的因子将因此是N/P。
因此,图7的实施例允许在每个频率合成器中提供调谐分配器,同时还允许用来向第二频率合成器分配适当的同步信号的同步信号分配器260A的正确操作。
可以设想到,在提供了例如分频器266A和266B的分频器的情况下,备选地,同步信号分配器可以在调谐分配器266A之前连接到第一频率合成器(即,在电压控制振荡器262A与调谐分配器266A之间)。在该备选示例中,分频器260B还应该在电压控制振荡器262B与调谐分配器266B之间。在该备选示例中,因为同步信号并不考虑与调谐分配器266A相关联的相移,并且并不因此考虑分频器266A的位置起始相位,将需要进行分开的提供来校正在电路起始处的位置相位。相反,图7中示出的布置不会呈现该问题,因为同步信号从在调谐分配器266A之后的第一频率合成器中的点流出,由此同步信号的相位中包括其相位。
图6和7中示出的示例包括第一频率合成器和第二频率合成器。然而,如本文中提到的,可以设想到RF电路中可以包括其它频率合成器。具体地,可以设想到除了图6和7中示出的第二频率合成器之外,其它频率合成器还可以连接到第一频率合成器,用来从那里以类似于上述的方式来接收同步信号。每个其它频率合成器可以配置为包括与第二频率合成器相同的组件,并且还可以通过分频器(例如上文中描述的分频器160A或260A)连接到第一频率合成器。
为了在第一频率合成器与多个其它频率合成器(包括第二频率合成器和其它频率合成器)之间分配同步信号,可以设想到多个不同方法。例如,并且参照图6和7,单个公共同步信号分配器(例如分频器160A或分频器260A)可以用于产生公共同步信号,该公共同步信号然后可以向每个其它频率合成器分配。这具有每个其它频率合成器接收具有相同噪声特性的相同同步信号的优点。在备选实施例中,可以设想到的是,分离的同步分频器可以向每个其它频率合成器提供。该方法的缺点可能是多个分离的同步信号分配器每个可以具有不同的噪声特性,由此可以提高同步信号的各种不同的分配路径之间的噪声(例如相位噪声)差别。
还可以设想到用来分配同步信号的不同拓扑。例如,图8A示出了使用菊花链拓扑的同步信号分配。在图8A中,RF电路300包括第一频率合成器310、第二频率合成器320和一个或多个其它频率合成器,例如频率合成器330。第一频率合成器例如从上文关于图6和7描述的振荡器接收具有频率Fref1的基准信号。第一频率合成器310使用该信号来产生它的具有频率Fout1的输出。具有频率Fchain的同步信号然后传递到第二频率合成器320,该第二频率合成器使用同步信号来产生它的具有频率Fout2的输出。该同步信号然后从第二频率合成器320传递到其它频率合成器330,并依此类推。在每个情况下,具有频率的同步信号来自于对应的频率合成器的输出(Fout1、Fout2、,Fout3依此类推)。因此,图8中使用的方法的缺点是同步信号中的噪声会随着菊花链上的每个相继的点而逐渐增加。
虽然菊花链拓扑很好地适于高操作链接频率,本发明实施例可以使用相对低的同步信号频率Fchain的这一事实使得能够使用星型拓扑。在图8B中示出了这种情况的示例。
在图8B中,RF电路400包括第一频率合成器410、第二频率合成器420和至少一个其它频率合成器430。第一频率合成器310例如从具有频率Fref1的振荡器接收基准信号,并且使用该基准信号来产生它的具有频率Fout1的输出。在该实施例中,同步信号然后直接传递到第二频率合成器和其它频率合成器的每一个。因此,第二频率合成器420和每个其它频率合成器直接地并且并不通过任何中间频率合成器来接收同步信号。以这种方式,可以确保第二频率合成器和其它频率合成器的每一个均接收具有相同或类似特性(例如就相位噪声而言)的同步信号。
本发明的实施例可以在需要在RF电路中产生相位相干信号的任何情况中应用。本发明的实施例寻找其中分配相应的RF电路的频率合成器的具体实施例(例如不再相同半导体管芯上设置),在这种情况下,频率合成器之间的同步可以在相对高的输出频率下(例如,RF频率)变得不确定。
根据本发明的实施例,可以提供RF加热设备(例如微波炉),其中包含本文描述的类型的RF电路。RF电路可以提供RF辐射频率的封闭控制,该RF辐射引入到这样的RF加热设备(由于在第一频率合成器中提供分数N锁相环)的腔体中,同时RF电路还确保了RF加热设备的每个多个信道的频率合成器之间的相位相干性。该相位相干性可以在调谐之前提供输出的很好地限定的集合。
因此,描述了用于提供相位相干信号的RF电路、包括该RF电路的RF加热设备以及用于在RF电路中提供相位相干信号的方法。RF电路包括第一频率合成器和第二频率合成器,该第一频率合成器包括分数N锁相环,该第二频率合成器包括整数N锁相环。通过同步信号分配器将第一频率合成器的输出连接到第二频率合成器的整数N锁相环的相位频率检测器,用于从第一频率合成器向第二频率合成器分配同步信号。第二频率合成器的整数N锁相环包括与同步信号分配器的模数相同的分频器。
尽管描述了本发明的具体实施例,应当设想到的是,在本发明声明的范围内可以进行多种改进/添加和/或替换。

Claims (14)

1.一种用于提供相位相干信号的RF电路,所述电路包括:
第一频率合成器,所述第一频率合成器包括分数N锁相环;以及
第二频率合成器,所述第二频率合成器包括整数N锁相环;
其中,经由同步信号分配器将所述第一频率合成器的输出连接到所述第二频率合成器的整数N锁相环的相位频率检测器,用于从所述第一频率合成器向所述第二频率合成器分配同步信号,并且
其中所述第二频率合成器的整数N锁相环包括与所述同步信号分配器相同模数的分频器,
其中所述同步信号分配器和所述分频器是静态分配器。
2.根据权利要求1所述的RF电路,其中所述同步信号的频率Fchain低于所述第一频率合成器的输出频率Fout
3.根据权利要求1或2所述的RF电路,其中所述第一频率合成器的输出配置有调谐分配器,用于扩展所述第一频率合成器的调谐范围,其中所述同步信号包括由所述调谐分配器调谐的所述第一频率合成器的输出。
4.根据权利要求3所述的RF电路,其中所述调谐分配器操作为除以P,其中P是整数,并且其中所述同步信号分配器和所述分频器两者都配置为除以1/P的倍数。
5.根据权利要求1或2的RF电路,包括一个或多个其它频率合成器,每个所述其它频率合成器包括整数N锁相环,其中所述第一频率合成器的输出经由同步信号分配器连接到每个其它频率合成器的整数N锁相环的相位频率检测器,用于从所述第一频率合成器向所述第二频率合成器分配同步信号,并且其中所述每个其它频率合成器的整数N锁相环包括与所述同步信号分配器的相同模数的分频器。
6.根据权利要求5的RF电路,其中所述同步信号分配器是连接到所述第二频率合成器和每个其它频率合成器的整数N锁相环的相位频率检测器的公共分频器。
7.根据权利要求5所述的RF电路,包括相应的同步信号分配器,用于将所述第一频率合成器的输出连接到所述第二频率合成器和每个其它频率合成器的每个相应锁相环的相位频率检测器。
8.根据权利要求5所述的RF电路,其中所述第二频率合成器与每个其它频率合成器以星型拓扑的方式连接到所述第一频率合成器。
9.根据权利要求1或2所述的RF电路,其中所述第二频率合成器和/或每个其它频率合成器的输出配置有移相器,用于相对于所述第一频率合成器的输出信号的相位来可控制地调谐所述第二频率合成器和/或每个其它频率合成器的输出信号的相位。
10.根据权利要求1或2所述的RF电路,包括位于分离的半导体管芯上的频率合成器中的至少两个。
11.一种RF加热设备,包括任一前述权利要求所述的RF电路。
12.一种用于在RF电路中提供相位相干信号的方法,所述方法包括:
提供第一频率合成器和至少一个其它频率合成器,所述第一频率合成器包括分数N锁相环,所述其它频率合成器包括整数N锁相环;
通过经由同步信号分配器向每个其它频率合成器的整数N锁相环的相位频率检测器提供所述第一频率合成器的输出信号,在所述RF电路中从所述第一频率合成器向所述每个其它频率合成器分配同步信号,其中所述每个其它频率合成器的整数N锁相环包括与所述同步信号分配器相同模数的分频器,
其中所述同步信号分配器和所述分频器是静态分配器。
13.根据权利要求12所述的方法,包括使用星型拓扑在所述RF电路中从所述第一频率合成器向每个其它频率合成器分配所述同步信号。
14.根据权利要求12或13所述的方法,还包括相对于所述第一频率合成器的输出相位来调谐由每个其它频率合成器提供的输出信号的相位。
CN201510476744.5A 2014-08-07 2015-08-06 Rf电路 Active CN105375882B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14290233.7 2014-08-07
EP14290233.7A EP2983294B1 (en) 2014-08-07 2014-08-07 RF circuit

Publications (2)

Publication Number Publication Date
CN105375882A CN105375882A (zh) 2016-03-02
CN105375882B true CN105375882B (zh) 2018-07-27

Family

ID=51422029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510476744.5A Active CN105375882B (zh) 2014-08-07 2015-08-06 Rf电路

Country Status (3)

Country Link
US (1) US9548751B2 (zh)
EP (1) EP2983294B1 (zh)
CN (1) CN105375882B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317283A (en) * 1993-06-08 1994-05-31 Nokia Mobile Phones, Ltd. Method to reduce noise in PLL frequency synthesis
GB2340680A (en) * 1995-05-19 2000-02-23 Prince Corp A phase locked loop circuit for use in a transmitter
EP1434352A1 (en) * 2002-12-23 2004-06-30 STMicroelectronics Belgium N.V. Delay-compensated fractional-N frequency synthesizer
CN101421930A (zh) * 2006-04-12 2009-04-29 Nxp股份有限公司 配置锁相环电路的方法以及系统
CN102075182A (zh) * 2009-11-24 2011-05-25 中国科学院微电子研究所 一种快速锁定的电荷泵锁相环
CN102811052A (zh) * 2011-05-31 2012-12-05 比亚迪股份有限公司 一种锁相环电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856766A (en) * 1997-06-30 1999-01-05 Motorola Inc. Communication device with a frequency compensating synthesizer and method of providing same
US6008704A (en) * 1998-06-09 1999-12-28 Rockwell Collins, Inc. Fractional frequency synthesizer with modulation linearizer
US6833764B1 (en) * 2002-12-16 2004-12-21 Advanced Micro Devices, Inc. Apparatus and method for synthesizing a frequency using vernier dividers
US8655296B2 (en) * 2007-12-18 2014-02-18 Harris Corporation Frequency synthesizer and related method for generating wideband signals
US7893736B2 (en) * 2008-11-14 2011-02-22 Analog Devices, Inc. Multiple input PLL with hitless switchover between non-integer related input frequencies
DE102008044355A1 (de) * 2008-12-04 2010-06-10 Robert Bosch Gmbh Modulares Radarsystem
US9094028B2 (en) * 2012-04-11 2015-07-28 Rambus Inc. Wide range frequency synthesizer with quadrature generation and spur cancellation
US9112517B1 (en) * 2013-06-04 2015-08-18 Pmc-Sierra Us, Inc. Low-noise flexible frequency clock generation from two fixed-frequency references

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317283A (en) * 1993-06-08 1994-05-31 Nokia Mobile Phones, Ltd. Method to reduce noise in PLL frequency synthesis
GB2340680A (en) * 1995-05-19 2000-02-23 Prince Corp A phase locked loop circuit for use in a transmitter
EP1434352A1 (en) * 2002-12-23 2004-06-30 STMicroelectronics Belgium N.V. Delay-compensated fractional-N frequency synthesizer
CN101421930A (zh) * 2006-04-12 2009-04-29 Nxp股份有限公司 配置锁相环电路的方法以及系统
CN102075182A (zh) * 2009-11-24 2011-05-25 中国科学院微电子研究所 一种快速锁定的电荷泵锁相环
CN102811052A (zh) * 2011-05-31 2012-12-05 比亚迪股份有限公司 一种锁相环电路

Also Published As

Publication number Publication date
US9548751B2 (en) 2017-01-17
EP2983294A1 (en) 2016-02-10
EP2983294B1 (en) 2019-07-03
US20160043728A1 (en) 2016-02-11
CN105375882A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
KR100710127B1 (ko) 지연 동기 루프를 이용한 클록 생성기 및 클록 생성 방법
KR101217345B1 (ko) 재구성 가능한 주파수 생성을 위한 방법 및 장치
JPH07202655A (ja) クロック合成器
US20070194817A1 (en) Spread-spectrum clocking
JP2010035015A (ja) Pll回路、並びに通信装置及びその折り返し試験方法
JP5213789B2 (ja) 高周波発振源
US8004324B2 (en) Phase-locked loop frequency synthesizer of fractional N-type, and phase shift circuit with frequency converting function
US9628066B1 (en) Fast switching, low phase noise frequency synthesizer
EP3289686A1 (en) Digital phase controlled plls
KR20180006964A (ko) 주파수 분할기, 위상-동기 루프, 트랜시버, 무선국 및 주파수 분할 방법
US9735788B2 (en) Phase locked loop for reducing fractional spur noise
US9571071B2 (en) Frequency synthesizer circuit
EP3117524B1 (en) Frequency synthesizer
US10965295B1 (en) Integer boundary spur mitigation for fractional PLL frequency synthesizers
CN105375882B (zh) Rf电路
TWI650948B (zh) 使用鎖相迴路之頻率合成
EP1030451A1 (en) Phase-locked loop
US10241539B2 (en) Self-synchronizable network
JP5717408B2 (ja) 注入同期発振器
US8736325B1 (en) Wide frequency range clock generation using a single oscillator
JP2010283830A (ja) 通信装置及びその折り返し試験方法
JP2013232831A (ja) 注入同期発振器
US9698800B2 (en) System and method for clock generation with an output fractional frequency divider
CN112313878A (zh) 相位振幅控制振荡装置
KR102718725B1 (ko) 위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant