CN105355615A - 一种芯片的片上导线直接引出结构及制作方法 - Google Patents
一种芯片的片上导线直接引出结构及制作方法 Download PDFInfo
- Publication number
- CN105355615A CN105355615A CN201510736310.4A CN201510736310A CN105355615A CN 105355615 A CN105355615 A CN 105355615A CN 201510736310 A CN201510736310 A CN 201510736310A CN 105355615 A CN105355615 A CN 105355615A
- Authority
- CN
- China
- Prior art keywords
- groove
- wire
- chip
- hole
- welding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Micromachines (AREA)
Abstract
本发明涉及一种芯片的片上导线直接引出结构及制作方法,属于电子器件类。本发明特征在于使用微加工方法,在硅片表面形成一个容纳导线的槽,槽的形状为V形、梯形、U形、弧形、方形或其组合的凹槽、凹坑或者通孔,然后再在其上制作金属电极,从而实现百微米到毫米量级导线的直接引出结构。提供了一种在芯片上实现百微米到毫米量级导线的直接引出结构,从而可显著提高导线与芯片的连接强度,避免由于温度或者压力等外界环境变化以及人员操作所导致的芯片与导线的连接损坏而引起的断路等问题。
Description
技术领域
本发明涉及一种芯片的片上导线直接引出结构及制作方法,属于电子器件类。
背景技术
在IC芯片或MEMS芯片封装的过程中,为了保持产品具有一定的柔软性或自由度,或满足在特定的体积和温度下的应用要求,有时不能采用管壳或者塑料封装进行电连接,只能直接在芯片上采用导线引出实现电信号采集或对芯片供电。这样,在封装或封装后操作以及使用的过程中,由于高温、振动等因素,时常会造成导线与芯片的结合处承受巨大应力。由于导线的管径相对芯片较粗,芯片表面平整度较好,目前一般采用热焊接、激光焊接等方法来实现导线的直接引出。但是采用这些方法虽然可能暂时实现导线与器件的电连接,由于焊接接触面积过小,在高温下使用一段时间后,焊锡非常容易退化软化;或者由于弯折等动作导致焊接点受力,从而出现芯片上的金属薄膜与衬底的结合力下降、脱落,出现虚焊。
本发明拟提出一种引出结构,在不增大芯片尺寸的情况下巧妙地增加焊接面积,提高芯片与导线的焊接牢固度,减少引线焊接失效的概率,从而提高器件使用的可靠性。
发明内容
本发明的目的之一在于提供一种芯片的片上导线直接引出结构,具体地说本发明提出了使用微加工方法,在硅片表面形成一个容纳导线的槽,槽的形状为可以为V形、梯形、U形、弧形、方形或其组合的凹槽、凹坑或者通孔,然后在其上制作金属电极,从而实现百微米到毫米量级导线的直接引出结构。由于增大了芯片焊接区域面积,可以减小芯片连接后硅片厚度与电极厚度和导线直径构成的整体厚度,有效分散承载的应力,显著提高芯片与百微米到毫米量级导线的电连接牢固性和可靠性。
本发明的目的之二是所述的芯片的片上导线直接引出结构的制作方法,
本发明的特征在于,采用厚度大于导线半径的(100)或(110)晶面的硅片,利用硅的湿法腐蚀技术,从硅片正面或者反面刻蚀出凹槽或者凹坑,或者结合通孔设计,用于固定电路连接的导线。凹坑和凹槽可以为硅片各向异性腐蚀获得的V形、梯形、U形、弧形或方形的槽或凹坑,也可以为硅片干法刻蚀得到的V形、梯形、U形、弧形或方形的凹槽或凹坑,或者其他手段获得的V形、梯形、U形、弧形或方形的凹槽或凹坑。通孔可以为单向腐蚀或者正反两面双向腐蚀制作,或者干法刻蚀获得,或者激光打孔等其他手段获得。焊接区域一般覆盖由边长不小于导线直径构成的正方形面积的芯片平面以及部分或者全部的凹槽与凹坑。芯片正反两面的相关区域可以同时有凹槽或者凹坑结构,并有金属薄膜作为电极,通过通孔内壁的金属层相连通,从而达到既作为正反两面器件结构间的电互联通道,又同时作为引出导线的定位孔。通孔内壁也可以没有金属层,仅仅由穿过通孔的导线在正反两面分别焊接,达到连接两侧并同时引出的目的,或者在只有一侧有电路的情况下,仅仅起到加固引出焊接强度的作用。
本发明所述的结构的制作具体步骤是:
步骤1在硅片的正面,利用湿法各向具异性腐蚀方法,腐蚀V形、梯形、U形、弧形、方形或其它组合的槽;
步骤2分两种情况
(a)用溅射或蒸发工艺,在步骤1制作的槽中形成均匀的金属薄膜;
(b)或用干法刻蚀工艺或激光等工艺在步骤1制作的槽的另一端刻蚀出一个直径不小于导线直径的圆孔,或在芯片正面或背面的槽中都形成一层金属薄膜,确保槽侧壁完全被金属薄膜覆盖;
步骤3分两种情形
(a)焊接时,将直径不大于所述槽的宽度的金属丝或多股金属金属丝绞或镶嵌入步骤1所述的腐蚀槽中,再采用手工焊使整个槽中填满焊锡,形成牢固的焊接结构;
(b)焊接时,先将直径不大于步骤1所述的不同形状槽宽度的金属丝或多股金属丝线从正面穿进孔中,并在背面留出一小段,然后弯折金属丝,使之沿不同形状的槽的走向延展,镶嵌在槽中,采用手工焊或回流焊方法,形成牢固的焊接;
步骤2中(a)与步骤3中(a)对应;步骤2中(b)与步骤3(b)对应。
总之,本发明提供了一种在芯片上实现百微米到毫米量级导线的直接引出结构,可显著提高导线与芯片的连接强度,避免由于温度或者压力等外界环境变化以及人员操作所导致的芯片与导线的连接损坏而引起的断路等问题。
附图说明
图1为V形、梯形、U形、弧形或方形的凹槽或凹坑的基本结构剖面图;a)V形,b)梯形,c)U形,d)弧形。
图2为V形、梯形、U形、弧形或方形的凹槽、凹坑组合以及凹槽、凹坑结构剖面图示例。其中a)为双V形槽组合,b)为双梯形槽组合,c)为双方形槽组合,d)为双U形槽组合,e)为双V形槽与通孔组合的截面图,f)为双梯形槽与通孔组合的截面图,g)为双方形槽与通孔组合的截面图,h)为双U形槽与通孔组合的截面图。
图3为基于V形(a)、梯形(b)、U形(c)、弧形(d)的凹槽或凹坑的金属电极与百微米到毫米量级导线的直接引出结构示例
图4为单侧V型槽片上金属电极结构(a)及其导线焊接后(b)的实施效果图。
图5为单侧梯形槽与通孔的组合片上金属电极结构及其导线焊接后的实施效果图,其中a)为没有安装导线时的情况,b)为安装导线之后的情况,c)和d)分别为安装导线之后的横截面与纵截面图。
图中,各数字标号代表的含义为:
1‐各向异性腐蚀得到的V型槽
2‐电路连接用导线
3‐芯片焊接区域
4‐各向异性腐蚀得到的梯形槽
5‐通孔
具体实施方式
实施例1:
在硅片正面,利用湿法各向异性腐蚀,例如KOH腐蚀出V型槽,再用溅射或者蒸发工艺,在槽中形成一层均匀的0.1‐3微米厚的金属薄膜,确保槽侧壁完全被金属薄膜覆盖,光刻工艺腐蚀出V型槽图形,作为电连接的接口。
焊接时,将直径不大于V形槽宽度的金属丝或者多股金属丝绞线镶嵌入上述V型槽中,采用手工焊使整个槽中填满焊锡,形成牢固的焊接结构。至此达到直接将金属丝在芯片上的导线直接引出。
在导线受到外力的作用时,由于处于V型槽中的金属丝被焊锡浸润的表面积比平面焊接的要大,因此金属丝虚焊的概率要小的多,其抗拉强度得到很大提高。同时,由于V型槽的存在,占用同样芯片面积的焊接区域,实际金属薄膜面积增大,在金属薄膜与下面衬底单位面积的结合强度相同的情况下,也提高了整个金属薄膜的抗拉能力。
实施例2
在硅片正面,利用湿法各向异性腐蚀,例如KOH腐蚀出梯型槽,再利用干法刻蚀,例如DRIE,在背离引出端的槽的另一端刻蚀出一个直径不小于导线直径的圆孔。根据实际需求用溅射或者蒸发工艺在芯片背面,或者芯片正面的槽中,或者芯片正面与背面都形成一层金属薄膜,确保槽侧壁完全被金属薄膜覆盖,光刻腐蚀出电极图形,作为电连接的接口。
焊接时,先将直径不大于V形槽宽度的金属丝或者多股金属丝绞线从正面穿进孔中,并在背面留出一小段,然后弯折金属丝,使之沿梯形槽的走向延展,尽量镶嵌在梯形槽中,手工焊或者回流焊,使整个孔以及槽中填满焊锡,形成牢固的焊接结构。
此结构比实施例1中的导线引出方式更加牢固可靠。除了拥有实施例1中V形槽所带来的优势以外,在导线收到外力的作用时,由于通孔的存在,原来直接作用于金属膜上的作用力中的很大一部分将转移为处于通孔中的那段金属丝受到的剪切力,而金属丝可以承受的剪切力比薄膜与衬底的结合力要大的多,因此可以大幅提高导线的抗拉强度,从而增加电连接的可靠性。
虽然,实施例1和2分别叙述了V形槽和梯形槽,实际上对发明内容中所述的其他形状及其组合的结构完全适用。
Claims (9)
1.一种芯片的片上导线直接引出结构,其特征在于使用微加工方法,在硅片表面形成一个容纳导线的槽,槽的形状为V形、梯形、U形、弧形、方形或其组合的凹槽、凹坑或者通孔,然后再在其上制作金属电极,从而实现百微米到毫米量级导线的直接引出结构。
2.按权利要求1或2所述的结构,其特征在于所述的硅片是指厚度大于导线半径的(100)或(110)晶面的硅片。
3.按权利要求1所述的结构,其特征在于所述的通孔为单向腐蚀或正反两面双向腐蚀方法制作,或干法刻蚀或激光打孔。
4.按权利要求1或3所述的结构,其特征在于所述组合的凹槽、凹坑或者通孔有下述八种中任意一种:
a)为双V形槽组合,b)为双梯形槽组合,c)为双方形槽组合,d)为双U形槽组合,e)为双V形槽与通孔组合,f)为双梯形槽与通孔组合,g)为双方形槽与通孔组合,h)为双U形槽与通孔组合。
5.按权利要求1所述的结构,其特征在于芯片的正反两面同时有凹槽或凹坑,并有金属薄膜作为电极,通过通孔内壁的金属相连通,作为正反两面器件结构间的电互联通道和引出导线的定位孔。
6.按权利要求1或5所述的结构,其特征在于通孔内壁也可没有金属层,由穿过通孔的导线在正反两面的分别焊接,达到连接两侧并同时引出的目的,或者在只有一侧有电路的情况下,仅起到加固引出焊接强度的作用。
7.制作如权利要求1‐3或5中任一项所述的结构的方法,其特征在于具体步骤是:
步骤1在硅片的正面,利用湿法各向具异性腐蚀方法,腐蚀V形、梯形、U形、弧形、方形或其组合的槽;
步骤2分两种情况
(a)用溅射或蒸发工艺,在步骤1制作的槽中形成均匀的金属薄膜;
(b)或用干法刻蚀工艺或激光等工艺在步骤1制作的槽的另一端刻蚀出一个直径不小于导线直径的圆孔,或在芯片正面或背面的槽中都形成一层金属薄膜,确保槽侧壁完全被金属薄膜覆盖;
步骤3分两种情形
(a)焊接时,将直径不大于所述槽的宽度的金属丝或多股金属丝绞线镶嵌入所述的腐蚀槽中,再采用手工焊使整个槽中填满焊锡,形成牢固的焊接结构;
(b)焊接时,先将直径不大于步骤1所述的不同形状槽宽度的金属丝或多股金属丝线从正面穿进孔中,并在背面留出一小段,然后弯折金属丝,使之沿不同形状的槽的走向延展,镶嵌在槽中,采用手工焊或回流焊方法,形成牢固的焊接;
步骤2中(a)与步骤3中(a)对应;步骤2中(b)与步骤3(b)对应。
8.按权利要求7所述的方法,其特征在于步骤2中(a)所述的金属薄膜厚度为0.1~3微米。
9.按权利要求6所述的方法,其特征在于焊接时焊接区域覆盖由边长不小于导线直径构成的正方形面积的芯片平面以及部分或者全部的凹槽或凹坑。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510736310.4A CN105355615B (zh) | 2015-11-02 | 2015-11-02 | 一种芯片的片上导线直接引出结构及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510736310.4A CN105355615B (zh) | 2015-11-02 | 2015-11-02 | 一种芯片的片上导线直接引出结构及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105355615A true CN105355615A (zh) | 2016-02-24 |
CN105355615B CN105355615B (zh) | 2019-03-08 |
Family
ID=55331554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510736310.4A Active CN105355615B (zh) | 2015-11-02 | 2015-11-02 | 一种芯片的片上导线直接引出结构及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105355615B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB802262A (en) * | 1954-11-02 | 1958-10-01 | Pye Ltd | Improvements in or relating to transistors and to methods of producing the same |
US20080029845A1 (en) * | 2006-08-07 | 2008-02-07 | University Of Central Florida Research Foundation | On-Chip Magnetic Components |
US20080050267A1 (en) * | 2004-09-30 | 2008-02-28 | Hiroshi Murai | Au Alloy Bonding Wire |
CN101250482A (zh) * | 2008-03-28 | 2008-08-27 | 重庆大学 | 一种用于细胞电融合的微电极阵列芯片 |
CN103500729A (zh) * | 2013-10-18 | 2014-01-08 | 中国科学院上海微系统与信息技术研究所 | 硅转接板结构及其圆片级制作方法 |
CN205140951U (zh) * | 2015-11-02 | 2016-04-06 | 上海芯敏微系统技术有限公司 | 一种芯片的片上导线直接引出结构 |
-
2015
- 2015-11-02 CN CN201510736310.4A patent/CN105355615B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB802262A (en) * | 1954-11-02 | 1958-10-01 | Pye Ltd | Improvements in or relating to transistors and to methods of producing the same |
US20080050267A1 (en) * | 2004-09-30 | 2008-02-28 | Hiroshi Murai | Au Alloy Bonding Wire |
US20080029845A1 (en) * | 2006-08-07 | 2008-02-07 | University Of Central Florida Research Foundation | On-Chip Magnetic Components |
CN101250482A (zh) * | 2008-03-28 | 2008-08-27 | 重庆大学 | 一种用于细胞电融合的微电极阵列芯片 |
CN103500729A (zh) * | 2013-10-18 | 2014-01-08 | 中国科学院上海微系统与信息技术研究所 | 硅转接板结构及其圆片级制作方法 |
CN205140951U (zh) * | 2015-11-02 | 2016-04-06 | 上海芯敏微系统技术有限公司 | 一种芯片的片上导线直接引出结构 |
Also Published As
Publication number | Publication date |
---|---|
CN105355615B (zh) | 2019-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI333817B (en) | A substrate having blind hole and the method for forming the blind hole | |
JP5341114B2 (ja) | ワイヤ素子とワイヤ素子を固定する少なくとも1つのバンプを備えた溝を有するマイクロエレクトロニックチップのアセンブリ | |
KR101905995B1 (ko) | 양면냉각형 파워모듈 | |
JP5615825B2 (ja) | 溝を有する超小型電子チップとストランドの形をしたワイヤ要素との組立体及び組立方法 | |
CN102754203B (zh) | 在具有多层焊盘上金属化的接合焊盘及形成方法 | |
KR20060049324A (ko) | 반도체 장치 및 그 제조 방법 | |
US9691682B2 (en) | Optoelectronic semiconductor component having an electrically insulating element | |
CN205140951U (zh) | 一种芯片的片上导线直接引出结构 | |
CN103824836A (zh) | 半导体承载元件及半导体封装件 | |
US6462425B1 (en) | Semiconductor device and manufacturing method thereof | |
CN105101673A (zh) | 金属基座基板、功率模块、以及金属基座基板的制造方法 | |
JP2010129671A (ja) | 電力用半導体モジュール | |
WO2010035499A1 (ja) | リードフレーム基板とその製造方法ならびに半導体装置 | |
KR20160119083A (ko) | 기판내 비아로의 연결의 신뢰성을 개선하기 위한 방법 및 장치 | |
KR20170126469A (ko) | 칩 배열 및 접촉 연결을 형성하는 방법 | |
JP2010219513A5 (zh) | ||
EP2466659B1 (en) | Light emitting device | |
JP5101467B2 (ja) | 電力用半導体モジュール | |
CN102694081A (zh) | 发光二极管制造方法 | |
JP2001223240A (ja) | 半導体装置 | |
CN105355615A (zh) | 一种芯片的片上导线直接引出结构及制作方法 | |
CN102023274A (zh) | 一种去除芯片陶瓷封装体的方法 | |
CN108847409B (zh) | 一种智能功率模块及其制备方法 | |
US9847279B2 (en) | Composite lead frame structure | |
CN102437133A (zh) | 半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20170523 Address after: 215000 Jiangsu, Suzhou Industrial Park Jinji Lake Road, Suzhou, No. 99, northwest of the city of Suzhou, building 401, room 07 Applicant after: SUZHOU GANXIN MICRO SYSTEMS TECHNOLOGY CO., LTD. Address before: 201210 room 1, building 608, No. 206-207, midsummer Road, Shanghai, Pudong New Area Applicant before: Shanghai Simst Microsystem Technology Co., Ltd. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |