CN105353817B - 一种适用于高精度adc的低噪声基准电路 - Google Patents
一种适用于高精度adc的低噪声基准电路 Download PDFInfo
- Publication number
- CN105353817B CN105353817B CN201510738659.1A CN201510738659A CN105353817B CN 105353817 B CN105353817 B CN 105353817B CN 201510738659 A CN201510738659 A CN 201510738659A CN 105353817 B CN105353817 B CN 105353817B
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- type metal
- chopping modulation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种适用于高精度ADC的低噪声基准电路,包括:时钟电路、带有两级斩波调制的带隙基准产生电路和上电快速启动滤波电路;时钟电路为两级斩波调制器CP1、CP2提供两相非交叠时钟,并为快速启动电路提供上电延时信号;所述的带有两级斩波调制的带隙基准电路的输出端连接到带有快速上电启动的滤波电路的输入端,两级斩波调制器CP1和CP2可以消除运放OP输入端失调电压,并将低频噪声调制至高频;快速启动滤波电路即可以在上电过程中完成快速上电,也可以在整体电路稳定工作时变成低通滤波器,将前级电路调制到高频部分的噪声消除,从而可以为高精度的ADC提供较低噪声的基准。
Description
技术领域
本发明涉及一种低噪声基准电路,为高精度模/数转换器提供参考电压,属于集成电路技术领域。
背景技术
众所周知,随着CMOS集成电路的集成度日益变大,越来越多的芯片采用片内电压和电流基准,而不需要增加额外的基准源芯片,可以节省成本。因此,片上的基准电路被广泛应用于诸如模/数转换器、通信、数据采集、传感器等电路中。其中高精度模/数转换器的基准源直接影响转换器本身的性能,需要基准源具有较低的噪声。
目前,大多数的片内电压基准源一般由带隙基准(bandgap)产生,其输出电压值是一个基本与温度无关的值。所述的带隙基准源包括:运算放大器(OP)、P型MOS管PM1、PM2和PM3,双极型晶体管Q0、Q1和Q2,电阻R1和R2。其各个器件的连接关系如附图1所示。由于运算放大器OP的钳位作用,使得OP的正负输入端的电压基本相等;同时两边电路中的电流值I1、I2和I3也均相等,即有
BG_vout=(ΔVbe/R1)*R2+Vbe2
其中,ΔVbe=Vbe1-Vbe0。因为ΔVbe是一个与温度正相关的值,而Vbe2是一个与温度成负相关的值,所以只要调整R2/R1的值就可以得到一个与温度不相关的电压值BG_vout。
但是,附图1所示的带隙基准电路中,运放OP的输入端会因为工艺偏差引入输入失调电压,影响整个电路的输出。另外,附图1所示的带隙基准电路具有很大的噪声,其并不能很好的抑制基准源本身的噪声,特别是器件本身的闪烁噪声(即1/f噪声),因此不能直接应用于高精度ADC。
发明内容
发明目的:针对现有技术中存在的问题与不足,本发明提出一种适用于高精度ADC的低噪声基准电路。
技术方案:一种适用于高精度ADC的低噪声基准电路,包括:时钟电路、带有两级斩波调制的带隙基准产生电路和上电快速启动滤波电路;所述带有两级斩波调制的带隙基准输出端与所述快速启动滤波电路的输入端连接。所述时钟电路包括两相非交叠时钟模块和上电延时信号模块;其中两相非交叠时钟模块输出端连接带有两级斩波调制器的带隙基准产生电路中的斩波调制器CP1和斩波调制器CP2的输入端,向斩波调制器CP1和斩波调制器CP2提供两相非交叠时钟,上电延时信号模块连接所述的上电快速启动电路的输入端,为上电快速启动电路提供上电延时信号。
所述的第一级斩波调制器CP1和第二级斩波调制器CP2用于消除运算放大器的输入失调电压并将运算放大器产生的低频噪声调制至高频。
所述快速启动滤波电路包括:P型MOS管PM3,N型MOS管NM1,N型MOS管NM2,N型MOS管NM3,电阻R3,以及电容器C0。P型MOS管PM3的栅极与运放OP的输出端连接,即第二级斩波调制器CP2的输出端,从而确定了由P型MOS管PM3、N型MOS管NM3、电阻R3、N型MOS管NM2组成的对地通路上的电流值,其大小可以等于IPTAT,也可以通过调节P型MOS管PM3的尺寸大小调节其电流值大小。N型MOS管NM2的栅极连接上电延迟信号EN,在上电过程中EN为低电平,在正常工作时EN为高电平。当上电过程中,即EN为低电平时,N型MOS管NM2截止,N型MOS管NM3的漏极电压值,即V_BIAS等于VDD,从而使N型MOS管NM1工作在饱和区,此时BG_vout与Vref_OUT两端的等效阻抗非常小,处于快速上电阶段。当稳定工作时,即EN为高电平时,N型MOS管NM2工作在饱和区,此时V_BIAS=I*R3+VGS_NM3。可以通过调节R3的大小使I*R3等于BG_vout,且取N型MOS管NM1的尺(W/L)nm1<<(W/L)nm3,此时N型MOS管NM1工作在亚阈值区,BG_vout与Vref_OUT两端的阻抗非常大,等效一个非常大的电阻R,此时R与电容器C0形成一个截止频率很低的低通滤波器,这样就滤掉BG_vout中含有的高频噪声,形成一个噪声较低的基准电压Vref_OUT。
附图说明
图1为传统带隙基准电路原理图;
图2为本发明低噪声基准源产生电路的整体结构示意图;
图3为本发明低噪声基准源产生电路原理图;
图4为本发明斩波调制器具体实施示意图;
图5为本发明应用于斩波调制器的两相非交叠时钟;
图6为本发明实例具体实施时序图。
具体实施方式
下面结合具体实施例,进一步阐明本发明,应理解这些实施例仅用于说明本发明而不用于限制本发明的范围,在阅读了本发明之后,本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
图2为本发明一种适用于高精度ADC的低噪声基准电路的整体结构框图,包括:时钟电路、带有两级斩波调制的带隙基准产生电路和上电快速启动滤波电路;带有两级斩波调制的带隙基准输出端与快速启动滤波电路的输入端连接。时钟电路用于向带有两级斩波调制器的带隙基准产生电路中的斩波调制电路CP1和CP2提供两相非交叠时钟,时钟电路用于向上电快速启动滤波电路提供上电延迟信号。其中两相非交叠时钟时序图如附图5所示,上电延时信号EN的时序图如附图6所示,如图可知上电延时信号EN的电平值由POWER和SLEEP两个信号共同决定,在上电和复位时均需要产生一个时长为T1的低电平的延时信号。
带有两级斩波调制器的带隙基准产生电路包括:三个P型MOS管PM0、PM1和PM2,三个双极型晶体管Q0、Q1和Q2,两个电阻R1和R2,两个斩波调制器CP1和CP2,以及一个运算放大器OP,其各部分链接关系如附图3所示。第一级斩波调制器CP1和第二级斩波调制器CP2的具体实现方式可以是如附图4所示,其作用是消除运算放大器的输入失调电压并将运算放大器产生的低频噪声调制至高频。三个P型MOS管PM0、PM1和PM2的栅极均与运放OP的输出端连接,即第二级斩波调制器CP2的输出端,三个P型MOS管PM0、PM1和PM2的源极均与电源VDD连接;电阻R1一端与P型MOS管PM0漏极连接,另一端与双极型晶体管Q0的源极连接,双极型晶体管Q0的漏极和栅极接地;双极型晶体管Q1的源极分别与P型MOS管PM1漏极和第一级斩波调制器CP1的输入端连接;电阻R2一端与P型MOS管PM2漏极连接,另一端与双极型晶体管Q2的源极连接,双极型晶体管Q2的漏极和栅极接地。
上电快速启动滤波电路包括:P型MOS管PM3,N型MOS管NM1,N型MOS管NM2,N型MOS管NM3,电阻R3,以及电容器C0,其各部分链接关系如附图3所示。PM3的源极与电源VDD连接,P型MOS管PM3的漏极与N型MOS管NM3的栅极和漏极连接;电阻R3的一端与N型MOS管NM3的源极连接,另一端与N型MOS管NM2的漏极连接;N型MOS管NM2的源极接地,栅极与上电延迟信号EN连接。P型MOS管PM3的栅极与运放OP的输出端连接,即第二级斩波调制器CP2的输出端,从而确定了由P型MOS管PM3、N型MOS管NM3、电阻R3、N型MOS管NM2组成的对地通路上的电流值,其大小可以等于IPTAT,也可以通过调节P型MOS管PM3的尺寸大小调节其电流值大小。N型MOS管NM1的栅极连接至N型MOS管NM3的栅极和漏极,即V_BIAS,N型MOS管NM1的漏极连接所述带有两级斩波调制的带隙基准产生电路的输出端BG_vout,N型MOS管NM1的源级连接电容器C0的上极板,也即整个低噪声基准产生电路的输出端Vref_OUT。N型MOS管NM2的栅极连接上电延迟信号EN,在上电过程中EN为低电平,在正常工作时EN为高电平。其逻辑时序图如附图6所示。当上电过程中,即EN为低电平时,N型MOS管NM2截止,N型MOS管NM3的漏极电压值,即V_BIAS等于VDD,从而使NM1工作在饱和区,此时BG_vout与Vref_OUT两端的等效阻抗非常小,处于快速上电阶段。当稳定工作时,即EN为高电平时,N型MOS管NM2工作在饱和区,此时V_BIAS=I*R3+VGS_NM3。可以通过调节电阻R3的大小使I*R3等于BG_vout,且取N型MOSNM1的尺寸(W/L)nm1<<(W/L)nm3,此时N型MOS管NM1工作在亚阈值区,BG_vout与Vref_OUT两端的阻抗非常大,等效一个非常大的电阻R,此时R与电容器C0形成一个截止频率很低的低通滤波器,这样就滤掉BG_vout中含有的高频噪声,形成一个噪声较低的基准电压Vref_OUT。
Claims (1)
1.一种适用于高精度ADC的低噪声基准电路,其特征在于,包括:时钟电路、带有两级斩波调制的带隙基准产生电路和上电快速启动滤波电路;所述带有两级斩波调制的带隙基准产生电路的输出端与所述上电快速启动滤波电路的输入端连接;
所述时钟电路包括两相非交叠时钟模块和上电延迟信号模块;其中两相非交叠时钟模块输出端连接带有两级斩波调制的带隙基准产生电路中的斩波调制器CP1和斩波调制器CP2的输入端,向斩波调制器CP1和斩波调制器CP2提供两相非交叠时钟,上电延迟信号模块连接所述的上电快速启动滤波电路的输入端,为上电快速启动滤波电路提供上电延迟信号EN;
所述的带有两级斩波调制的带隙基准产生电路包括:P型MOS管PM0,P型MOS管PM1,P型MOS管PM2 ,双极型晶体管Q0,双极型晶体管Q1,双极型晶体管Q2,电阻R1,电阻R2,第一级斩波调制器CP1,第二级斩波调制器CP2,以及运算放大器OP;第一级斩波调制器CP1和第二级斩波调制器CP2用于消除运算放大器OP的输入失调电压并将运算放大器OP产生的低频噪声调制至高频;三个P型MOS管PM0、PM1和PM2的栅极均与第二级斩波调制器CP2的两个输出端连接,三个P型MOS管PM0、PM1和PM2的源极均与电源VDD连接;电阻R1一端与P型MOS管PM0漏极和第一级斩波调制器CP1的其中一个输入端连接,电阻R1的另一端与双极型晶体管Q0的发射极连接,双极型晶体管Q0的基极和集电极接地;双极型晶体管Q1的发射极分别与P型MOS管PM1漏极和第一级斩波调制器CP1的另一个输入端连接,双极型晶体管Q1的基极和集电极接地;电阻R2一端与P型MOS管PM2漏极连接,另一端与双极型晶体管Q2的发射极连接,双极型晶体管Q2的基极和集电极接地;
所述上电快速启动滤波电路包括:P型MOS管PM3,N型MOS管NM1,N型MOS管NM2,N型MOS管NM3,电阻R3,以及电容器C0;
PM3的源极与电源VDD连接,PM3的漏极与二极管连接形式的NM3的栅极和漏极连接,电阻R3 的一端与NM3的源极连接,另一端与NM2的漏极连接,NM2的源极接地,栅极与上电延迟信号EN连接;
P型MOS管PM3的栅极与第二级斩波调制器CP2的两个输出端连接,从而确定了由P型MOS管PM3、N型MOS管NM3、电阻R3、N型MOS管NM2组成的对地通路上的电流值,对地通路上的电流值大小等于IPTAT或者通过调节P型MOS管PM3的尺寸大小调节对地通路上的电流值大小;
N型MOS管NM1的栅极连接至N型MOS管NM3的栅极和漏极, N型MOS管NM1的漏极连接所述的带有两级斩波调制的带隙基准产生电路的输出端BG_vout,NM1的源极连接电容器C0的上极板,电容器C0的下极板接地;
N型MOS管NM2的栅极连接上电延迟信号EN,在上电过程中EN为低电平,在正常工作时EN为高电平;当上电过程中,即EN为低电平时,N型MOS管NM2截止,N型MOS管NM3的漏极电压值V_BIAS等于VDD,从而使N型MOS管NM1工作在饱和区,此时BG_vout与Vref_OUT两端的等效阻抗非常小,处于快速上电阶段;当稳定工作时,即EN为高电平时,N型MOS管NM2工作在饱和区,此时V_BIAS=I*R3+VGS_NM3;可以通过调节R3的大小使I*R3等于BG_vout,且取N型MOS管NM1的尺寸(W/L)nm1<<(W/L)nm3,此时N型MOS管NM1工作在亚阈值区,BG_vout与Vref_ OUT两端的阻抗非常大,等效一个非常大的电阻R,此时R与电容器C0形成一个截止频率很低的低通滤波器,这样就滤掉BG_vout中含有的高频噪声,形成一个噪声较低的基准电压Vref_OUT;
其中,I 等于流过P型MOS管PM3源极和漏极之间的电流;VGS_NM3 是N型MOS管NM3的栅极到源极之间的电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510738659.1A CN105353817B (zh) | 2015-11-03 | 2015-11-03 | 一种适用于高精度adc的低噪声基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510738659.1A CN105353817B (zh) | 2015-11-03 | 2015-11-03 | 一种适用于高精度adc的低噪声基准电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105353817A CN105353817A (zh) | 2016-02-24 |
CN105353817B true CN105353817B (zh) | 2018-02-16 |
Family
ID=55329804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510738659.1A Active CN105353817B (zh) | 2015-11-03 | 2015-11-03 | 一种适用于高精度adc的低噪声基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105353817B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016221692B3 (de) * | 2016-11-04 | 2017-12-07 | Sivantos Pte. Ltd. | Verfahren zum Betrieb eines Hörgeräts |
CN108181491A (zh) * | 2018-01-03 | 2018-06-19 | 江苏林洋能源股份有限公司 | 一种提高电能表计量精度及计量可靠性的方法 |
CN114252160B (zh) * | 2020-09-22 | 2024-03-22 | 无锡华润上华科技有限公司 | 模数转换器及热电堆阵列 |
CN112969270A (zh) * | 2021-02-07 | 2021-06-15 | 深圳市美矽微半导体有限公司 | 基于电力载波的电压自适应方法、系统、设备及存储介质 |
CN113067466B (zh) * | 2021-05-19 | 2022-06-24 | 上海鸿晔电子科技股份有限公司 | 一种电压源电路及电源管理芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6462612B1 (en) * | 2001-06-28 | 2002-10-08 | Intel Corporation | Chopper stabilized bandgap reference circuit to cancel offset variation |
CN102200796A (zh) * | 2010-03-25 | 2011-09-28 | 上海沙丘微电子有限公司 | 一种低失调低噪声斩波稳定的带隙基准源电路 |
CN103488232A (zh) * | 2013-09-30 | 2014-01-01 | 深圳市芯海科技有限公司 | 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片 |
CN205158194U (zh) * | 2015-11-03 | 2016-04-13 | 南京天易合芯电子有限公司 | 一种适用于高精度adc的低噪声基准电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6073112B2 (ja) * | 2012-11-13 | 2017-02-01 | ルネサスエレクトロニクス株式会社 | 基準電圧発生回路 |
-
2015
- 2015-11-03 CN CN201510738659.1A patent/CN105353817B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6462612B1 (en) * | 2001-06-28 | 2002-10-08 | Intel Corporation | Chopper stabilized bandgap reference circuit to cancel offset variation |
CN102200796A (zh) * | 2010-03-25 | 2011-09-28 | 上海沙丘微电子有限公司 | 一种低失调低噪声斩波稳定的带隙基准源电路 |
CN103488232A (zh) * | 2013-09-30 | 2014-01-01 | 深圳市芯海科技有限公司 | 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片 |
CN205158194U (zh) * | 2015-11-03 | 2016-04-13 | 南京天易合芯电子有限公司 | 一种适用于高精度adc的低噪声基准电路 |
Also Published As
Publication number | Publication date |
---|---|
CN105353817A (zh) | 2016-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105353817B (zh) | 一种适用于高精度adc的低噪声基准电路 | |
CN102053645B (zh) | 一种宽输入电压高电源抑制比基准电压源 | |
CN106909192B (zh) | 一种高阶温度补偿电压基准源 | |
CN101819449B (zh) | 亚阈值mosfet带隙基准源 | |
CN203838588U (zh) | 自偏置带隙基准源 | |
CN102622038B (zh) | 带隙基准电压源电路和带隙基准电压源 | |
CN109088532A (zh) | 一种带有源钳位的电流型分段栅极驱动电路 | |
CN101976095B (zh) | 一种基于发射极电流补偿的高精度带隙基准源电路 | |
CN105099445A (zh) | 一种环形振荡器的频率控制方法及电路 | |
CN107092296B (zh) | 一种快速瞬态响应低压差电压调整器 | |
US9323264B2 (en) | Voltage regulator apparatus with sensing modules and related operating method thereof | |
WO2009039061A3 (en) | Start-up circuit and method for a self-biased zero-temperature-coefficient current reference | |
CN103399606B (zh) | 一种低压非带隙基准电压源 | |
CN103901935A (zh) | 自偏置带隙基准源 | |
CN2884287Y (zh) | 一种电流源或电压源的启动电路 | |
CN108958344A (zh) | 基体偏压产生电路 | |
CN102609023B (zh) | 一种内建模拟电源电路 | |
CN104615185B (zh) | 一种基准电压源启动电路 | |
CN201936216U (zh) | 一种宽输入电压高电源抑制比基准电压源 | |
CN103324232B (zh) | 基准电压电路 | |
CN202261165U (zh) | 一种环形压控振荡器 | |
CN103824855B (zh) | 具有电源反接保护功能的cmos调整集成电路结构 | |
CN109617544B (zh) | 一种上电时序控制设备、系统及方法 | |
CN205158194U (zh) | 一种适用于高精度adc的低噪声基准电路 | |
CN109491447A (zh) | 一种应用于带隙基准电路的启动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |