CN105337616A - 数字转模拟转换器以及高压容差电路 - Google Patents

数字转模拟转换器以及高压容差电路 Download PDF

Info

Publication number
CN105337616A
CN105337616A CN201510890854.6A CN201510890854A CN105337616A CN 105337616 A CN105337616 A CN 105337616A CN 201510890854 A CN201510890854 A CN 201510890854A CN 105337616 A CN105337616 A CN 105337616A
Authority
CN
China
Prior art keywords
circuit
voltage
high pressure
tolerance
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510890854.6A
Other languages
English (en)
Other versions
CN105337616B (zh
Inventor
马振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhaoxin Integrated Circuit Co Ltd filed Critical Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority to CN201510890854.6A priority Critical patent/CN105337616B/zh
Priority to TW104141872A priority patent/TWI586110B/zh
Priority to US14/969,459 priority patent/US9680456B1/en
Publication of CN105337616A publication Critical patent/CN105337616A/zh
Application granted granted Critical
Publication of CN105337616B publication Critical patent/CN105337616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种数字转模拟转换器。此数字转模拟转换器包括高压容差电路。所述高压容差电路用以产生基准电压，且根据输入信号的逻辑信号电平选择所述基准电压或是第一电源电压控制高压容差电路的运算放大器电路的每一支路的节点电压。

Description

数字转模拟转换器以及高压容差电路
技术领域
本发明主要有关于数字转模拟转换器的技术，特别有关于在数字转模拟转换器(DigitaltoAnalogConverter，DAC)中配置高压容差电路，以使得28纳米制作技术中的数字转模拟转换器可正常工作在高电源电压中。
背景技术
电视(TV)/阴极射线管(CRT)视频数字转模拟转换器(videoDAC)通常采用电流舵型数字转模拟转换器架构实现，可以输出TV和CRT两种模式的仿真信号，其输出满量程(fullscale)电压通常为1.33伏特(V)和0.69伏特(V)。
在45纳米(nm)的制作技术中，晶体管可承受的电源电压可以达到2.3V，因此在TV模式满量程输出的电压Vout为1.33伏特(V)时，传统的数字转模拟转换器可以达到较高的线性度。然而，随着现今的制作技术的尺寸降低至28纳米(nm)以后，晶体管的耐压降低至1.8伏特(V)。在这样的条件下，使用传统的视频数字转模拟转换器工作在TV模式时输出满量程或其附近的电压，数字转模拟转换器不能获得符合产品指标的线性度，因而限制了数字转模拟转换器的应用范围。
发明内容
有鉴于上述现有技术的问题，本发明提供了高压容差电路，以使得28纳米制作技术中的数字转模拟转换器可正常工作在高电源电压中。
根据本发明的一较佳实施例提供了一种数字转模拟转换器。此数字转模拟转换器包括高压容差电路。所述高压容差电路用以产生基准电压，且根据输入信号的逻辑信号电平选择所述基准电压或是第一电源电压控制高压容差电路的运算放大器电路的每一支路的节点电压。
根据本发明的一较佳实施例提供了一种高压容差电路。所述高压容差电路包含于数字转模拟转换器中。所述高压容差电路包括箝制基准电压产生电路以及运算放大器电路。所述箝制基准电压产生电路用以产生基准电压。所述运算放大器电路，包括第一箝位电路，且经由所述第一箝位电路根据输入信号的逻辑信号电平选择所述基准电压或是第一电源电压控制所述运算放大器电路的每一支路的节点电压。
关于本发明其他附加的特征与优点，此领域的熟习技术人士，在不脱离本发明的精神和范围内，当可根据本案实施方法中所揭露的执行联系程序的用户装置、系统、以及方法，做些许的更动与润饰而得到。
附图说明
图1为显示根据本发明的一实施例所述的数字转模拟转换器100的方块图；
图2为显示根据本发明的一实施例所述的高压容差电路120的方块图；
图3为显示根据本发明的一实施例所述的箝制基准电压产生电路121的示意图；
图4为显示根据本发明的一实施例所述的运算放大器电路122的示意图；
图5为显示根据本发明的一实施例所述的电平转换电路123的示意图；
图6为显示根据本发明的一实施例所述的电流源设定电路124的示意图。
具体实施方式
本章节所叙述的是实施本发明的最佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，本发明的保护范围当视权利要求书所界定的为准。
图1为显示根据本发明的一实施例所述的数字转模拟转换器(DigitaltoAnalogConverter，DAC)100的方块图。数字转模拟转换器100可适用于28纳米(nm)制作技术上。如图1所示，数字转模拟转换器100中包括了能隙(bandgap)电路110、高压容差(highvoltagetolerance)电路120、电流源阵列(currentsourcearray)130、切换电路(switch)140、解码器(decoder)150以及静电保护(Electro-Staticdischarge，ESD)装置160。在图1中的方块图，仅是为了方便说明本发明的实施例，但本发明并不以此为限。
根据本发明一实施例，数字转模拟转换器100采用了高压容差电路120来取代传统的电流源(currentsource)电路，使得数字转模拟转换器100在电视(TV)模式时，可以正常工作在1.8伏特(V)～2.5伏特(V)区间的电源电压，以得到较高的线性度。关于高压容差电路120底下将会有更详细的谈论。特别说明地是，由于数字转模拟转换器100的其他组件已是本领域熟知的技艺，因此在本发明中将不再作赘述。
图2为显示根据本发明的一实施例所述的高压容差电路120的方块图。如图2所示，高压容差电路120中包括了箝制基准电压产生电路121、运算放大器电路122、电平转换电路123、以及电流源设定电路124。在图2中的方块图，仅是为了方便说明本发明的实施例，但本发明并不以此为限。
根据本发明的一实施例，箝制基准电压产生电路121用以产生正比电源电压(例如：电源电压VDDA)的基准电压VREF。底下将以图3做说明。
图3为显示根据本发明的一实施例所述的箝制基准电压产生电路121的示意图。如图3所示，箝制基准电压产生电路121包含第一晶体管M1。箝制基准电压产生电路121会根据电源电压VDDA和第一晶体管M1的栅极至源极电压(VGS)产生基准电压VREF。明确地来说，基准电压VREF定义为VREF＝VDDA-VGS，且基准电压VREF会随着电源电压VDDA增大而增大。根据本发明的一实施例，电源电压VDDA为高电压电源，其电压值大于或等于正常电源电压VDDB(1.8V)，例如：1.8～2.5V。根据本发明的一实施例，第一晶体管M1为P型金氧半场效晶体管(P-channelMetal-Oxide-SemiconductorField-EffectTransistor，PMOSFET)。箝制基准电压产生电路121产生基准电压VREF后，箝制基准电压产生电路121会将基准电压VREF提供给运算放大器电路122、电平转换电路123以及电流源设定电路124。
根据本发明的一实施例，运算放大器电路122包括第一箝位电路125。运算放大器电路122经由第一箝位电路125，根据输入信号的逻辑信号电平(例如信号PD)选择由箝制基准电压产生电路121所产生的基准电压VREF，或是正常电源电压VDDB，来控制运算放大器电路122的每一支路的节点电压。底下将以图4做说明。
图4为显示根据本发明的一实施例所述的运算放大器电路122的示意图。运算放大器电路122具有两输入端分别接收两信号VIN与VIP。在本实施例中，信号VIN为图1中能隙电路10产生的能隙电压VBG，信号VIP为图2中在电阻Rset一端的电压Vset。运算放大器电路122根据两信号VIN与VIP以产生信号VOUT。根据本发明的一实施例，信号VOUT即为图2以及图6的第一偏置电压IBIAS1。如图4所示，第一箝位电路125包括第二晶体管M2和第三晶体管M3，且其中第二晶体管M2为N型金氧半场效晶体管(N-channelMetal-Oxide-SemiconductorField-EffectTransistor，NMOSFET)，且第三晶体管M3为P型金氧半场效晶体管(P-channelMetal-Oxide-SemiconductorField-EffectTransistor，PMOSFET)。
当高压容差电路120在一正常工作状态时，运算放大器电路122会导通第二晶体管M2，且箝制第二晶体管M2的源极电位为第一电压，以使得分支上其他晶体管(例如：电流镜负载电路420和电流源偏置电路410的晶体管)工作在安全电压内，不会被高压击穿。根据本发明一实施例，第一电压为表示基准电压VREF和第二晶体管M2的栅极至源极电压(VGS)的差值(即VREF-VGS)。在图4中，电流源偏置电路410接收信号PD’，其是经图2中电平转换电路123转换后的信号(在图5将会详细说明)。
当高压容差电路120在关断状态(powerdown)时，运算放大器电路122会导通第三晶体管M3并关闭第二晶体管M2，并将运算放大器电路122每一支路的中间节点电压拉至正常电源电压VDDB，以防止关断状态时运算放大器122中的所有晶体管被击穿。
根据本发明的一实施例，电平转换电路123用以转换输入信号的逻辑信号电平。底下将以图5做说明。
图5为显示根据本发明的一实施例所述的电平转换电路123的示意图。如图5所示，电平转换电路123包括第二箝位电路126。第二箝位电路126包括了第一子箝位电路127和第二子箝位电路128。第一子箝位电路127包括了第四晶体管M4和第五晶体管M5。第二子箝位电路128则包括了第六晶体管M6和第七晶体管M7。也就是说，第四晶体管M4和第五晶体管M5相连接，且第六晶体管M6和第七晶体管M7相连接。根据本发明一实施例，第四晶体管M4和第六晶体管M6都为P型金氧半场效晶体管(P-channelMetal-Oxide-SemiconductorField-EffectTransistor，PMOSFET)，以及第五晶体管M5和第晶体管M7都为N型金氧半场效晶体管(N-channelMetal-Oxide-SemiconductorField-EffectTransistor，NMOSFET)。
电平转换电路123会经由第二箝位电路126转换输入信号(例如：关断(PD)信号)的逻辑信号电平，使得高压容差电路120可工作在高电源电压，并维持在安全的电压环境中(即不会有晶体管被高压击穿)。根据本发明一实施例，电平转换电路123会经由第二箝位电路126将输入信号的高电平从正常电源电压VDDB转换为为较高的电源电压VDDA，以及将输入信号的低电平从接地GND转换为箝制基准电压产生电路121所产生的基准电压VREF。在此实施例中，电平转换电路123将关断信号PD转换为输出信号PD’，此输出信号PD’将被提供至图4中的电流源偏置电路410以及电流源设定电路124(在图6将会详细说明)。
根据本发明一实施例，电流源设定电路124用以根据模式选取信号控制数字转模拟转换器100工作在电视(TV)模式或阴极射线管(CathodeRayTube，CRT)模式。底下将以图6做说明。
图6为显示根据本发明的一实施例所述的电流源设定电路124的示意图。如图6所示，当在正常工作状态时，电流源设定电路124可根据逻辑判断电路610所输入的模式选取信号MODE来控制数字转模拟转换器100工作在电视(TV)模式或阴极射线管(CRT)模式。根据选取的模式，电流源设定电路124会经由开关电路620控制不同个数的镜像电流源与电阻RSET导通，以产生不同比例的镜像电流，并藉此产生对应电视(TV)模式或阴极射线管(CRT)模式的不同输出电压。
根据本发明一实施例，电流源设定电路124会用以设定电流源的第一偏置电压IBIAS1以及第二偏置电压IBIAS2。根据本发明一实施例，电流源设定电路124用以设定电流源的多个偏置电压IBIAS。当在关断状态时，电流源设定电路124会根据逻辑判断电路610所输入的关断信号PD，关断所有开关电路620所连接的电路。此外，在关断状态时，电流源设定电路124会将第一偏置电压IBIAS1以及第二偏置电压IBIAS2拉至电源电压VDDA，且将电流源设定电路124的中间节点电压拉至正常电源电压VDDB，以保护高压容差电路120的元件。在图6中，电流源设定电路124根据关断信号PD来控制中间节点电压拉至正常电源电压VDDB，并且根据输出信号PD’来控制第一偏置电压IBIAS1以及第二偏置电压IBIAS2拉至电源电压VDDA。
根据本发明的一实施例，高压容差电路120还包括静电保护装置(图未显示)，以提供高压容差装置120的静电保护。
本发明所提出的高压容差电路120，可应用在28纳米制作技术设计的(视频)数字转模拟转换器中。由于高压容差电路120的基准电压VREF与电源电压VDDA成正比，所以当电源电压在1.8V～2.5V变化时，数字转模拟转换器中每个电路的箝位电压也随之改变，从而保证数字转模拟转换器在此范围内均能正常工作。因此，配置高压容差电路120的28纳米制作技术设计的(视频)数字转模拟转换器，在电视(TV)模式时，在1.8～2.5伏特(V)的电源电压中将可正常工作。此外，若在数字转模拟转换器切换为阴极射线管(CRT)模式时，高压容差电路120则可以在1.8V的电源电压下正常工作。所以在后续测试时，可以根据测试结果与功耗要求，选择合适的电源电压。
在本说明书中以及申请专利范围中的序号，例如“第一”、“第二”、“第三”等等，彼此之间并没有顺序上的先后关系，其仅用于标示区分两个具有相同名字的不同组件。
本说明书中所提到的“一实施例”或“实施例”，表示与实施例有关的所述特定的特征、结构、或特性是包含根据本发明的至少一实施例中，但并不表示它们存在于每一个实施例中。因此，在本说明书中不同地方出现的“在一实施例中”或“在实施例中”词组并不必然表示本发明的相同实施例。
以上段落使用多种层面描述。显然的，本文的教示可以多种方式实现，而在范例中揭露的任何特定架构或功能仅为代表性的状况。根据本文的教示，任何熟知此技艺的人士应理解在本文揭露的各层面可独立实作或两种以上的层面可以合并实作。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定的为准。

Claims (20)

1.一种数字转模拟转换器，其特征在于，包括：
高压容差电路，用以产生基准电压(VREF)，且根据输入信号的逻辑信号电平选择由所述基准电压或是第一电源电压(VDDB)控制高压容差电路的运算放大器电路的每一支路的节点电压。
2.根据权利要求1所述的数字转模拟转换器，其特征在于，所述高压容差电路包括电平转换电路，用以转换所述输入信号的逻辑信号电平。
3.根据权利要求1所述的数字转模拟转换器，其特征在于，所述高压容差电路包括电流源设定电路，用以根据模式选取信号控制所述数字转模拟转换器工作在电视(TV)模式或阴极射线管(CRT)模式。
4.根据权利要求1所述的数字转模拟转换器，其特征在于，所述高压容差电路包括第一晶体管，且所述高压容差电路根据第二电源电压(VDDA)和所述第一晶体管的栅极至源极电压(VGS)产生所述基准电压，其中所述第二电源电压大于或等于所述第一电源电压。
5.根据权利要求1所述的数字转模拟转换器，其特征在于，在正常工作状态时，所述高压容差电路导通第二晶体管，且箝制所述第二晶体管的源极电位为第一电压。
6.根据权利要求5所述的数字转模拟转换器，其特征在于，所述第一电压是所述基准电压(VREF)和所述第二晶体管的栅极至源极电压(VGS)的差值。
7.根据权利要求1所述的数字转模拟转换器，其特征在于，在关断状态(powerdown)时，所述高压容差电路导通第三晶体管，并将所述运算放大器电路的每一支路的节点电压拉至所述第一电源电压。
8.根据权利要求2所述的数字转模拟转换器，其特征在于，所述电平转换电路用以经由箝位电路转换所述输入信号的所述逻辑信号电平，使所述输入信号的高电平为第二电源电压(VDDA)，且所述输入信号的低电平为所述基准电压(VREF)，其中所述第二电源电压大于或等于所述第一电源电压。
9.根据权利要求3所述的数字转模拟转换器，其特征在于，当在正常工作状态时，所述电流源设定电路根据所述模式选取信号控制所述数字转模拟转换器工作在所述电视(TV)模式或所述阴极射线管(CRT)模式，并根据选取的模式，产生对应所述电视(TV)模式或所述阴极射线管(CRT)模式的不同输出电压。
10.根据权利要求3所述的数字转模拟转换器，其特征在于，所述电流源设定电路用以设定至少第一偏置电压，其中在关断状态时，所述电流源设定电路将所述第一偏置电压拉至第二电源电压(VDDA)，且将所述高压容差电路的电流源设定电路的中间节点电压拉至所述第一电源电压(VDDB)，其中所述第二电源电压大于或等于所述第一电源电压。
11.一种高压容差电路，其特征在于，所述高压容差电路包含于数字转模拟转换器中，所述高压容差电路包括：
箝制基准电压产生电路，用以产生基准电压(VREF)；
运算放大器电路，所述运算放大器电路包括第一箝位电路，且经由所述第一箝位电路根据输入信号的逻辑信号电平选择由所述基准电压或是第一电源电压(VDDB)控制所述运算放大器电路的每一支路的节点电压。
12.根据权利要求11所述的高压容差电路，其特征在于，还包括：
电平转换电路，用以转换所述输入信号的逻辑信号电平。
13.根据权利要求11所述的高压容差电路，其特征在于，还包括：
电流源设定电路，根据模式选取信号控制所述数字转模拟转换器工作在电视(TV)模式或阴极射线管(CRT)模式。
14.根据权利要求11所述的高压容差电路，其特征在于，所述箝制基准电压产生电路包括第一晶体管，且所述箝制基准电压产生电路根据第二电源电压(VDDA)和所述第一晶体管的栅极至源极电压(VGS)产生所述基准电压，其中所述第二电源电压大于或等于所述第一电源电压。
15.根据权利要求11所述的高压容差电路，其特征在于，在正常工作状态时，所述运算放大器电路导通所述第一箝位电路的第二晶体管，且箝制所述第二晶体管的源极电位为第一电压。
16.根据权利要求15所述的高压容差电路，其特征在于，所述第一电压是所述基准电压(VREF)和所述第二晶体管的栅极至源极电压(VGS)的差值。
17.根据权利要求11所述的高压容差电路，其特征在于，在关断状态(powerdown)时，所述运算放大器电路导通所述第一箝位电路的第三晶体管，并将所述运算放大器电路的每一支路的节点电压拉至所述第一电源电压。
18.根据权利要求12所述的高压容差电路，其特征在于，所述电平转换电路包括第二箝位电路，其中所述第二箝位电路用以转换所述输入信号的所述逻辑信号电平，使所述输入信号的高电平为第二电源电压(VDDA)，且所述输入信号的低电平为所述基准电压(VREF)，其中所述第二电源电压大于或等于所述第一电源电压。
19.根据权利要求13所述的高压容差电路，其特征在于，当在正常工作状态时，所述电流源设定电路根据所述模式选取信号控制所述数字转模拟转换器工作在所述电视(TV)模式或所述阴极射线管(CRT)模式，并根据选取的模式，产生对应所述电视(TV)模式或所述阴极射线管(CRT)模式的不同输出电压。
20.根据权利要求13所述的高压容差电路，其特征在于，所述电流源设定电路用以设定至少第一偏置电压，其中当在关断状态时，所述电流源设定电路将所述第一偏置电压拉至第二电源电压(VDDA)，且将所述电流源设定电路的中间节点电压拉至所述第一电源电压(VDDB)，其中所述第二电源电压大于或等于所述第一电源电压。
CN201510890854.6A 2015-12-04 2015-12-04 数字转模拟转换器以及高压容差电路 Active CN105337616B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510890854.6A CN105337616B (zh) 2015-12-04 2015-12-04 数字转模拟转换器以及高压容差电路
TW104141872A TWI586110B (zh) 2015-12-04 2015-12-14 數位轉類比轉換器以及高壓容忍電路
US14/969,459 US9680456B1 (en) 2015-12-04 2015-12-15 Digital-to-analog converter and high-voltage tolerance circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510890854.6A CN105337616B (zh) 2015-12-04 2015-12-04 数字转模拟转换器以及高压容差电路

Publications (2)

Publication Number Publication Date
CN105337616A true CN105337616A (zh) 2016-02-17
CN105337616B CN105337616B (zh) 2018-11-20

Family

ID=55287954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510890854.6A Active CN105337616B (zh) 2015-12-04 2015-12-04 数字转模拟转换器以及高压容差电路

Country Status (3)

Country Link
US (1) US9680456B1 (zh)
CN (1) CN105337616B (zh)
TW (1) TWI586110B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659613B (zh) * 2016-11-10 2019-05-11 美商美光科技公司 用於功率效率驅動電路之裝置與方法
US10348537B2 (en) 2014-10-22 2019-07-09 Micron Technology, Inc. Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures
US11386940B2 (en) 2019-05-30 2022-07-12 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309344A (en) * 1991-03-13 1994-05-03 Astec International, Ltd. Dual active clamp, zero voltage switching power converter
US6590456B2 (en) * 2001-07-17 2003-07-08 Analog Devices, Inc. Active cascode amplifier with an amplitude limiter
US20050200400A1 (en) * 2003-06-27 2005-09-15 Fujitsu Limited Semiconductor integrated circuit with reduced current consumption
CN102106080A (zh) * 2009-04-01 2011-06-22 罗姆股份有限公司 液晶驱动装置
CN102572213A (zh) * 2010-12-14 2012-07-11 深圳市英康仕电子有限公司 一种视频转换装置
CN103869867A (zh) * 2014-03-04 2014-06-18 芯原微电子(上海)有限公司 一种斩波带隙基准电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703588A (en) * 1996-10-15 1997-12-30 Atmel Corporation Digital to analog converter with dual resistor string
US6316926B1 (en) * 2000-05-19 2001-11-13 Stmicroelectronics S.R.L. Switching control circuit
US6507241B1 (en) * 2000-10-03 2003-01-14 International Business Machines Corporation Method and circuit for automatically correcting offset voltage
US6718275B2 (en) * 2001-03-19 2004-04-06 Denso Corporation Trimming circuit for a physical quantity sensor
EP1653315A1 (en) * 2004-10-28 2006-05-03 STMicroelectronics S.r.l. An improved voltage down converter
US7541838B2 (en) * 2007-03-27 2009-06-02 Intel Corporation Transmitter swing control circuit and method
DE102008016428A1 (de) * 2008-03-31 2009-10-08 Advanced Micro Devices, Inc., Sunnyvale Analogkomparator mit digitaler Offsetkompensation
TW201109876A (en) * 2009-09-07 2011-03-16 Niko Semiconductor Co Ltd A method of reducing IC pin of pulse width modulation regulator integrate chip, and the pulse width modulation regulator integrate chip and the circuit thereof
JP5649857B2 (ja) * 2010-06-21 2015-01-07 ルネサスエレクトロニクス株式会社 レギュレータ回路
TWI502306B (zh) * 2013-05-13 2015-10-01 Ili Technology Corp 電流電壓轉換器及其電子裝置
JP6180318B2 (ja) * 2013-12-27 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 コンパレータ回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309344A (en) * 1991-03-13 1994-05-03 Astec International, Ltd. Dual active clamp, zero voltage switching power converter
US6590456B2 (en) * 2001-07-17 2003-07-08 Analog Devices, Inc. Active cascode amplifier with an amplitude limiter
US20050200400A1 (en) * 2003-06-27 2005-09-15 Fujitsu Limited Semiconductor integrated circuit with reduced current consumption
CN102106080A (zh) * 2009-04-01 2011-06-22 罗姆股份有限公司 液晶驱动装置
CN102572213A (zh) * 2010-12-14 2012-07-11 深圳市英康仕电子有限公司 一种视频转换装置
CN103869867A (zh) * 2014-03-04 2014-06-18 芯原微电子(上海)有限公司 一种斩波带隙基准电路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10348537B2 (en) 2014-10-22 2019-07-09 Micron Technology, Inc. Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures
TWI659613B (zh) * 2016-11-10 2019-05-11 美商美光科技公司 用於功率效率驅動電路之裝置與方法
US10825485B2 (en) 2016-11-10 2020-11-03 Micron Technology, Inc. Apparatuses and methods for power efficient driver circuits
US11386940B2 (en) 2019-05-30 2022-07-12 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
US11830575B2 (en) 2019-05-30 2023-11-28 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
US11842791B2 (en) 2019-05-30 2023-12-12 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
US11923039B2 (en) 2019-05-30 2024-03-05 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
US11923038B2 (en) 2019-05-30 2024-03-05 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
US11923040B2 (en) 2019-05-30 2024-03-05 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
US11996161B2 (en) 2019-05-30 2024-05-28 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals

Also Published As

Publication number Publication date
TWI586110B (zh) 2017-06-01
US20170163249A1 (en) 2017-06-08
TW201722084A (zh) 2017-06-16
US9680456B1 (en) 2017-06-13
CN105337616B (zh) 2018-11-20

Similar Documents

Publication Publication Date Title
CN105549673B (zh) 双模切换式ldo电路
CN101341453B (zh) 恒压电路与控制恒压电路的输出电压的方法
CN108983007B (zh) 短路保护的检测电路和检测方法
US6741195B1 (en) Low glitch current steering digital to analog converter and method
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
CN105337616A (zh) 数字转模拟转换器以及高压容差电路
CN102917194A (zh) 电视机及其恒流控制装置
CN108512516B (zh) 运算放大器、对应的电路、设备以及方法
CN101556825B (zh) 一种集成电路
CN109462388A (zh) GaN HEMT控制电路
CN109656299A (zh) Ldo电路
KR0186038B1 (ko) 안정화 바이어스를 갖는 dac 전류원
CN205540381U (zh) 一种电流反馈式精确过温保护电路
CN110086455A (zh) 一种新型开关电路结构
CN103944554B (zh) 一种电平转换电路及数模转换器
CN208820796U (zh) 基于tdd系统的设备
CN110007707A (zh) 低压差线性稳压器及系统
CN104836548B (zh) 能够对输入信号的占空比失真进行补偿的输入电路
CN202632149U (zh) 用于转换电压信号的装置
CN203193605U (zh) 用于驱动高压器件的驱动电路
CN114578892B (zh) 一种线性稳压电路
CN106921379A (zh) 输入电路
CN103427838A (zh) 开关驱动电路及运用该电路的数模转换器
CN103376818B (zh) 用于转换电压信号的装置
CN114825578A (zh) 一种电源切换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

CP01 Change in the name or title of a patent holder