CN105336659B - 氮化镓基led芯片的隔离槽刻蚀方法 - Google Patents

Abstract

本发明提供一种氮化镓基LED芯片的隔离槽刻蚀方法，其包括以下步骤：S1，向反应腔室内通入刻蚀气体，同时开启激励电源和偏压电源，以在GaN层上刻蚀隔离槽，并在隔离槽达到预设深度时，中断通入刻蚀气体，并关闭激励电源和偏压电源；S2，向反应腔室内通入氧气或含氟基气体，并开启激励电源，以修饰GaN层上的掩膜形貌，并在经过预设时间后，停止通入氧气或含氟基气体，并关闭激励电源；S3，继续向反应腔室内通入刻蚀气体，且同时开启激励电源和偏压电源，以完成对隔离槽的刻蚀。本发明提供的氮化镓基LED芯片的隔离槽刻蚀方法，其可以减小隔离槽的侧壁倾角，从而可以在进行后续的淀积工艺时，给淀积材料提供良好的生长条件。

Description

氮化镓基LED芯片的隔离槽刻蚀方法

技术领域

本发明涉及半导体加工技术领域，具体地，涉及一种氮化镓基LED芯片的隔离槽刻蚀方法。

背景技术

GaN(氮化镓)基发光二极管(Light Emitting Diode，LED)以其寿命长、耐冲击、抗震和高效能等优异特性在图像显示、信号指示、照明以及基础研究等方面有着极为广阔的应用前景。目前，由于GaN单晶制备比较困难，通常将GaN基LED器件制备在蓝宝石衬底上，并且通常采用PSS(Patterned Sapp Substrates，图形化蓝宝石衬底)技术来提高GaN基LED器件的出光效率。

图1为LED芯片的截面图。如图1所示，在PSS衬底(例如蓝宝石衬底)5上沉积有不同掺杂类型的GaN层及多量子阱层，自PSS衬底5由下至上依次为：N型掺杂GaN区4、多量子阱区3和P型掺杂GaN区2。并且，通过GaN的电极刻蚀(mesa刻蚀)将LED的N电极6制作出来，并通过掺杂形成P电极1，以为后期蒸镀电极以及连线或后续连接做准备。如图1所示，在完成mesa刻蚀之后，在LED芯片的截面上具有mesa刻蚀线8，且在mesa刻蚀线的左侧具有PSS衬底5、N型掺杂GaN区4、多量子阱区3、P型掺杂GaN区2和P电极1，而在mesa刻蚀线的右侧则仅具有PSS衬底5、N型掺杂GaN区4和N电极6。在一个PSS衬底5上通常会有成百上千个LED芯片，且相邻的两个LED芯片之间具有使二者彼此间隔的隔离槽7，即：在之前沉积在整片PSS衬底5上的GaN层的预设区域内，对该GaN层进行完全刻蚀，以将PSS衬底5完全暴露，从而形成隔离槽7。

而且，在完成该刻蚀工艺之后，还需要在隔离槽7内淀积二氧化硅等材料，以进一步起到使相邻的两个LED芯片相互隔离的效果。为了在进行后续的淀积工艺时，给二氧化硅等材料提供良好的生长条件，通常要求尽可能地减小隔离槽7的侧壁倾角A。

为此，在对GaN层刻蚀之前，还需要对GaN层进行黄光工艺，即，在GaN层上沉积掩膜，并对其进行曝光显影而获得所需的图形。其中，为了在刻蚀GaN层时能够获得侧壁倾角A较小的隔离槽，如图2所示，通常应尽可能减小掩膜9的侧壁倾角B，最好使其接近锐角。然而，在实际生产操作中，该侧壁倾角B往往会受到诸如掩膜种类、曝光强度、频率、掩膜的膨胀系数以及掩膜厚度等因素的影响而增大，而最终形成钝角，如图3所示。侧壁倾角B为钝角的掩膜9会使得后续的GaN层的刻蚀工艺产生如下问题，即：

为了满足刻蚀选择比和GaN层的刻蚀深度的要求，通常掩膜厚度较大(大约10um)，这使得在刻蚀过程中，掩膜9横向收缩(即，掩膜相对的两个侧壁朝向远离彼此的方向横向收缩，从而掩膜9的宽度逐渐变窄)的速度较慢，从而侧壁倾角B为钝角的掩膜9会对隔离槽的侧壁“过度遮挡”，同时GaN层4的刻蚀深度在不断增大，最终导致隔离槽的侧壁倾角A较大，如图4所示，从而给后续的淀积工艺带来不良影响。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种氮化镓基LED芯片的隔离槽刻蚀方法，其可以减小隔离槽的侧壁倾角，从而可以在进行后续的淀积工艺时，给淀积材料提供良好的生长条件。

为实现本发明的目的而提供一种氮化镓基LED芯片的隔离槽刻蚀方法，包括以下步骤：

S1，向反应腔室内通入刻蚀气体，且同时开启激励电源和偏压电源，以在GaN层上刻蚀隔离槽，并在所述隔离槽达到预设深度时，中断通入所述刻蚀气体，并关闭所述激励电源和偏压电源；

S2，向反应腔室内通入氧气或含氟基气体，并开启所述激励电源，以修饰所述GaN层上的掩膜形貌，并在经过预设时间后，停止通入所述氧气或含氟基气体，并关闭所述激励电源；

S3，继续向反应腔室内通入所述刻蚀气体，且同时开启所述激励电源和偏压电源，以完成对所述隔离槽的刻蚀。

优选的，在所述步骤S2中，根据所述掩膜的消耗量调节所述氧气或含氟基气体的流量。

优选的，在所述步骤S2中，根据所述掩膜的消耗量调节所述预设时间。

优选的，在所述步骤S1中，所述预设深度为所述隔离槽总深度的1/3～2/3。

优选的，在所述步骤S2中，所述氧气或含氟基气体的流量的取值范围在10～500sccm。

优选的，在所述步骤S1、S2和S3中，所述激励电源输出的激励功率的取值范围在100～1500W。

优选的，在所述步骤S1和S3中，所述刻蚀气体包括氯气和三氯化硼的混合气体。

优选的，在所述步骤S1和S3中，所述氯气的流量的取值范围在60～120sccm。

优选的，在所述步骤S1和S3中，所述三氯化硼的流量的取值范围在5～60sccm。

优选的，在所述步骤S1和S3中，所述偏压电源输出的偏压功率为80～400W。

本发明具有以下有益效果：

本发明提供的氮化镓基LED芯片的隔离槽刻蚀方法，其在GaN层上刻蚀隔离槽的整个过程中，增加了修饰GaN层上的掩膜形貌的步骤S2，即，该处理方法包括三个步骤，S1，向反应腔室内通入刻蚀气体，且同时开启激励电源和偏压电源，以在GaN层上刻蚀隔离槽，并在隔离槽达到预设深度时，中断通入刻蚀气体，并关闭激励电源和偏压电源；S2，向反应腔室内通入氧气或含氟基气体，并开启激励电源，以修饰GaN层上的掩膜形貌，并在经过预设时间后，停止通入氧气或含氟基气体，并关闭激励电源；S3，继续向反应腔室内通入刻蚀气体，且同时开启激励电源和偏压电源，以完成对隔离槽的刻蚀。

借助步骤S2修饰GaN层上的掩膜形貌，可以增大该掩膜的横向收缩量，且使该掩膜的厚度整体减薄，从而可以更多地暴露出隔离槽周围的GaN层的上表面，进而在后续继续刻蚀隔离槽时，等离子体通过刻蚀暴露出来的面积更大的GaN层上表面，而形成具有更长坡度的隔离槽，即，获得侧壁倾角较小的隔离槽，进而可以在进行后续的淀积工艺时，给淀积材料提供良好的生长条件。

附图说明

图1为LED芯片的截面图；

图2为理想的掩膜形貌示意图；

图3为完成黄光工艺之后的掩膜形貌示意图；

图4为掩膜侧壁倾角为钝角的情况下获得的隔离槽形貌示意图；

图5为本发明实施例提供的在氮化镓基LED芯片的隔离槽刻蚀方法的流程框图；以及

图6为本发明实施例提供的在氮化镓基LED芯片的隔离槽刻蚀方法的过程示意图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的氮化镓基LED芯片的隔离槽刻蚀方法进行详细描述。

需要说明的是，在GaN层上刻蚀隔离槽之前，通常采用黄光工艺，即，在GaN层上沉积掩膜，并对其进行曝光显影而获得所需的图形。在实际应用中，通常采用较大的掩膜厚度B(大约10um)，以满足工艺对刻蚀选择比和GaN层的刻蚀深度的要求。在完成该黄光工艺之后，开始在GaN层上刻蚀隔离槽。

图5为本发明实施例提供的在氮化镓基LED芯片的隔离槽刻蚀方法的流程框图。请参阅图5，本发明实施例提供的氮化镓基LED芯片的隔离槽刻蚀方法包括以下步骤：

S1，向反应腔室内通入刻蚀气体，且同时开启激励电源和偏压电源，以在GaN层上刻蚀隔离槽，并在隔离槽达到预设深度时，中断通入刻蚀气体，并关闭激励电源和偏压电源；

S2，向反应腔室内通入氧气或含氟基气体，并开启所述激励电源，以修饰GaN层上的掩膜形貌，并在经过预设时间后，停止通入氧气或含氟基气体，并关闭激励电源；

S3，继续向反应腔室内通入刻蚀气体，且同时开启激励电源和偏压电源，并再次开启偏压电源，以完成对隔离槽的刻蚀。

借助步骤S2修饰GaN层上的掩膜形貌，可以增大该掩膜的横向收缩量，且使该掩膜的厚度整体减薄，从而可以更多地暴露出隔离槽周围的GaN层的上表面，进而在后续继续刻蚀隔离槽时，等离子体通过刻蚀暴露出来的面积更大的GaN层上表面，而形成具有更长坡度的隔离槽，即，获得侧壁倾角较小的隔离槽，进而可以在进行后续的淀积工艺时，给淀积材料提供良好的生长条件。

具体地，图6为本发明实施例提供的在氮化镓基LED芯片的隔离槽刻蚀方法的过程示意图。请参阅图6，在步骤S1中，开启激励电源，以向反应腔室施加激励功率，从而激发反应腔室内的刻蚀气体形成等离子体；同时开启偏压电源，以向衬底施加偏压功率，从而使等离子体在GaN层上刻蚀隔离槽。当该隔离槽达到预设深度H时，中断通入刻蚀气体，并关闭激励电源和偏压电源，此时流程开始进入步骤S2。

在实际应用中，预设深度H可以根据具体情况而设定，优选的，该预设深度H为隔离槽总深度H1的1/3～2/3，进一步优选为隔离槽总深度H1的1/2。

优选的，刻蚀气体包括例如氯气和三氯化硼的混合气体等的可对GaN层刻蚀的气体；氯气的流量的取值范围在60～120sccm；三氯化硼的流量的取值范围在5～60sccm。激励电源输出的激励功率的取值范围在100～1500W；偏压电源输出的偏压功率为80～400W。

在步骤S2中，氧气或含氟基气体(例如SiF4或SF6)仅会腐蚀掩膜，而不会腐蚀GaN层，从而该掩膜相对的两个侧壁会因被腐蚀而加速朝向远离彼此的方向横向收缩，即，掩膜的横向收缩量增大，且该掩膜的厚度整体被减薄(由原来的厚度B被减薄至厚度B1)，而隔离槽的深度不会发生改变。这样，可以使隔离槽周围的GaN层的上表面更多地暴露出来。此外，关闭偏压电源是为了避免氧等离子或氟离子对GaN层产生过度的轰击而导致GaN层的材料特性发生改变。

需要说明的是，对步骤S2中预设时间的设定应保证掩膜相对的两个侧壁在横向收缩之后不会超过mesa刻蚀线，以确保剩余的掩膜足够遮挡mesa刻蚀线不会被刻蚀掉。基于上述原则，优选的，可以根据掩膜的消耗量调节氧气或含氟基气体的流量，优选的，氧气或含氟基气体的流量的取值范围在10～500sccm。此外，还可以根据掩膜的消耗量调节预设时间。

另外，在进行步骤S2时，激励电源输出的激励功率的取值范围在100～1500W。

在步骤S3中，通过继续向反应腔室内通入刻蚀气体，并同时开启激励电源和偏压电源，以完成对隔离槽的刻蚀，此时隔离槽的总深度H1即为GaN层的厚度。在此过程中，等离子体能够对暴露出来的面积更大的GaN层上表面进行刻蚀，而形成具有更长坡度的隔离槽，即，获得侧壁倾角较小的侧壁倾角A，进而可以在进行后续的淀积工艺时，给淀积材料提供良好的生长条件。

在进行步骤S3时，刻蚀气体的种类和流量、激励电源输出的激励功率以及偏压电源输出的偏压功率均可以与步骤S1相同，或者这些参数中的至少一个可以根据具体情况进行适当的调节。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种氮化镓基LED芯片的隔离槽刻蚀方法，其特征在于，包括以下步骤：

S1，向反应腔室内通入刻蚀气体，且同时开启激励电源和偏压电源，以在GaN层上刻蚀隔离槽，并在所述隔离槽达到预设深度时，中断通入所述刻蚀气体，并关闭所述激励电源和偏压电源；

S2，向反应腔室内通入氧气或含氟基气体，并开启所述激励电源，以修饰所述GaN层上的掩膜形貌，以增大所述掩膜的横向收缩量，从而可以更多地暴露出所述隔离槽周围的GaN层的上表面，并在经过预设时间后，停止通入所述氧气或含氟基气体，并关闭所述激励电源；

S3，继续向反应腔室内通入所述刻蚀气体，且同时开启所述激励电源和偏压电源，以完成对所述隔离槽的刻蚀。

2.根据权利要求1所述的氮化镓基LED芯片的隔离槽刻蚀方法，其特征在于，在所述步骤S2中，根据所述掩膜的消耗量调节所述氧气或含氟基气体的流量。

3.根据权利要求1所述的氮化镓基LED芯片的隔离槽刻蚀方法，其特征在于，在所述步骤S2中，根据所述掩膜的消耗量调节所述预设时间。

4.根据权利要求1所述的氮化镓基LED芯片的隔离槽刻蚀方法，其特征在于，在所述步骤S1中，所述预设深度为所述隔离槽总深度的1/3～2/3。

5.根据权利要求1所述的氮化镓基LED芯片的隔离槽刻蚀方法，其特征在于，在所述步骤S2中，所述氧气或含氟基气体的流量的取值范围在10～500sccm。

6.根据权利要求1所述的氮化镓基LED芯片的隔离槽刻蚀方法，其特征在于，在所述步骤S1、S2和S3中，所述激励电源输出的激励功率的取值范围在100～1500W。

7.根据权利要求1所述的氮化镓基LED芯片的隔离槽刻蚀方法，其特征在于，在所述步骤S1和S3中，所述刻蚀气体包括氯气和三氯化硼的混合气体。

8.根据权利要求7所述的氮化镓基LED芯片的隔离槽刻蚀方法，其特征在于，在所述步骤S1和S3中，所述氯气的流量的取值范围在60～120sccm。

9.根据权利要求7所述的氮化镓基LED芯片的隔离槽刻蚀方法，其特征在于，在所述步骤S1和S3中，所述三氯化硼的流量的取值范围在5～60sccm。

10.根据权利要求1所述的氮化镓基LED芯片的隔离槽刻蚀方法，其特征在于，在所述步骤S1和S3中，所述偏压电源输出的偏压功率为80～400W。