CN105335540A - 电路元件布局结构以及集成电路的布局方法 - Google Patents

Abstract

本发明涉及一种电路元件布局结构以及集成电路的布局方法。此电路元件布局结构适用于集成电路。此电路元件布局结构包括第一功能性电路区域、第二功能性电路区域以及功率去耦电容。第一功能性电路区域操作于第一电压域。第二功能性电路区域操作于第二电压域。第一电压域不同于第二电压域，且第一功能性电路区域与第二功能性电路区域之间存在设计布局间隔。功率去耦电容设置于设计布局间隔中。

Description

电路元件布局结构以及集成电路的布局方法

技术领域

本发明是有关于一种电路元件布局方法，且特别是有关于一种藉由增加功率去耦电容(powerdecouplingcapacitor)来减少电压杂讯的电路元件布局结构以及集成电路的布局方法。

背景技术

随着集成电路制作技术的进步，电子元件的设计也随之朝向小尺寸的方向设计，以符合现行电子产品微小化的需求。但是，电子元件尺寸的降低，却也同时增加了布局设计的困难。因此，通常在进行电路的布局设计时，可藉由进行设计规则检查(designrulecheck，DRC)的软件模拟来协助电路设计者确认所设计的电路元件布局结构的正确性。

设计规则检查是一项强大的软件模拟电路自动检查功能，其可确定集成电路的布局结构是否满足晶圆厂预设的参数要求，以检查电路元件布局的设计逻辑和电性连接的完整性。例如可检查线与线、线与元件或线与贯通孔之间的间隔距离是否符合规定，或者是电源线及地线的宽度是否合适或是否造成信号短路等。据此，设计完成的电路元件布局结构通常皆要通过设计规则检查的确认，才可正式实作于晶圆上。

图1是现有的一种藉由设计规则检查进行确认后的集成电路100的电路元件布局结构示意图。请参照图1，集成电路100包括第一功能性电路区域110_1～110_2以及第二功能性电路区域120。在集成电路100中，施加于第一功能性电路区域110_1～110_2以及第二功能性电路区域120的电压值并不相同(电位不同)。因此，通过设计规则检查的确认后，在电位不同的电压区域之间会设置有符合最低长宽比例要求的设计布局间隔130_1～130_3(例如PMOS的N-wellrule)，以避免不同电位的区域之间互相影响。然而，设计布局间隔130_1～103_3亦导致集成电路100的面积增加，并且降低集成电路100中可用空间的利用性。

发明内容

本发明提供一种电路元件布局结构以及集成电路的布局方法，将功率去耦电容设置于电位不同的电压区域之间的布局间隔，以充分地有效利用电路结构中的可用空间，并降低电源端的电压杂讯来避免对电路中的其他元件所造成的影响。

本发明提出一种电路元件布局结构，此电路元件布局结构适用于集成电路。此电路元件布局结构包括第一功能性电路区域、第二功能性电路区域以及功率去耦电容。第一功能性电路区域操作于第一电压域。第二功能性电路区域操作于第二电压域。第一电压域不同于第二电压域，且第一功能性电路区域与第二功能性电路区域之间存在设计布局间隔。功率去耦电容设置于设计布局间隔中。

在本发明的一实施例中，上述的功率去耦电容是依据第一功能性电路区域以及第一电压域，或是依据第二功能性电路区域以及第二电压域而被设计的。

在本发明的一实施例中，上述的集成电路为电源开关、隔离元件、保持元件或是电压转换元件。

在本发明的一实施例中，上述的设计布局间隔为设计规则检查所形成。

从另一角度来看，本发明提出一种集成电路的布局方法。此集成电路的布局方法形成第一功能性电路区域以及第二功能性电路区域。其中第一功能性电路区域操作于第一电压域，第二功能性电路区域操作于第二电压域，且第一功能性电路区域与第二功能性电路区域之间存在设计布局间隔。并且，在设计布局间隔中设置功率去耦电容。

本发明亦提出一种电路元件布局结构。此电路元件布局结构适用于集成电路。此电路元件布局结构包括第一功能性电路区域以及功率去耦电容。第一功能性电路区域操作于第一电压域。其中第一功能性电路区域的四周存在设计布局间隔。功率去耦电容设置于设计布局间隔中。

在本发明的一实施例中，上述的功率去耦电容依据第一功能性电路区域以及第一电压域而被设计。上述的集成电路为电源开关、隔离元件、保持元件或是电压转换元件，且设计布局间隔为设计规则检查所形成。

基于上述，本发明实施例所述的电路元件布局结构，可将功率去耦电容设置于通过设计规则检查而在不同电位的电压区域之间形成的布局间隔上。据此，本发明在通过设计规则检查的情况下，可有效地利用电路结构中的可用空间增加去耦电容，以降低电源端的电压杂讯，进而提高集成电路作动的稳定性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是现有的一种藉由设计规则检查进行确认后的电路元件布局结构的示意图；

图2是依据本发明实施例说明电路元件布局结构的示意图；

图3是依据本发明实施例说明等效电路的示意图；

图4是依据本发明实施例说明电路元件布局结构的示意图；

图5是依照本发明实施例说明集成电路的布局方法的流程图。

具体实施方式

为了有效地利用电路结构中的可用空间，本发明实施例将功率去耦电容设置于电位不同的电压区域之间的布局间隔。据此，本发明实施例可在通过设计规则检查的前提下，将电路结构中布局间隔所占有的空间有效地利用于设置去耦电容，以降低电源端的电压杂讯，进而提高电路结构的利用性。

有关本发明实施例的技术内容、特点与功效，在以下配合参考图式进行详细地说明。再者，凡可能之处，在图式及实施例中使用相同标号的元件/构件代表相同或类似部分。

图2是依据本发明实施例说明集成电路200的电路元件布局结构示意图。集成电路200可具有多个电位不同的电压域。于本实施例中，集成电路200可以是被设计以成为知识产权(IntellectualProperty)化的模块化电路。集成电路200包括第一功能性电路区域210_1～210_2以及第二功能性电路区域220。于图2中，集成电路200例如为电源开关(powerswitch)、隔离元件(isolationcell)、保持元件(retentioncell)或电压转换元件(levelshifter)等低功率管理元件，其特性分述如下。作为电源开关的集成电路200是用以关掉一部分设计电路的电源，以降低设计电路中的静态功率。作为隔离元件的集成电路200设置在两个不同的电压域之间，用以当两个电压域的其中之一为关闭模式时施加已知电压作为电压域的输出。作为保持元件的集成电路200用以在电压域关闭之前储存暂存器的状态。作为电压转换元件的集成电路200则被使用于采用多个电压供应器的多电压设计电路。

于图2中，第一功能性电路区域210_1～210_2操作于第一电压域V1。相对地，第二功能性电路区域220操作于第二电压域V2，且第一电压域V1与第二电压域V2的电位不同。并且，在电位不同的第一功能性电路区域210_1～210_2及第二功能性电路区域220之间分别存在设计布局间隔230_1～230_3，其为符合设计规则检查的规定所形成。需说明的是，虽然本发明实施例是以包括2个第一功能性电路区域210_1～210_2以及1个第二功能性电路区域220进行说明，但上述各区域的个数在本发明并不依此为限。

与现有技术不同的是，于图2中，本发明实施例的集成电路200更包括设置于设计布局间隔230_1～230_3的功率去耦电容240_1～240_3。在本发明实施例中，功率去耦电容240_1是依据第一功能性电路区域210_1～210_2以及其所在的第一电压域V1而被设计的。功率去耦电容240_2～240_3则是依据第二功能性电路区域220以及其所在的第二电压域V2而被设计的。换言之，功率去耦电容240_1亦操作于第一电压域V1与接地电压之间，功率去耦电容240_2～240_3亦操作于第二电压域V2与接地电压之间。据此，本发明实施例可在既有的结构中增加集成电路200的去耦电容值，从而降低电源端的电压杂讯，并达到充分利用集成电路中可用空间的效果。

值得一提的是，在另一实施例中，功率去耦电容240_1亦可视其实际设计及应用需求而依据第二功能性电路区域220以及其所在的第二电压域V2来被设计。同样地，功率去耦电容240_2～240_3亦可依据第一功能性电路区域210_1～210_2以及其所在的第一电压域V1而被设计。本发明对此并不加以限制。

以下利用公式及等效电路说明集成电路中去耦电容值与电压杂讯的相对关系。图3是依据本发明实施例说明作为集成电路200的等效电路300的电路图。在本发明实施例中，等效电路300例如为电源开关。请参照图3，等效电路300包括电源端的驱动电压V_DD、V_SS、电源端的等效电感L_VDD、L_VSS、去耦电容电路310以及开关电路320。驱动电压V_DD、V_SS分别介由等效电感L_VDD、L_VSS耦接于去耦电容电路310的接点V_DD-DIE以及接点V_SS-DIE。去耦电容电路310包括电阻R_dcap以及电容C_dcap，其互相串联耦接于接点V_DD-DIE及接点V_SS-DIE之间。接点V_DD-DIE及接点V_SS-DIE亦耦接开关电路320。开关电路320包括开关330、电阻R_SW以及电容C_SW。开关330的两端分别耦接接点V_DD-DIE以及电阻R_SW的一端。电阻R_SW的另一端串联耦接电容C_SW的一端，而电容C_SW的另一端耦接接点V_SS-DIE。

依据等效电路300的电路结构，若省略影响较小(电感值较低)的等效电感L_VDD、L_VSS，可得到下列公式(1)：

$C_{\mathrm{dcap}}{V}_{\mathrm{DD}}\≅(V_{\mathrm{DD}}+\mathrm{\ΔV})(C_{\mathrm{dcap}}+C_{\mathrm{SW}})---\left(1\right)$

其中，△V为电源端的电压杂讯。接着，将公式(1)进行移项可得到下列公式(2)：

$\mathrm{\ΔV}\≅-\frac{C_{\mathrm{SW}}}{(C_{\mathrm{dcap}}+C_{\mathrm{SW}})}{V}_{\mathrm{DD}}---\left(2\right)$

据此，由公式(2)可知，电容C_dcap与电容C_SW的比值(C_dcap/C_SW)越大，电压杂讯△V的绝对值(|△V|)越小。故本发明实施例的集成电路200只要增加功率去耦电容240_2～240_3之后，即可降低电源端的电压杂讯△V的量(绝对值)。

为使本领域技术人员能更加了解本发明，以下将再举一实施例以详加说明。图4是依据本发明实施例说明集成电路400的电路元件布局结构示意图。集成电路400包括第一功能性电路区域410。于图4中，集成电路400例如是电源开关(powerswitch)、隔离元件(isolationcell)、保持元件(retentioncell)或电压转换元件(levelshifter)等低功率管理元件，其功能与前述实施例中对应的功能相同或相似，故其详细内容在此不再赘述。

于图4中，第一功能性电路区域410操作于第一电压域V3。并且，在第一功能性电路区域410的四周存在设计布局间隔420_1～420_4，其为符合设计规则检查的规定所形成。集成电路400更包括设置于设计布局间隔420_1～420_2的功率去耦电容430_1～430_2。在本发明实施例中，功率去耦电容430_1～430_2是依据第一功能性电路区域410以及其所在的第一电压域V3而被设计的。换言之，功率去耦电容430_1～430_2亦操作于第一电压域V3。据此，可在既有的结构中增加集成电路400的去耦电容值，从而降低电源端的电压杂讯，并达到充分利用集成电路中可用空间的效果。

需说明的是，虽然本发明实施例的功率去耦电容430_1～430_2是设置在设计布局间隔420_1～420_2，在另一实施例中，功率去耦电容430_1～430_2亦可视其实际设计及应用需求设置在设计布局间隔420_3～420_4中，本发明实施例并不依此为限。

以另一观点而言，本发明亦提出一种集成电路的布局方法。图5是依照本发明实施例说明集成电路的布局方法的流程图。请同时参照图2与图5，本发明实施例的方法适用于上述的集成电路200，以下即搭配图2中集成电路200的各项结构，说明本发明实施例方法的详细流程。

在步骤S510中，集成电路200形成第一功能性电路区域210_1～210_2以及第二功能性电路区域220。其中第一功能性电路区域210_1～210_2操作于第一电压域V1，第二功能性电路区域220操作于第二电压域V2，且第一功能性电路区域210_1～210_2与第二功能性电路区域220之间存在设计布局间隔230_1～230_3。

在步骤S520中，在设计布局间隔230_1～230_3中分别设置功率去耦电容240_1～240_3。据此，可藉由增加集成电路200的去耦电容值来降低电源端的电压杂讯。

综上所述，本发明的电路元件布局结构以及集成电路的布局方法，可藉由将功率去耦电容设置于电位不同的电压区域之间的布局间隔，来充分地有效利用电路结构中的可用空间。据此，可在通过设计规则检查的前提下，降低电源端的电压杂讯来避免对电路中的其他元件所造成的影响，进而提高集成电路作动的稳定性。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims (15)

1.一种电路元件布局结构，适用于集成电路，其特征在于，该电路元件布局结构包括：

至少一第一功能性电路区域，操作于第一电压域；

至少一第二功能性电路区域，操作于第二电压域，其中该第一电压域不同于该第二电压域，且该至少第一功能性电路区域与该至少第二功能性电路区域之间存在至少一设计布局间隔；以及

至少一功率去耦电容，设置于该至少一设计布局间隔中。

2.如权利要求1所述的电路元件布局结构，其特征在于，该至少一功率去耦电容依据该至少一第一功能性电路区域以及该第一电压域而被设计；或者，该至少一功率去耦电容依据该至少一第二功能性电路区域以及该第二电压域而被设计。

3.如权利要求1所述的电路元件布局结构，其特征在于，该至少一功率去耦电容操作于该第一电压域的电压与接地电压之间；或者，该至少一功率去耦电容操作于该第二电压域的电压与接地电压之间。

4.如权利要求1所述的电路元件布局结构，其特征在于，该集成电路为电源开关元件、隔离元件、保持元件或是电压转换元件。

5.如权利要求1所述的电路元件布局结构，其特征在于，该至少一设计布局间隔为设计规则检查所形成。

6.如权利要求1所述的电路元件布局结构，其特征在于，该电路元件布局结构是作为知识产权化的模块化电路。

7.一种集成电路的布局方法，其特征在于，包括：

形成至少一第一功能性电路区域以及至少一第二功能性电路区域，其中该至少一第一功能性电路区域操作于一第一电压域，该至少一第二功能性电路区域操作于一第二电压域，且该至少一第一功能性电路区域与该至少一第二功能性电路区域之间存在至少一设计布局间隔；以及

在该至少一设计布局间隔中设置至少一功率去耦电容。

8.如权利要求7所述的布局方法，其特征在于，该至少一功率去耦电容依据该至少一第一功能性电路区域以及该第一电压域而被设计；或者，该至少一功率去耦电容依据该至少一第二功能性电路区域以及该第二电压域而被设计。

9.如权利要求7所述的布局方法，其特征在于，该集成电路为电源开关、隔离元件、保持元件或是电压转换元件。

10.如权利要求7所述的布局方法，其特征在于，该至少一设计布局间隔为设计规则检查所形成。

11.一种电路元件布局结构，适用于集成电路，其特征在于，该电路元件布局结构包括：

至少一第一功能性电路区域，操作于第一电压域，其中该至少一第一功能性电路区域的四周存在至少一设计布局间隔；以及

至少一功率去耦电容，设置于该至少一设计布局间隔中。

12.如权利要求11所述的电路元件布局结构，其特征在于，该至少一功率去耦电容依据该至少一第一功能性电路区域以及该第一电压域而被设计。

13.如权利要求11所述的电路元件布局结构，其特征在于，该集成电路为电源开关、隔离元件、保持元件或是电压转换元件。

14.如权利要求11所述的电路元件布局结构，其特征在于，该至少一设计布局间隔为设计规则检查所形成。

15.如权利要求11所述的电路元件布局结构，其特征在于，该电路元件布局结构是作为知识产权化的模块化电路。