CN105322924B - 用于补偿pvt差异的方法和设备 - Google Patents

用于补偿pvt差异的方法和设备 Download PDF

Info

Publication number
CN105322924B
CN105322924B CN201510285363.9A CN201510285363A CN105322924B CN 105322924 B CN105322924 B CN 105322924B CN 201510285363 A CN201510285363 A CN 201510285363A CN 105322924 B CN105322924 B CN 105322924B
Authority
CN
China
Prior art keywords
pvt
look
offset
circuit
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510285363.9A
Other languages
English (en)
Other versions
CN105322924A (zh
Inventor
陈希颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105322924A publication Critical patent/CN105322924A/zh
Application granted granted Critical
Publication of CN105322924B publication Critical patent/CN105322924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/463—Sources providing an output which depends on temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及用于补偿PVT差异的方法和设备。在一些实施例中，集成电路包括缓冲电路和配置成补偿缓冲电路的PVT差异的PVT（过程、温度、电压）补偿电路，其中，所述PVT补偿电路包括加法器和减法器。

Description

用于补偿PVT差异的方法和设备
技术领域
本发明一般涉及用于补偿PVT（过程、电压、温度）差异的方法和设备，并且在特定实施例中涉及用于补偿扩频时钟生成（SSCG）中的PVT差异的方法和设备。
背景技术
扩频时钟发生器(SSCG)用在同步数字系统中以降低电磁干扰（EMI）的频谱密度。同步数字系统是由时钟信号驱动的，并且由于它的周期性，所以具有窄的频谱。扩频计时降低峰值辐射能量和电磁发射。
SSCG产生具有采用预定义的调制简档在某一频率范围内被故意扫频（调频）的频率的时钟信号。扩频计时不会降低谐波噪声的总功率，但它通过专用带宽均匀地扩展每个时钟谐波的能量。以这种方式，在每个时钟谐波处的峰值功率级减少多达10-20 DB，这取决于调制深度和调制简档。
SSCG通常通过较大的带宽扩展能量，从而有效地降低窄带宽内的电读数和磁读数。将这一相同的能量分配到较大的带宽防止系统把足够的能量放进任何一个窄带以超过法定限制。
然而，扩频计时（像其他种类的动态频率变化一样）可创造诸如时钟/数据失准或时钟偏斜之类的挑战。
发明内容
依据本发明的实施例，集成电路包括缓冲电路和配置成补偿缓冲电路的PVT差异的PVT（过程、温度、电压）补偿电路，其中，所述PVT补偿电路包括加法器和减法器。
依据本发明的实施例，用于补偿缓冲电路的PVT（过程、电压、温度）差异的方法包括：通过应用算术减法计算来为缓冲电路计算多个PVT补偿值。
依据本发明的实施例，用于补偿缓冲电路的PVT（过程、电压、温度）差异的方法包括：为缓冲电路计算多个PVT补偿值，并将PVT补偿值存储在第一查找表中。
依据本发明的实施例，集成电路包括缓冲电路和包括配置成存储PVT补偿值的第一查找表的PVT（过程、温度、电压）补偿电路。
附图说明
为了更完整地理解本发明以及其优点，现在结合附图对下面的描述进行参考，其中：
图1是依据算术减法计算的用于计算PVT补偿值WR的方法的流程图；
图2是用于计算和存储PVT补偿值的方法的流程图；
图3是依据本发明的实施例的SSCG电路的框图；
图4是示例性时钟延迟；以及
图5示出了具有基于寄存器的查找表的PVT补偿电路的实施例的波形。
具体实施方式
扩展系统时钟发生器（SSCG）（电路、单元）通过一连串的缓冲延迟单元（例如，通过上升沿和/或下降沿）移位输入时钟信号以提供预定的输出时钟信号。从输入时钟信号到输出时钟信号的这种移位可以降低电磁干扰（EMI）能量。同时，可保持平均操作频率。PVT（过程、电压和温度）差异影响缓冲延迟单元的延迟以及预定的输出时钟信号的移位方式。因此，使用PVT补偿电路来克服并补偿PVT差异。
传统的PVT补偿电路包括模拟反馈电路（诸如PLL（锁相环））或使用数字算术除法器计算的数字除法器电路。传统的数字PVT补偿电路通常包括标准的除法器单元。这种传统电路的缺点是：1）补偿电路可能不会用较慢的处理技术来实现，因为它需要一长串的数字组合电路来实现单个时钟周期内的补偿，以及2）传统的补偿电路实时连续地运行，这阻碍了省电模式的实现。
本发明的实施例提供了包括基于寄存器的查找表的PVT补偿电路。实施例提供应用算术减法计算的PVT补偿电路。一些实施例避免除法器电路用于公式计算。另外的实施例包括当不需要时用以停止计算PVT补偿值的方法，从而降低PVT补偿电路的功耗。
这些实施例的优点是：这些PVT补偿电路比传统的PVT补偿电路可被应用于更广泛的处理技术（例如，技术130nm或更小）。其他优点是：所述PVT补偿电路可被周期性地关闭以省电。因为PVT在实际设定或应用中不会迅速而是相当缓慢地改变。
在SSCG中，延迟缓冲电路的PVT差异使用应用算术减法计算（在本文中也被称为算术减法计算）的PVT补偿电路来补偿。所述算术减法计算代替或替换传统的算术除法计算（在本文中也被称为算术除法方法、除法方法或除法计算）。算术减法计算可与两组基于寄存器的存储器表一起来使用。
算术减法计算与除法方法相比必然需要更多的计算周期来计算PVT补偿值。然而，因为使用两个基于寄存器的查找表来给延迟缓冲电路（单元）提供PVT值，所以该方法总体优于传统的除法计算。尤其是，因为依据减法计算的结果被存储在查找表中，并随后从其中一个查找表中进行处理，所以用于接收PVT补偿值的总体时间与传统除法方法相比实际上减少了。在计算出PVT补偿值之后，将它们存储在第一查找表中。第一查找表存储持续PVT计算的结果（PVT补偿值）。在为所有的缓冲单元计算出PVT补偿值并将其存储在第一查找表之后，将它们拷贝到第二查找表。换言之，第二查找表仅可使用存储在第一查找表中的当前PVT补偿值来周期性地刷新。算术减法方法连续地计算PVT补偿值并将它们存储在第一查找表中。在把PVT补偿值拷贝到第二查找表之后，在第一查找表中存储的补偿值被重写并用新计算出的PVT补偿值来替换。缓冲单元使用存储在第二查找表中并从第二查找表中访问的PVT补偿值来补偿。
在SSCG中，有限状态机（FSM）和PVT补偿值计算通过下面的公式来实现：
其中：
- “WR”是提交到缓冲延迟单元的补偿值（控制值）以实现所希望的扩展时钟行为（指示需要被激活以实现时钟边沿的实时时钟移位需求的延迟单元的数目）；
- “SHIFT”是基于SSCG电路的算法从FSM中计算出的值。示例被公开在Davide deCaro等人的“A 1.27 GHz, All Digital Spread Spectrum Clock Generator/Synthesizer in 65 m CMOS”（IEEE期刊《固态电路（Solid State Circuits）》，第45卷（2010），1048-1060）。SHIFT（值）可以是一个范围，因为它基于扩频时钟的算法，该算法进而可基于一系列不同的输入时钟频率；
- “DCDL”是基于SSCG的选择的输出时钟信号频率（诸如100MHz或300MHz（或150MHz或250MHz）或这些值之外或之间的任何其他所希望的MHz值）的用户输入值；
- “MEAS：”PVT补偿电路包括具有与主延迟（缓冲）电路（例如，在图4中的延迟线362、364中）相同的延迟单元（例如，在图4中的延迟线368中）的时钟产生电路。例如，PVT补偿电路包括具有与主延迟单元电路中相同的延迟单元的环形振荡器。参考时钟信号被用于计算时钟信号运行通过参考延迟单元的延迟。运行通过延迟单元的延迟时钟被除以一个固定值。参考时钟随后用于切片所划分的延迟时钟X次以获得所测量的PVT条件下的延迟时钟的周期（“计数”（值）意指参考时钟切片延迟时钟的次数。计数由MEAS表示）。如果参考延迟单元较慢，那么计数值和参考延迟单元较快的情形相比有所不同。MEAS数越大，参考时钟越经常切片所划分的延迟时钟，并且在PVT条件下，延迟单元正表现地越慢。
SHIFT可在每个时钟周期中改变。这可使公式和MEAS的划分在每个时钟周期中被需要用于适当的操作。根据延迟线中使用的缓冲延迟单元的数目，值SHIFT可以是相当大的。
可将上述公式改写为：
cr_ref = (shift x dcdl) / 212
其中
wr = cr_ref / meas
该划分可使用基于数字逻辑的减法器而不是使用基于数字逻辑的除法器来实现。例如，cr_ref/meas可通过cr_ref–meas并且通过执行该运算x次来表示。减法程序的总数导致整数，并等于除法结果。在这种情况下，整数由如图1的流程图所示的应用逻辑运算（算术减法计算）的结果和WR表示。
每当获得新的结果MEAS时，可基于图1中所示的算术减法方法来建立查找表。PVT补偿值WR可以是一个范围，因为SHIFT可以是一个范围。
一旦第一表使用多个时钟周期被建立，则第一表随后被转移或拷贝到第二表。使用新计算出的值来连续地刷新第一表，同时使用从第一表转移到第二表的（准）固定值来保持第二表。第二表的值可能对于某一时间来说不会改变。第二表的值仅可在某一预定的时间之后被更新或刷新。例如，第二表当第一表被完全重新计算时进行刷新。例如，如果SSCG包括64个延迟单元（在延迟线中），那么在计算出64个PVT（移位）补偿值之后刷新第二表。第二表包括PVT（移位）补偿值，并被配置成给延迟单元提供这些值（输出）。第一查找表可能要花费某一时间来针对所有的补偿值更新。然而，系统将仍然能够通过第二查找表实时运行。如上所述，第二查找表经由第一查找表来周期性地更新。
在图2的流程图中表示了用于计算和存储PVT补偿值的完整方法200。在第一步骤210中，在PVT补偿电路中为时钟产生电路计算MEAS值。例如，为PVT补偿电路的环形振荡器计算MEAS值。所述MEAS可被计算用于1024个时钟周期，因为在实际设定中经验PVT值改变缓慢。可替代地，MEAS可被计算用于少于1024（例如，512、256等）个时钟周期或者用于多于1,024（例如，2048、5096等）个时钟周期。在下一个步骤220中，计算PVT补偿值、WR（移位）值。该WR值通过为所计算的MEAS应用算术减法计算来计算。可为每个移位值或每个缓冲延迟单元获得WR值。在230，通过计算PVT补偿值完成第一查找表。如果SSCG包括64个缓冲延迟单元，那么计算64个WR（移位）值并将其存储在第一查找表中。如果计算和存储了所有的64个WR（移位）值，那么该查找表是完整的或完全的。如果SSCG包括少于64个延迟单元（例如，32个延迟单元），那么计算32个WR值并将其存储在第一查找表中。如果有更多的缓冲延迟单元（例如，128个延迟单元），那么计算更多的WR值以完成第一查找表。在最后的步骤240中，第一查找表被拷贝到第二查找表（例如，64个WR值被拷贝）。第二查找表的内容可以是（准）静态（例如，针对一定时间量是静态的），并准备用于缓冲延迟单元。即，第二查找表的值仅在一定周期之后被刷新。
如果没有针对一些或全部延迟单元的PVT补偿，那么仍然计算WR值并将其拷贝到两个查找表。所计算的值将基于已被故意编码在设计中来表示标称条件场景（室温、标准电压和标准工艺角）的缺省。
查找表的大小（例如，寄存器的大小）可根据缓冲延迟单元的数目来确定。例如，如果在每个表中使用64组N位寄存器，那么第一表将不断地由为PVT补偿（移位）值WR最新计算出的值来更新。一旦第一表已经达到了它的完全寄存器大小，则将完全寄存器拷贝到第二表。使用来自第二查找表中的PVT补偿值来控制缓冲延迟线。
当更新第一表时，系统也许能够通过第二表实时运行。
在一些实施例中，可实现省电功能。例如，PVT计算在一定的时间量不会发生（关闭并且然后打开）或仅每1,000，10,000或100,000个时钟周期操作。
图3示出了依据本发明的实施例的框图。该框图示出了扩展系统时钟发生器（SSCG）300的实现方式。SSCG 300包括数字处理器单元310和延迟线单元320。数字处理器单元310包括测量单元330和调制器340，其中，所述调制器340包括波形发生器和数字周期合成器。波形发生器可以产生具有三角波的波形。然而，波形发生器可以产生任何其他合适的波形，诸如，正弦波或矩形波。测量单元330被配置成测量和计算PVT差异的补偿。延迟线单元320包括在延迟线362, 364中的缓冲延迟单元。在这个示例中，SSCG 300包括两个延迟线362, 364，其中相位在第一延迟线362和第二延迟线364之间移位半个时钟周期。
SSCG 300被配置成提供某一输出时钟频率。例如，所选择的输出时钟频率可以是100 MHz或300 MHz（或150 MHz或250 MHz）或任何其他所希望的MHz频率。为了实现不同的输出时钟频率，将SSCG 300配置成打开和关闭延迟频率单元。可对延迟线单元320进行数字控制以设置打开的缓冲延迟单元的数目。要打开的（位于两个延迟线的）缓冲延迟单元的数目可基于在通过测量单元330完成计算之后的最终计算出的PVT补偿值。在一些实施例中，SSCG 300使用关于图1和图2描述的计算最终计算出的PVT补偿值的方法。
例如，如果最终计算出的PVT补偿值是50，则在SSCG 300的每个延迟线362、364中的总共64个延迟单元中打开在每个延迟线362、364中的50个缓冲延迟单元。输出时钟信号的周期（并且因此特性）可通过改变要打开的缓冲延迟单元的数目来改变。
SSCG 300包括PVT补偿电路350。PVT补偿电路包括数字处理器单元310和延迟线单元320的电路元件。PVT补偿电路350包括测量单元330、延迟线368和预分频器370。测量单元330可包括省电（断电）电路332、减法电路334、第一寄存器表336和第二寄存器表338。在PVT补偿电路350中采用延迟线368来跟踪过程、电压和温度差异。
SSCG 300具有输入端382和输出端384。输入端382接收输入信号（例如，时钟信号CLK），并且输出端344提供并传送输出信号（例如，时钟信号CLKOUT）。CLKOUT的边沿可由不同的延迟线362、364来产生。例如，时钟输出信号可延迟ΔRE或ΔFE。在图4中示出了在输入时钟信号和输出时钟信号之间延迟的示例。
查找表336、338可位于数字处理器的测量单元330。两个查找表可以是位于处理器内的基于寄存器的查找表。可替代地，查找表可在数字处理器外位于单独的存储器设备中。所述查找表是两个查找表。可替代地，有两个以上的查找表。例如，有四个、六个、八个或更多个查找表。每个查找表可具有64 x 7=448个寄存器的大小。寄存器的数目可迎合其中SSCG应该工作的频率范围。64是用于完整PVT补偿的阵列数目，并为所有的缓冲器覆盖全范围的延迟差异。7是用于控制值WR的位数。这些数字可以是不同的。例如，该阵列可以是32或16，或可替代地，128、256、512或1024。可替代地，该阵列可包括不同的大小。类似地，所述控制值WR可以包括多于或少于7位。每个寄存器可由1个触发器来表示。
PVT补偿电路350包括断电电路。没有必要为每个时钟周期获得MEAS值，因为在真实场景中PVT改变非常缓慢。例如，可每1,000k周期或每100k周期获得MEAS值。当MEAS值不被更新时，可关闭PVT补偿电路350（尤其是减法电路334）以省电。
该设计可以用VHDL容易地实现，并迎合于广泛的处理技术。本发明的实施例的优点是：为缓慢的处理技术提供PVT补偿电路的设计。
图5示出了所实现的具有基于寄存器的查找表机制的PVT补偿电路的波形。
在该图中：wr_ref表示来自第一查找表的WR，wr_fix表示来自第二查找表的WR，以及 wr_pvt和wf_pvt示出用于控制在延迟线的延迟单元中要打开/关闭的缓冲器的数量的最终补偿的PVT值。
可故意强迫延迟单元的延迟值为较小的值（从而更快延迟）。这使MEAS值（切片划分的延迟时钟的参考时钟的计数值）例如从64变成45。较少的计数意味着延迟时钟的周期更小，从而意味着在延迟单元中更快的延迟。随着MEAS的改变，PVT补偿电路可开始工作。它触发第一查找表wr_ref中的PVT值的计算和刷新，在第一箭头501处。初始wr_ref的计算基于MEAS 64（在第一箭头501之前）。该计算可在PVT值的下一次计算开始之前完成。wr_ref（MEAS=45）的计算完成之后，该值被拷贝到第二查找表wr_fix中。该拷贝发生在第二箭头502处。
一旦wr_fix更新至最新的值，则重新计算wr_pvt和wf_pvt。Wr_fix是用于要打开的缓冲单元的量的最终WR值。在这个具体的实施例中，wr_pvt是用于输出时钟的上升沿的缓冲延迟值，以及wf_pvt是用于输出时钟的下降沿的缓冲延迟值。本质上，这两个值（wr_pvt和wf_pvt）使用相同数目的延迟单元（取自wr_fix），但移位半个周期时间，并且使用它们来独立地控制时钟的上升和下降阶段。最终的SSCG输出时钟通过把延迟时钟的上升沿和延迟时钟的下降沿二者相组合来重新构建。‘wr_pvt’和‘wf_pvt’的值的改变表示新的PVT计算值基于MEAS值的改变来获得。
虽然本发明已参考图示实施例进行了描述，但该描述不意图以限制意义来解释。图示实施例的各种修改和组合以及本发明的其他实施例基于对本描述的参考而对于本领域技术人员来说将是显而易见的。因此旨在所附权利要求涵盖任何这种修改或实施例。

Claims (24)

1.一种集成电路，包括：
缓冲电路；以及
PVT（过程、温度、电压）补偿电路，其被配置成补偿缓冲电路的PVT差异，
其中，所述PVT补偿电路包括加法器和减法器；
其中，所述PVT补偿电路被配置成使用两组基于寄存器的存储器表应用算术减法计算。
2.如权利要求1所述的集成电路，其中，所述PVT补偿电路进一步包括第一查找表和第二查找表。
3.如权利要求2所述的集成电路，其中，所述第一和第二查找表是第一和第二基于寄存器的查找表。
4.如权利要求1所述的集成电路，其中，所述PVT补偿电路不包括除法器。
5.如权利要求1所述的集成电路，其中，所述集成电路是扩频时钟发生器（SSCG）。
6.如权利要求1所述的集成电路，其中，所述PVT补偿电路包括与缓冲电路相同数目的缓冲单元。
7.如权利要求1所述的集成电路，其中，所述PVT补偿电路包括断电电路。
8.一种用于补偿缓冲电路的PVT（过程、电压、温度）差异的方法，所述方法包括：
通过应用算术减法计算为缓冲电路计算多个PVT补偿值；
其中，使用两组基于寄存器的存储器表应用算术减法计算。
9.如权利要求8所述的方法，进一步包括将PVT补偿值存储在第一查找表中，并将PVT补偿值从第一查找表拷贝到第二查找表。
10.如权利要求9所述的方法，其中，将PVT补偿值存储在第一查找表中包括用PVT补偿值不断地更新第一查找表，并且其中，将PVT补偿值从第一查找表拷贝到第二查找表包括在时间间隔中拷贝所述PVT补偿值。
11.如权利要求8所述的方法，其中，计算PVT补偿值不包括应用算术除法计算。
12.如权利要求8所述的方法，其中，计算PVT补偿值包括周期性地关闭计算PVT补偿值。
13.一种用于补偿缓冲电路的PVT（过程、电压、温度）差异的方法，所述方法包括：
为缓冲电路计算多个PVT补偿值；以及
将所述PVT补偿值存储在第一查找表中；
其中，使用两组基于寄存器的存储器表应用算术减法计算。
14.如权利要求13所述的方法，进一步包括将所述PVT补偿值从第一查找表拷贝到第二查找表。
15.如权利要求14所述的方法，其中，将PVT补偿值存储在第一查找表中包括用PVT补偿值不断地更新第一查找表，并且其中，将PVT补偿值从第一查找表拷贝到第二查找表包括在时间间隔中拷贝所述PVT补偿值。
16.如权利要求15所述的方法，其中，当完全计算出所述第一查找表时，拷贝PVT补偿值。
17.如权利要求13所述的方法，其中，计算PVT补偿值包括应用算术减法计算。
18.如权利要求13所述的方法，其中，计算PVT补偿值不包括应用除法计算。
19.如权利要求14所述的方法，其中，计算PVT补偿值包括周期性地关闭计算PVT补偿值。
20.一种集成电路，包括：
缓冲电路；以及
PVT（过程、温度、电压）补偿电路，其包括配置成存储PVT补偿值的第一查找表；
其中，所述补偿电路被配置成使用两组基于寄存器的存储器表应用算术减法计算。
21.如权利要求20所述的集成电路，其中，所述PVT补偿电路进一步包括配置成存储PVT补偿值的第二查找表。
22.如权利要求20所述的集成电路，其中，所述PVT补偿电路被配置成依据算术减法计算来计算PVT补偿值。
23.如权利要求20所述的集成电路，其中，所述PVT补偿电路不被配置成依据除法计算来计算PVT补偿值。
24.如权利要求20所述的集成电路，其中，所述PVT补偿电路包括断电电路。
CN201510285363.9A 2014-05-29 2015-05-29 用于补偿pvt差异的方法和设备 Active CN105322924B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/290390 2014-05-29
US14/290,390 US9207693B1 (en) 2014-05-29 2014-05-29 Method and apparatus for compensating PVT variations

Publications (2)

Publication Number Publication Date
CN105322924A CN105322924A (zh) 2016-02-10
CN105322924B true CN105322924B (zh) 2019-04-16

Family

ID=54481652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510285363.9A Active CN105322924B (zh) 2014-05-29 2015-05-29 用于补偿pvt差异的方法和设备

Country Status (3)

Country Link
US (1) US9207693B1 (zh)
CN (1) CN105322924B (zh)
DE (1) DE102015108386B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3046856B1 (fr) * 2016-01-15 2020-06-05 Continental Automotive France Procedes et dispositifs de comptage d’une duree de service pour un signal d’horloge etale ainsi que de determination ou generation d’une duree reelle de temps
US10892794B1 (en) * 2020-02-06 2021-01-12 Global Unichip Corporation Multi-channel transmission device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808823A (zh) * 2005-12-29 2006-07-26 华润矽威科技（上海）有限公司 一种具有温度补偿的限流电路及方法
CN101485088A (zh) * 2006-05-03 2009-07-15 皇家飞利浦电子股份有限公司 甚低功率的模拟补偿电路
CN101535917A (zh) * 2006-03-08 2009-09-16 飞思卡尔半导体公司 电路器件中的动态时序调整

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1108822A (zh) * 1994-03-16 1995-09-20 加拿大独立电动产品公司 电池再充电系统的电池温度补偿装置
KR100348303B1 (ko) * 1999-11-09 2002-08-10 주식회사 하이닉스반도체 다양한 클럭신호에 의한 클럭신호간 딜레이보상방법
CN1393993A (zh) * 2001-07-02 2003-01-29 朗迅科技公司 延迟补偿电路
US7719371B2 (en) * 2004-03-22 2010-05-18 Integrated Device Technology, Inc. Spread spectrum clock and reference signal generator
US7812661B2 (en) * 2007-09-24 2010-10-12 Mediatek Inc. Electronic system capable of compensating process, voltage and temperature effects
TWI505642B (zh) * 2012-12-21 2015-10-21 Nat Univ Chung Cheng All - digital Spread Spectrum Clock Generation Circuit with Electromagnetic Interference Effect Decay and Its Control Method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808823A (zh) * 2005-12-29 2006-07-26 华润矽威科技（上海）有限公司 一种具有温度补偿的限流电路及方法
CN101535917A (zh) * 2006-03-08 2009-09-16 飞思卡尔半导体公司 电路器件中的动态时序调整
CN101485088A (zh) * 2006-05-03 2009-07-15 皇家飞利浦电子股份有限公司 甚低功率的模拟补偿电路

Also Published As

Publication number Publication date
DE102015108386B4 (de) 2022-02-10
US20150346744A1 (en) 2015-12-03
CN105322924A (zh) 2016-02-10
US9207693B1 (en) 2015-12-08
DE102015108386A1 (de) 2015-12-03

Similar Documents

Publication Publication Date Title
US9735787B2 (en) Frequency synthesizer with dynamic phase and pulse-width control
CN103297046B (zh) 一种锁相环及其时钟产生方法和电路
US7889581B2 (en) Digital DLL circuit
US7292080B2 (en) Delay locked loop using a FIFO circuit to synchronize between blender and coarse delay control signals
US7652517B2 (en) Method and apparatus for generating synchronous clock signals from a common clock signal
US7921318B2 (en) Techniques for integrated circuit clock management using pulse skipping
US8233339B2 (en) Semiconductor memory device
TWI639311B (zh) 半導體設備
CN105322924B (zh) 用于补偿pvt差异的方法和设备
CN106341219B (zh) 一种基于扩频技术的数据同步传输装置
CN101359909B (zh) 具有扩展的范围能力的灵活波形发生器
JP2007259435A (ja) スプレッドスペクトラムクロッキングに使われる遅延された高周波クロック信号を発生させる方法、回路、及びシステム
KR20100044625A (ko) 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치
US7093144B2 (en) Signal transfer across a voltage domain boundary
TW200906065A (en) Techniques for integrated circuit clock management
CN105811968A (zh) 调制器、锁相回路及响应频率控制字产生控制码的方法
CN102497205B (zh) 一种改进型dds信号发生器及其信号发生方法
TWI436596B (zh) 具有自我校準的延遲鎖相迴路系統
JP2011199617A (ja) クロック生成回路及びこれを備える半導体装置、並びに、クロック信号の生成方法
KR102107076B1 (ko) 반도체 장치
US8656203B2 (en) Fractional frequency division or multiplication by using an oversampled phase rotator for reducing jitter
US11283432B2 (en) Spread spectrum clock generation device and method for operating spread spectrum clock generation device
Tsai et al. All-digital duty-cycle corrector with synchronous and high accuracy output for double date rate synchronous dynamic random-access memory application
US8179179B2 (en) Semiconductor device
TW202433858A (zh) 包括數位控制振盪器（ｄｃｏ）增益校準電路的鎖相環（ｐｌｌ）及相關方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant