CN105320622A - 内部存储器、外部存储器以及数据处理系统 - Google Patents

内部存储器、外部存储器以及数据处理系统 Download PDF

Info

Publication number
CN105320622A
CN105320622A CN201510379974.XA CN201510379974A CN105320622A CN 105320622 A CN105320622 A CN 105320622A CN 201510379974 A CN201510379974 A CN 201510379974A CN 105320622 A CN105320622 A CN 105320622A
Authority
CN
China
Prior art keywords
memory
storage
data
external memory
internal storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510379974.XA
Other languages
English (en)
Inventor
金东民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105320622A publication Critical patent/CN105320622A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/16—General purpose computing application
    • G06F2212/161—Portable computer, e.g. notebook
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/402—Encrypted data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Abstract

提供一种内部存储器、外部存储器以及数据处理系统。提供一种存储器控制器、数据处理系统和电子装置。所述存储器控制器被配置为在联合模式下共享内部存储器和外部存储器之一的功能，其中，在联合模式下，外部存储器和内部存储器在逻辑上相互统一。

Description

内部存储器、外部存储器以及数据处理系统
本申请要求于2014年7月1日提交的第10-2014-0082132号韩国专利申请的优先权，所述申请的公开内容通过整体引用合并于此。
技术领域
示例性实施例涉及一种内部存储器、一种能够与内部存储器通信的外部存储器以及一种包括这些存储器的数据处理系统，更具体地讲，涉及一种用于提高数据处理性能的内部存储器、一种能够与内部存储器通信的外部存储器以及一种包括这些存储器的数据处理系统。
背景技术
便携式电子装置正在日益普及，并且消费者的需求水平正在不断提高。为了满足消费者的需求，便携式电子装置的重量已被降低，并且便携式装置的性能得到了提高。然而，在价格和技术方面却限制着性能的提高。具体地，当便携式电子装置被配备有大容量内部存储介质时，可能存在很多限制。因为内部存储介质不能容易地附加到便携式电子装置，或者在内部存储介质在大规模生产期间被安装在便携式电子装置中后不能容易地从便携式电子装置分离，因此内部存储介质的寿命可决定便携式电子装置的寿命。
最近，便携式电子装置已发展为包括插槽，其中，外部存储介质可被插入到插槽来扩展存储空间。然而，外部存储介质除了简单地扩展存储空间之外，通常不提供任何优点。另外，当便携式电子装置包括内部存储器和外部存储器两者时，便携式电子装置能够以分布式方式将数据存储在内部存储器和外部存储器中，但是由便携式电子装置执行的处理可能难以管理，诸如管理用于识别分布式数据的映射信息。另外，因为内部存储器和外部存储器的内部特性无法被识别，因此可能难以执行最佳的数据输入/输出(I/O)操作来增强便携式电子装置的性能。另外，当便携式电子装置突然断电或者外部存储器意外分离时，会难以恢复数据。
发明内容
示例性实施例的特定方面提供一种内部存储器、能够与内部存储器通信的外部存储器以及包括内部存储器和外部存储器的数据处理系统，其中，内部存储器用于当外部存储器被添加时提高管理效率、数据处理性能和数据可靠性。
根据示例性实施例的一方面，提供一种存储器控制器，被配置为在联合模式下共享内部存储器和外部存储器之一的功能，其中，在联合模式下，外部存储器和内部存储器在逻辑上相互联合。
存储器控制器可被配置为基于全局映射表将逻辑地址转换为物理地址，其中，全局映射表将逻辑地址映射到内部存储器和外部存储器中的每一个的物理地址，并且，存储器控制器还可被配置为确定内部存储器和外部存储器中的哪一个来处理从主机发送的数据。
在联合模式下，存储器控制器可被配置为根据主机的控制来控制文件的所有数据被存储在内部存储器中或存储在外部存储器中。
存储器控制器可被配置为应主机的写请求将数据以分布式方式存储在内部存储器和外部存储器中。
响应于在外部存储器正在执行写操作的同时存储器控制器从主机接收到用于从内部存储器读取数据的请求，存储器控制器可被配置为执行用于从将被操作的内部存储器读取数据的读操作。
存储器控制器可被配置为采集内部存储器的特征信息，可将内部存储器的特征信息提供给外部存储器，并可从外部存储器接收外部存储器的特征信息。
内部存储器的特征信息和外部存储器的特征信息可包括硬件特征信息和软件特征信息，其中，硬件特征信息指示关于内部存储器和外部存储器的硬件的特性，软件特征信息指示内部存储器和外部存储器的软件的特性。硬件特征信息可包括以下项中的至少一项：非易失性存储器的容量、非易失性存储器的数量、非易失性存储器中的通道数量、用户区域的大小、系统区域的大小、中央处理器(CPU)的速度、随机存取存储器(RAM)的容量、物理层(PHY)的速度以及包含或不包含加密模块。软件特征信息可包括以下项中的至少一项：统一存储器管理器的版本、闪存转换层(FTL)的版本和映射表的大小。
存储器控制器可被配置为使用标准协议或非标准协议之一来与外部存储器进行通信。
所述功能可被包括具有用户区域和系统区域的闪存的硬件组件执行，并且，存储器控制器可被配置为将存储在闪存的用户区域中的数据发送到外部存储器以扩展闪存的系统区域。扩展的系统区域可被用作空闲块。
所述功能可被包括加密引擎的硬件组件执行，其中，加密引擎被配置为对存储在内部存储器和外部存储器两者中的数据进行编码。
所述功能可被包括随机存取存储器(RAM)的硬件组件执行，其中，随机存取存储器被配置为存储全局映射表，其中，全局映射表将逻辑地址映射到内部存储器和外部存储器中的每一个的物理地址。
存储器控制器可被配置为直接将数据发送到外部存储器。
存储器控制器可被配置为经由主机将数据发送到外部存储器。
存储器控制器可被配置为经由仲裁器将数据发送到外部存储器，其中，仲裁器被配置为转发数据。
存储器控制器可被实现在内部存储器中。
存储器控制器可被实现在外部存储器中。
根据示例性实施例的另一方面，提供一种数据处理系统，包括：外部存储器，被设置在电子装置的外部；内部存储器，被包括在电子装置中；存储器控制器，被配置为在联合模式下共享内部存储器和外部存储器之一的功能，其中，在联合模式下，外部存储器和内部存储器在逻辑上相互联合。
所述功能可被硬件组件执行，其中，所述硬件组件可以是从加密引擎、随机存取存储器(RAM)和闪存中选择的一个。
附图说明
通过参照附图详细描述示例性实施例，以上和其它特征和优点将变得更明显，其中：
图1是根据示例性实施例的数据处理系统的框图；
图2是图1中示出的数据处理系统的示例的框图；
图3是图1中示出的数据处理系统的另一示例的框图；
图4是图1中示出的数据处理系统的另一示例的框图；
图5是根据示例性实施例的被提供用于解释联合模式的流程图，其中，在联合模式下，图1中示出的内部存储器和外部存储器被联合；
图6是在图5中示出的联合模式下的写操作的流程图；
图7是在图5中示出的联合模式下的读操作的流程图；
图8、图9、图10、图11、图12和图13是用于解释图1中示出的数据处理系统的操作和特征的概念图。
具体实施方式
现在将参照附图在下文中更全面地描述示例性实施例，在附图中示出了特定示例性实施例。然而，可以以许多不同的形式实施示例性实施例，并且不应被解释为仅局限于在此阐述的示例性实施例。相反，提供这些示例性实施例从而本公开将会是彻底和完整的，并将完全地将示例实施例的范围传达给本领域的技术人员。在附图中，为了清楚，层和区域的尺寸和相对尺寸可被夸大。相同的标号始终表示相同的元件。
将理解，当元件被称为“连接到”或“耦合到”另一元件时，所述元件可直接连接或耦合到所述另一元件或可以存在中间元件。相比之下，当元件被称为“直接连接到”或“直接耦合到”另一元件时，不存在中间元件。如在此所用的，术语“和/或”包括相关所列项中的一个或更多个的任意和全部组合，并且可被缩写为“/”。
将理解，尽管在此可使用术语“第一”、“第二”等来描述不同的元件，但是这些元件不应被这些术语所限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离示例性实施例的教导的情况下，第一信号可被称为第二信号，并且类似地，第二信号可被称为第一信号。
在此使用的术语仅用于描述特定示例性实施例的目的，而不意图限制示例性实施例。如在此所用的，单数形式也意图包括复数形式，除非上下文另有清楚地指示。还将理解，当在此说明书中使用术语“包括”和/或“包括有…”，或者，“包含”和/或“包含有…”，其表示存在叙述的特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
除非另有定义，否则在此使用的所有术语(包括技术和科学术语)具有与示例性实施例所属领域的普通技术人员通常理解的含义相同的含义。还将理解，除非这里明确定义，否则术语(诸如在常用词典中定义的术语)应被解释为具有与所述术语在相关领域的上下文和/或示例性实施例中的含义一致的含义，而不应理想化或过于正式地被解释。
在2013年9月公布的联合电子设备工程会议(JEDEC)标准通用闪存(UFS)版本2.0(例如，JESD220B)所公开的内容通过应用合并于此。另外，移动产业处理器接口(MIPI)的标准规范(例如，M-PHY和UniPro规范)通过引用合并于此。详细地，用于M-PHYSM版本3.0的MIPI联盟规范以及用于统一协议的MIPI联盟规范(例如，UniProSM)版本1.6通过引用合并于此。
图1是根据示例性实施例的数据处理系统1的框图。数据处理系统1可包括扩展存储器10和主机100。数据处理系统1可被实现为智能手机、平板个人计算机(PC)、相机、个人数字助理(PDA)、数字记录器、MP3播放器、互联网平板、移动互联网装置(MID)、可穿戴计算机或电子玩具。
扩展存储器10可与主机100传送(例如，交换)各种类型的数据(例如，命令、读数据和写数据)。扩展存储器10可包括内部存储器20和外部存储器50。内部存储器20和外部存储器50可包括可存储数据的非易失性存储器。将参照图2至图4详细描述内部存储器20和外部存储器50的结构。扩展存储器10是基于以下假设的概念：假设主机100以随后将被描述的联合模式将内部存储器20和外部存储器50识别为逻辑上联合的单个存储器。在下文中，假设扩展存储器10的操作以联合模式被执行。
主机100可控制数据处理系统1中所包括的扩展存储器10，并可以是应用处理器集成电路(IC)。主机100可被实现为片上系统(SoC)。
主机100可根据由用户的选择所确定的模式来不同地识别扩展存储器10。换句话说，主机100可将主机100外部的存储器识别为通过逻辑地址标识的存储空间(例如32千兆字节(GB))。所述模式可以是联合模式(或扩展模式)或分离模式。
在分离模式下，主机100可将扩展存储器10中所包括的存储器识别为在逻辑上彼此独立的分离的存储器。在联合模式下，主机100可将扩展存储器10中所包括的存储器识别为在逻辑上联合的单个存储器。
当假设扩展存储器10包括8GB的内部存储器20和32GB的外部存储器50时，在分离模式下，主机100可将8GB的内部存储器20和32GB的外部存储器50识别为在逻辑上独立的存储器。然而，在联合模式下，主机100可将8GB的内部存储器20和32GB的外部存储器50识别为具有40GB容量的扩展存储器10。
图2是图1中示出的数据处理系统1的示例1-1的框图。图3是图1中示出的数据处理系统1的另一示例1-2的框图。图4是图1中示出的数据处理系统1的另一示例1-3的框图。参照图1至图4，分别于图2至图4中示出的数据处理系统1-1至1-3在元件20、50和100中的连接方面彼此不同，但在元件20、50和100中基本上可具有相同的组件。
图2中示出的数据处理系统1-1可包括内部存储器20、外部存储器50和主机100。内部存储器20可包括第一中央处理器(CPU)21、第一随机存取存储器(RAM)22、第一物理层(PHY)23、第一链路管理器24、第一协议管理器25、第一统一存储器管理器26、第一闪存转换层(FTL)27、全局映射表28、加密引擎29、第一非易失性存储器(NVM)管理器30和第一NVM31。
第一CPU21可处理在内部存储器20中执行的程序。第一RAM22可存储所述程序，并且可被实现为易失性存储器，例如，静态RAM(SRAM)。第一CPU21和第一RAM22可运行用于操作内部存储器20的组件23至31的固件。
第一PHY23可与主机100和外部存储器50传送数据。所述数据可包括命令、逻辑地址信息、写数据和读数据，其中，逻辑地址信息包括关于由主机100识别的数据的位置(或逻辑地址)和长度的信息。第一PHY23可被实现为MIPIM-PHYSM。第一PHY23可包括至少一个通道(lane)。所述至少一个通道是这样的通信接口：所述通信接口能够使数据被传输到主机100或外部存储器50，并且能够使数据从主机100或外部存储器50传输过来。
参照图2，第一PHY23可由分别与主机100和外部存储器50传送数据的两个第一PHY23组成。详细地，左侧的第一PHY23可连接到主机100，右侧的第一PHY23可连接到外部存储器50。
第一链路管理器24可控制已经从左侧的第一PHY23接收的数据的流动，并控制数据被传输到右侧的第一PHY23。详细地，第一链路管理器24可识别从第一PHY23接收的数据中所包括的装置标识(ID)，并可根据识别结果将所述数据传输到第一协议管理器25或将所述数据返回到第一PHY23。第一链路管理器24也可基于从第一协议管理器25接收的数据产生装置ID，并且可根据装置ID将所述数据传输到第一PHY23中所包括的通道之一。可将不同的装置ID分别分配给独立的元件20、50和100。第一链路管理器24可被实现为MIPIUniPro。
第一协议管理器25可分析从第一链路管理器24接收的数据的协议，并可将所述数据发送到第一统一存储器管理器26。第一协议管理器25也可将从第一统一存储器管理器26接收的数据转换成可被元件50或100识别的协议，然后将数据发送到第一链路管理器24。第一协议管理器25可分析或转换的协议可以是标准或非标准协议。
第一协议管理器25可对已被接收的数据按优先级排序，并根据优先级的顺序来发送数据。第一协议管理器25可向与控制相关的数据(例如，与映射表相关的数据)分配比与管理相关的数据(例如，读数据或写数据)更高的优先级。
第一统一存储器管理器26可确定数据处理是被内部存储器20和外部存储器50之一执行，还是被内部存储器20和外部存储器50两者执行。详细地，第一统一存储器管理器26可基于从第一FTL27提供的物理地址信息和来自外部存储器50的响应，来检测内部存储器20和外部存储器50的状态(例如，写操作、读操作、可用的存储器空间的存在或不存在、或者读数据的存在或不存在)，并可基于所述状态来进行关于数据处理的确定。
例如，当数据包括读命令时，第一统一存储器管理器26可将逻辑地址信息发送到第一FTL27，并可基于从第一FTL27提供的物理地址信息来确定哪个存储器将执行读命令。存储器可以是内部存储器20和/或外部存储器50。
当将被读的数据存储在内部存储器20中时，第一统一存储器管理器26可将读命令和物理地址信息发送到加密引擎29。当将被读出的数据存储在外部存储器50中时，第一统一存储器管理器26可将读命令和物理地址信息发送到第一协议管理器25。当将被读的数据存储在内部存储器20和外部存储器50两者中时，第一统一存储器管理器26可将物理地址信息划分为分别与内部存储器20和外部存储器50对应的两部分，并分别将这两部分与读命令一起发送到内部存储器20和外部存储器50。
第一统一存储器管理器26可根据读命令和物理地址信息从外部存储器50接收读数据，并将读数据发送到加密引擎29。物理地址信息可以是关于数据在内部存储器20的第一NVM31中或在外部存储器50的第二NVM61中的实际位置(或物理地址)以及数据的长度的信息。
当数据包括写命令时，第一统一存储器管理器26可将逻辑地址信息发送到第一FTL27，并可基于从第一FTL27提供的物理地址信息来确定哪个存储器将执行写命令。存储器可以是内部存储器20和/或外部存储器50。
当数据将被写入内部存储器20时，第一统一存储器管理器26可将写命令、写数据和物理地址信息发送到加密引擎29。当数据将被写入外部存储器50时，第一统一存储器管理器26可将写命令、写数据和物理地址信息发送到第一协议管理器25。当数据将被写入内部存储器20和外部存储器50两者时，第一统一存储器管理器26可将物理地址信息和写数据划分为分别与内部存储器20和外部存储器50相应的两部分，并分别将物理地址信息的这两部分和写数据的这两部分与写命令一起发送到内部存储器20和外部存储器50。在其它示例性实施例中，第一统一存储器管理器26可首先将写数据发送到加密引擎29。
第一统一存储器管理器26可采集内部存储器20的特征信息，并将内部存储器20的特征信息提供给外部存储器50，或者可被从外部存储器50提供外部存储器50的特征信息。第二统一存储器管理器56可采集外部存储器50的特征信息，并将外部存储器50的特征信息提供给内部存储器20，或者可被从内部存储器20提供内部存储器20的特征信息。
可通过内部存储器20和外部存储器50之间的命令和数据的交换来执行这种提供操作。被提供给外部存储器50的内部存储器20的特征信息可被存储在外部存储器50内的存储器61中，被提供给内部存储器20的外部存储器50的特征信息可被存储在内部存储器20内的存储器31中。
内部存储器20的特征信息可被预先存储在内部存储器20内的存储器(例如，第一NVM31)中。类似地，外部存储器50的特征信息可被预先存储在外部存储器50内的存储器(例如，第二NVM61)中。内部存储器20的特征信息和外部存储器50的特征信息可包括硬件特征信息和软件特征信息。
硬件特征信息可包括以下项中的至少一项：NVM31或61的容量、NVM31或61的数量、NVM31或61中通道的数量、用户区域的大小、系统区域的大小、CPU21或51的速度、RAM22或52的容量、PHY23或53的速度以及加密引擎29的包含或排除。软件特征信息可包括以下项中的至少一项：统一存储器管理器26或56的版本、FTL27或57的版本、映射表28或58的大小。应理解，当然，根据其它示例性实施例，可使用很多其它类型的硬件特征信息(例如，与硬件组件的类型或数量相关的信息)和软件特征信息(例如，与软件的性能相关的信息)。
当第一统一存储器管理器26或第二统一存储器管理器56执行数据处理时，第一统一存储器管理器26或第二统一存储器管理器56可使用内部存储器20的特征信息和/或外部存储器50的特征信息。
第一FTL27可基于全局映射表28将从第一统一存储器管理器26接收的逻辑地址信息转换为物理地址信息。例如，当被第一统一存储器管理器26接收的数据包括读命令时，第一FTL27可基于全局映射表28来确定与逻辑地址信息相应的物理地址信息，并可将物理地址信息发送到第一统一存储器管理器26。当被第一统一存储器管理器26接收的数据包括写命令时，第一FTL27可基于全局映射表28来确定用于覆盖与逻辑地址信息相应的尺寸的物理地址信息，并可将物理地址信息发送到第一统一存储器管理器26。
第一FTL27可执行用于管理第一NVM31的寿命和第一NVM31的维护的操作。详细地，第一FTL27可基于为了写入而激活单元的次数确定是否将数据写入第一NVM31中的单元，并确定是否移除已被存储的数据。
全局映射表28可存储逻辑地址和物理地址之间的映射信息。全局映射表28也可存储关于数据是否已被存储在每个物理地址上的信息。每当擦除操作或写操作在第一NVM31和第二NVM61之一中被执行时，全局映射表28可被更新。
根据示例性实施例，全局映射表28可被存储在第一NVM31、第一RAM22或第二RAM52中。例如，当内部存储器20没有充足的空间用于全局映射表28时，全局映射表28的全部或一部分可被存储在第二RAM52中。此时，全局映射表28的全部或一部分(已被存储在第二RAM52中)可通过第一FTL27和第二FTL57之间的通信而被共享。
加密引擎29可对从第一统一存储器管理器26接收的数据(例如，写命令、写数据和物理地址信息)进行编码。加密引擎29也可对从第一NVM管理器30接收的数据进行解码。
根据示例性实施例，加密引擎29可根据第一统一存储器管理器26的控制来对将被写入外部存储器50的写数据进行编码，或者，可对从外部存储器50读取的读数据进行解码，并将读数据发送到第一统一存储器管理器26。
第一NVM管理器30可管理第一NVM31，并可将编码的数据写入第一NVM31，或者从第一NVM31读取数据。第一NVM管理器30可以是存储器控制器。
第一NVM31可根据第一NVM管理器30的控制来存储或输出数据。第一NVM31可被实现为NAND闪存、NOR闪存、电阻式RAM(RRAM)或相变RAM(PRAM)。
外部存储器50可包括第二CPU51、第二RAM52、第二PHY53、第二链路管理器54、第二协议管理器55、第二统一存储器管理器56、第二FTL57、局部映射表58、第二NVM管理器60和第二NVM61。第二CPU51、第二RAM52、第二PHY53、第二链路管理器54、第二协议管理器55和第二NVM61的功能和操作基本上与内部存储器20中所包括的第一CPU21、第一RAM22、第一PHY23、第一链路管理器24、第一协议管理器25和第一NVM31的功能和操作基本相同。
第二统一存储器管理器56可根据从第二协议管理器55接收的数据来执行操作。例如，当所述数据包括读命令和物理地址信息时，第二统一存储器管理器56可将读命令和物理地址信息发送到第二NVM管理器60。当所述数据包括写命令、写数据和物理地址信息时，第二统一存储器管理器56可将写命令、写数据和物理地址信息发送到第二NVM管理器60。
第二FTL57可在分离模式下基于局部映射表58将从第二统一存储器管理器56接收的逻辑地址信息转换为物理地址信息。由第二FTL57进行的对逻辑地址信息的转换可基本上与由第一FTL27进行的对逻辑地址信息的转换相同。根据示例性实施例，即使在联合模式下(例如，当由于内部存储器20中的存储空间的不足，全局映射表28的全部或一部分被存储在第二RAM52中时)，第二FTL57也可将逻辑地址信息转换为物理地址信息，并将物理地址信息提供给内部存储器20。第二FTL57也可执行用于第二NVM61的寿命的管理和第二NVM61的维护的操作。
局部映射表58可存储第二NVM61的逻辑地址和物理地址之间的映射信息。局部映射表58也可存储关于数据是否已被存储在每个物理地址上的信息。
第二NVM管理器60可管理第二NVM61，并可将从第二统一存储器管理器56接收的数据写入第二NVM61，或者从第二NVM61读取数据。第二NVM管理器60可以是存储器控制器。
主机100可包括应用110、内核120、驱动器130、主机控制器140、第三链路管理器150和第三PHY160。应用110可处理用户的命令，并可将与命令相应的请求发送到内核120。应用110可以是一组应用(例如，装置统一管理应用、音乐播放器应用和视频播放器应用)。
内核120可将来自应用110的请求转换为可被驱动器130识别的函数，并可将函数发送到驱动器130。在其它示例性实施例中，内核120可以是操作系统(OS)。
驱动器130可将函数转换为可被存储器20或50识别的格式的数据，其中，数据将按用户的请求被发送到存储器20或50。当存储器20或50是UFS时，驱动器130可将函数转换为UFS协议信息单元。
主机控制器140可使数据从驱动器130发送到第三链路管理器150，或者，可解释从第三链路管理器150接收的数据，并将解释后的数据发送到驱动器130。
第三链路管理器150和第三PHY160的功能和操作可基本上与第一链路管理器24和第一PHY23的功能和操作相同。
图2中示出的数据处理系统1-1具有内部存储器20被连接到主机100和外部存储器50的结构。在此情况下，主机100和外部存储器50之间的数据传输可经由内部存储器20的第一PHY23和第一链路管理器24被执行。
图3中示出的数据处理系统1-2具有主机100被连接到内部存储器20和外部存储器50的结构。在此情况下，内部存储器20和外部存储器50之间的数据传输可经由主机100的第三PHY160和第三链路管理器150被执行。在图3中示出的示例性实施例中，第三PHY160可由两个第三PHY160组成，其中，所述两个第三PHY160分别与内部存储器20和外部存储器50传送数据。详细地，右侧的第三PHY160可被连接到内部存储器20，左侧的第三PHY160可被连接到外部存储器50。
图4中示出的数据处理系统1-3还可包括仲裁器200。数据处理系统1-3具有主机100、内部存储器20和外部存储器50全部被连接到仲裁器200的结构。
在此情况下，主机100、内部存储器20和外部存储器50之间的数据传输可经由仲裁器200被执行。详细地，仲裁器200可针对从装置100、内部存储器20或外部存储器50接收的数据识别装置ID，并可根据装置ID将数据发送到主机100、内部存储器20和外部存储器50之一。
图5是根据示例性实施例的被提供以解释联合模式的流程图，其中，在联合模式下，图1中示出的内部存储器20和外部存储器50被联合。参照图1至图5，在操作S10，外部存储器50被安装在能够与外部存储器50兼容并因此被主机100识别的外部存储器插槽(未示出)中。
当外部存储器50被安装在外部存储器插槽中时，在操作S20，可允许用户通过应用110(例如，装置统一管理应用)来选择联合模式或分离模式。当在操作S20，分离模式被选择(在“是”的情况下)时，在操作S30，主机100可将内部存储器20和外部存储器50识别为独立的装置，并可分别对内部存储器20和外部存储器50独立地执行数据处理操作。
当在操作S20，联合模式被选择(在“否”的情况下)时，应用110可将电信号发送到与主机100连接的锁定装置(未示出)。当由于联合模式被选择而接收到预定电平(例如，高电平)的电信号时，锁定装置可在操作S40执行物理锁定，以防止外部存储器50被随意从外部存储器插槽分离。
当锁定装置的锁定完成时，在操作S50，内部存储器20和外部存储器50可作为扩展存储器10执行操作。将参照图6和图7详细地描述联合模式下的操作。
在操作S60，在联合模式下的操作期间，应用110可确定用户是否已经请求取消联合模式。当在操作S60，对联合模式的取消未被请求(在“否”的情况下)时，元件20、50和100继续在联合模式下操作。
当在操作S60，对联合模式的取消被请求(在“是”的情况下)时，在操作S70，应用110可根据用户的选择，按照文件或应用类型将数据分开地存储在内部存储器20和外部存储器50中。
例如，假设存在与音乐播放器应用相关的文件A和B以及与视频播放器应用相关的文件C和D，并且文件A至D已经被分开地存储在内部存储器20和外部存储器50中。当用户选择将文件A和C存储在内部存储器20中并将文件B和D存储在外部存储器50中时，应用110可将用于以下操作的信息的数据发送到内部存储器20：将文件A和C存储在内部存储器20中并将文件B和D存储在外部存储器50中。内部存储器20中的第一统一存储器管理器26可基于所述数据，使用来自第一FTL27的物理地址信息将读命令(或写命令)、读数据(或写数据)和物理地址信息发送到第一协议管理器25和加密引擎29，其中，读命令(或写命令)指示文件A和C被存储在内部存储器20中并指示文件B和D被存储在外部存储器50中。
当用户选择将与音乐播放器应用相关的文件A和B存储在内部存储器20中并将与视频播放器应用相关的文件C和D存储在外部存储器50中时，应用110可将用于以下操作的信息的数据发送到内部存储器20：将文件A和B存储在内部存储器20中并将文件C和D存储在外部存储器50中。内部存储器20中的第一统一存储器管理器26可基于所述数据，使用来自第一FTL27的物理地址信息将读命令(或写命令)、读数据(或写数据)和物理地址信息发送到第一协议管理器25和加密引擎29，其中，读命令(或写命令)指示文件A和B被存储在内部存储器20中并且指示文件C和D被存储在外部存储器50中。
因为内部存储器20和外部存储器50在联合模式下被主机100识别为一个扩展存储器10，所以每个文件可以以分布式方式被存储在内部存储器20和外部存储器50中。当联合模式在这种状态下被终止或者外部存储器50被从外部存储器插槽分离时，已经以分布式方式被存储在内部存储器20和外部存储器50中的文件或应用不能被正常执行。为此，在操作S70可执行以文件或应用为单位将数据分开地存储在内部存储器20和外部存储器50中的操作。
在操作S80，在分开地存储数据的操作完成之后，联合模式被终止，使得扩展存储器10可进入分离模式。应用110可将电信号发送到锁定装置。当因为分离模式被选择而接收到预定电平(例如，低电平)的电信号时，在操作S90，锁定装置可使外部存储器50从物理锁定状态释放。
图6是在图5中示出的联合模式下的写操作的流程图。参照图1至图6，在操作S100，第一PHY23可从主机100接收写命令和写数据。写命令和写数据可经由第一链路管理器24和第一协议管理器25被发送到第一统一存储器管理器26。
在操作S110，第一统一存储器管理器26可将与写数据相应的逻辑地址信息(例如，写数据的大小)发送到第一FTL27，并可确定是否使用从第一FTL27提供的物理地址信息以分布式方式来存储写数据。
当在操作S110确定以分布式方式存储数据(在“是”的情况下)时，在操作S120，第一统一存储器管理器26可将物理地址信息划分为分别与内部存储器20和外部存储器50相应的两部分，并将写数据划分为分别与内部存储器20和外部存储器50相应的两部分，并且可将划分后的物理地址信息、划分后的写数据和写命令发送到加密引擎29和第一协议管理器25。此时，第一统一存储器管理器26可首先使将被存储在外部存储器50中的那部分写数据发送到加密引擎29，然后可将编码的写数据发送到第一协议管理器25。
在操作S130，第一NVM管理器30可根据物理地址信息中的一部分和写命令将编码的写数据中的一部分存储在第一NVM31中，第二NVM管理器60可根据物理地址信息中的另一部分和写命令将编码的写数据中的另一部分存储在第二NVM61中。
当在操作S110，确定将数据存储在内部存储器20中或存储在外部存储器50中(在“否”的情况下)时，在操作S140，第一统一存储器管理器26确定是否将写数据存储在内部存储器20中。当在操作S140，确定写数据将被存储在内部存储器20中时(在“是”的情况下)，在操作S150，第一统一存储器管理器26可将写命令、写数据和物理地址信息发送到加密引擎29。在操作S160，第一NVM管理器30可根据写命令和物理地址信息将编码的写数据存储在第一NVM31中。
当在操作S140，确定写数据将被存储在外部存储器50中时(在“否”的情况下)，在操作S170，第一统一存储器管理器26可将写命令、写数据和物理地址信息发送到第一协议管理器25。此时，第一统一存储器管理器26可首先使将被存储在外部存储器50中的写数据发送到加密引擎29，然后将编码的写数据发送到第一协议管理器25。被发送到第一协议管理器25的数据可经由组件24、23、53、54、55和56被发送到第二NVM管理器60。在操作S180，第二NVM管理器60可根据写命令和物理地址信息将编码的写数据存储在第二NVM61中。
图7是在图5中示出的联合模式下的读操作的流程图。参照图1至图7，在操作S200，第一PHY23可从主机100接收读命令和逻辑地址信息。读命令和逻辑地址信息可经由第一链路管理器24和第一协议管理器25被发送到第一统一存储器管理器26。
在操作S210，第一统一存储器管理器26可将逻辑地址信息发送到第一FTL27，并可基于从第一FTL27接收的物理地址信息来确定读数据是否以分布式方式被存储。当在操作S210，确定读数据以分布式方式被存储在内部存储器20和外部存储器50中时(在“是”的情况下)，在操作S220，第一统一存储器管理器26可将物理地址信息划分为分别与内部存储器20和外部存储器50相应的两部分，并分别将所述两部分与读命令一起发送到加密引擎29和第一协议管理器25。
在操作S230，第一NVM管理器30可根据读命令和与第一NVM31相应的物理地址信息部分从第一NVM31读取编码的数据，第二NVM管理器60可根据读命令和与第二NVM61相应的物理地址信息部分从第二NVM61读取编码的数据。在操作S230，第一统一存储器管理器26可将从外部存储器50读取的编码的数据发送到加密引擎29，并可将已被解码的读取的数据发送到第一协议管理器25。在操作S230，第一统一存储器管理器26可经由组件25、24和23将从第一NVM31读取的数据和从第二NVM61读取的数据发送到主机100。
当在操作S210，确定读数据已经被存储在内部存储器20中或存储在外部存储器50中(在“否”的情况下)时，在操作S240中，第一统一存储器管理器26可确定读数据是否已被存储在内部存储器20中。
当在操作S240，确定读数据已经被存储在内部存储器20中(在“是”的情况下)时，在操作S250，第一统一存储器管理器26可将读命令和物理地址信息发送到加密引擎29。在操作S260，第一NVM管理器30可基于读命令和物理地址信息从第一NVM31读取已被编码的数据。在操作S260，已被加密引擎29解码的读数据可经由组件25、24和23被发送到主机100。
当在操作S240，确定读数据已经被存储在外部存储器50中(在“否”的情况下)时，在操作S270，第一统一存储器管理器26可将读命令和物理地址信息发送到第一协议管理器25。被发送到第一协议管理器25的读命令和物理地址信息可经由组件24、23、53、54、55和56被发送到第二NVM管理器60。在操作S280，第二NVM管理器60可基于读命令和物理地址信息从第二NVM61读取被编码的数据。在操作S280，编码的读数据可经由组件56、55、54、53、23、24、25和26被发送到加密引擎29，已经被加密引擎29解码的读数据可经由组件25、24和23被发送到主机100。
图8、图9、图10、图11、图12和图13是用于解释图1中示出的数据处理系统的操作和特征的概念图。参照图1至图13，在图8至图13中的内部存储器20和外部存储器50中所包括的块可包括组件(例如，图10中示出的加密引擎29)、数据(例如，图8中示出的第一写命令和第二写命令)、指定区域(例如，图12中示出的第一用户区域和第一系统区域)或处理操作(图10中示出的存储编码的数据)。
当在图8中示出的数据处理系统1中，主机100将写命令和写数据发送到扩展存储器10时，第一统一存储器管理器26可确定是将写数据存储在内部存储器20和外部存储器50之一中，还是将写数据存储在内部存储器20和外部存储器50两者中。当第一统一存储器管理器26确定以分布式方式将写数据存储在内部存储器20和外部存储器50中时，内部存储器20可执行作为写命令中的一部分的第一写命令，外部存储器50可执行作为写命令中的剩余部分的第二写命令。因为内部存储器20和外部存储器50分开地执行写操作，所以写速度被提高。
当在图9中示出的数据处理系统1中，主机100将写命令和写数据发送到扩展存储器10并且外部存储器50执行写操作时，具有比写命令更高优先级的读命令也可被发送到扩展存储器10。此时，当与读命令相应的数据存在于内部存储器20中时，第一统一存储器管理器26可在外部存储器50正在执行写操作的同时读取数据并将数据发送到主机100。因为外部存储器50的写操作和内部存储器20的读操作可被同时执行，所以容易执行对具有更高优先级的命令的处理。
当在图10中示出的数据处理系统1中，来自主机100的写数据被存储在外部存储器50中时，写数据可被内部存储器20中的加密引擎29编码，然后被存储在外部存储器50中。因此，即使由于外部存储器50不包括加密引擎29而使外部存储器50在安全性方面可能比较弱，但是可通过内部存储器20中的加密引擎29为扩展存储器10中的外部存储器50执行编码和解码，从而提高外部存储器50的安全性。
在图11中示出的数据处理系统1中，有时可能难以将内部存储器20的操作所必需的数据存储在内部存储器20中。例如，当第一RAM22没有充足的用于全局映射表28的空间时，全局映射表28可被存储在第二RAM52中。存储在第二RAM52中的全局映射表28可经由图2中示出的信号路径被第一FTL27使用。此时，第一协议管理器25和第二协议管理器55可在发送其它数据(例如，读数据和写数据)之前先发送与第二RAM52中存储的全局映射表28有关的数据。
在此情况下，与全局映射表28被存储在第一NVM31中时相比，全局映射表28被存储在第二RAM52中时的访问速度可更高。因此，当数据不能被存储在内部存储器20中时，内部存储器20的操作所需的数据可被存储在外部存储器50中的第二RAM52中，从而提高处理速度。
在图12中示出的数据处理系统1中，第一NVM31可被划分为第一用户区域USER1和第一系统区域SYS1，第二NVM61可被划分为第二用户区域USER2和第二系统区域SYS2。第一系统区域SYS1和第二系统SYS2中的每一个是将被用于内部存储器20或外部存储器50的操作的存储空间，诸如被用于恢复第一NVM31或第二NVM61中的坏块(例如，有缺陷的块)的空闲块、用于维护第一NVM31或第二NVM61的空间、用于存储固件的空间。与第一系统区域SYS1和第二系统区域SYS2不同，第一用户区域USER1和第二用户区域USER2是可按照用户的选项来执行擦除操作、读操作或写操作的区域。
第一统一存储器管理器26可管理第一用户区域USER1和第一系统区域SYS1。例如，当第一系统区域SYS1需要应主机100的请求或根据第一统一存储器管理器26的调整被扩展时，第一统一存储器管理器26可扩展第一系统区域SYS1。详细地，第一统一存储器管理器26可将存储在第一用户区域USER1中的一些数据移动到第二用户区域USER2，并使第一用户区域USER1的可用空间包括在第一系统区域SYS1中。更具体地，当第一统一存储器管理器26基于主机100的请求或基于由第一统一存储器管理器26进行的确定而确定必需扩展第一系统区域SYS1时，第一统一存储器管理器26可使用从第一FTL27提供的第一用户区域USER1的物理地址信息，产生用于第一用户区域USER1中的一些数据的读命令和物理地址信息，并可将用于所述一些数据的读命令和物理地址信息发送到加密引擎29。第一统一存储器管理器26可接收已经响应于读命令而被读取的数据，可使用从第二FTL57提供的第二用户区域USER2的物理地址信息产生用于所述读取的数据的物理地址信息和写命令，并可将所述读取的数据、用于所述读取的数据的物理地址信息和写命令发送到第一协议管理器25。
作为示例，仅已经描述了对第一系统区域SYS1的扩展，但是也可扩展第二系统区域SYS2。因此，当必需或期望扩展系统区域SYS1和SYS2时，可通过内部存储器20和外部存储器50之间的数据通信容易地执行扩展。
图13示出将在数据处理系统1中使用第一系统区域SYS1的扩展的情况的另一示例。图13示出第一系统区域SYS1中的空闲块应被扩展的情况。
当第一系统区域SYS1中的空闲块应被扩展时，第一统一存储器控制器26可将存储在第一用户区域USER1中的一些数据移动到第二用户区域USER2，并且，可将由于数据的移动而在第一用户区域USER1中变得可用的空间用作第一系统区域SYS1的空闲块。
作为示例，已经描述了对仅仅第一系统区域SYS1中的空闲块的扩展，但是也可扩展第二系统区域SYS2中的空闲块。确保空闲块直接与存储器20和50的寿命相关。因此，当空闲块在存储器20和50中容易得到确保时，存储器20和50的寿命被提高。
如上所述，根据示例性实施例，数据处理系统以分布式方式处理由主机发布的命令，从而提高数据处理速度。另外，内部存储器或外部存储器中所包括的硬件在数据处理系统中被内部存储器和外部存储器共享，从而提高数据处理性能。容易扩展数据处理系统中的系统区域，使得诸如提高存储器的寿命的管理效率被提高。另外，内部存储器中所包括的加密硬件通常被用于数据处理系统中的内部存储器和外部存储器两者，使得数据同样针对外部存储器被编码。
虽然已参照特定示例性实施例具体示出并描述了示例性实施例，但是本领域的普通技术人员将理解，可在不脱离由权利要求定义的示例性实施例的精神和范围的情况下，在示例性实施例中做出形式和细节上的各种改变。

Claims (19)

1.一种存储器控制器，被配置为在联合模式下共享内部存储器和外部存储器中的一个的功能，其中，在联合模式下，外部存储器和内部存储器在逻辑上相互统一，
其中，存储器控制器被配置为基于全局映射表将逻辑地址转换为物理地址，其中，全局映射表将逻辑地址映射到内部存储器和外部存储器中的每一个的物理地址，存储器控制器还被配置为确定内部存储器和外部存储器中的哪一个来处理从主机发送的数据。
2.如权利要求1所述的存储器控制器，其中，在联合模式下，存储器控制器被配置为根据主机的控制来控制文件的所有数据被存储在内部存储器中或存储在外部存储器中。
3.如权利要求1所述的存储器控制器，其中，存储器控制器被配置为应主机的写请求将数据以分布式方式存储在内部存储器和外部存储器中。
4.如权利要求1所述的存储器控制器，其中，响应于在外部存储器正在执行写操作时存储器控制器从主机接收到用于从内部存储器读取数据的请求，存储器控制器被配置为执行用于从将被操作的内部存储器读取数据的读操作。
5.如权利要求1所述的存储器控制器，其中，存储器控制器被配置为采集内部存储器的特征信息，将内部存储器的特征信息提供给外部存储器，并从外部存储器接收外部存储器的特征信息。
6.如权利要求5所述的存储器控制器，其中：
内部存储器的特征信息和外部存储器的特征信息包括硬件特征信息和软件特征信息，其中，硬件特征信息指示关于内部存储器和外部存储器的硬件的特性，软件特征信息指示内部存储器和外部存储器的软件的特性；
硬件特征信息包括以下项中的至少一项：非易失性存储器的容量、非易失性存储器的数量、非易失性存储器中的通道数量、用户区域的大小、系统区域的大小、中央处理器(CPU)的速度、随机存取存储器(RAM)的容量、物理层的速度以及包含或不包含加密模块；
软件特征信息包括以下项中的至少一项：统一存储器管理器的版本、闪存转换层FTL的版本和映射表的大小。
7.如权利要求1所述的存储器控制器，其中，存储器控制器被配置为使用标准协议和非标准协议中的一种来与外部存储器进行通信。
8.如权利要求1所述的存储器控制器，其中，所述功能由包括具有用户区域和系统区域的闪存的硬件组件执行，并且，存储器控制器被配置为将存储在闪存的用户区域中的数据发送到外部存储器以扩展闪存的系统区域。
9.如权利要求8所述的存储器控制器，其中，扩展的系统区域被用作空闲块。
10.如权利要求1所述的存储器控制器，其中，所述功能由包括加密引擎的硬件组件执行，其中，加密引擎被配置为对存储在内部存储器和外部存储器两者中的数据进行编码。
11.如权利要求1所述的存储器控制器，其中，所述功能由包括随机存取存储器的硬件组件执行，其中，随机存取存储器被配置为存储全局映射表，其中，全局映射表将逻辑地址映射到内部存储器和外部存储器中的每一个的物理地址。
12.如权利要求1所述的存储器控制器，其中，存储器控制器被配置为直接将数据发送到外部存储器。
13.如权利要求1所述的存储器控制器，其中，存储器控制器被配置为经由主机将数据发送到外部存储器。
14.如权利要求1所述的存储器控制器，其中，存储器控制器被配置为经由仲裁器将数据发送到外部存储器，其中，仲裁器被配置为转发数据。
15.如权利要求1所述的存储器控制器，其中，存储器控制器被实现在内部存储器中。
16.如权利要求1所述的存储器控制器，其中，存储器控制器被实现在外部存储器中。
17.一种数据处理系统，包括：
外部存储器，被设置在电子装置的外部；
内部存储器，被包括在电子装置中；
存储器控制器，被配置为在联合模式下共享内部存储器和外部存储器中的一个的功能，其中，在联合模式下，外部存储器和内部存储器在逻辑上相互统一，
其中，所述功能由硬件组件执行，其中，所述硬件组件是从加密引擎、随机存取存储器(RAM)和闪存中选择的一个。
18.一种电子装置，包括：
第一存储器，被安装在电子装置中；存储器控制器，被配置为能够使第一存储器的功能在第二存储器中被分享，以使用所述功能从第一存储器和第二存储器读取数据或将数据写入第一存储器和第二存储器，
其中，第二存储器被配置为被插入到电子装置中，
其中，所述功能包括对数据进行加密和对数据进行编码中的至少一个。
19.如权利要求18所述的电子装置，其中，通过在逻辑上统一第一存储器和第二存储器并使数据分布在逻辑上统一的第一存储器和第二存储器之中，来使所述功能在第二存储器中被分享。
CN201510379974.XA 2014-07-01 2015-07-01 内部存储器、外部存储器以及数据处理系统 Pending CN105320622A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140082132A KR20160003530A (ko) 2014-07-01 2014-07-01 내장 저장 장치, 이와 통신 가능한 외장 저장 장치, 및 이를 포함하는 데이터 처리 시스템
KR10-2014-0082132 2014-07-01

Publications (1)

Publication Number Publication Date
CN105320622A true CN105320622A (zh) 2016-02-10

Family

ID=54866317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510379974.XA Pending CN105320622A (zh) 2014-07-01 2015-07-01 内部存储器、外部存储器以及数据处理系统

Country Status (4)

Country Link
US (1) US20160004634A1 (zh)
KR (1) KR20160003530A (zh)
CN (1) CN105320622A (zh)
DE (1) DE102015109359A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109558122A (zh) * 2018-11-29 2019-04-02 湖南国科微电子股份有限公司 一种提升物理层兼容性的系统与方法
CN109992197A (zh) * 2017-12-29 2019-07-09 苏州迈瑞微电子有限公司 一种数据读写方法、装置、电子设备和存储介质
CN110471893A (zh) * 2019-08-20 2019-11-19 曾亮 一种多用户间的分布式存储空间的共享方法、系统和装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10241854B2 (en) * 2016-02-26 2019-03-26 Red Hat, Inc. Correlation-based monitoring and events for a unified storage manager
US10444999B2 (en) 2016-10-13 2019-10-15 Qualcomm Incorporated Universal flash storage (UFS) host design for supporting embedded UFS and UFS card
US10372351B2 (en) * 2017-02-23 2019-08-06 Western Digital Technologies, Inc. Techniques for non-blocking control information and data synchronization by a data storage device
US20180239532A1 (en) * 2017-02-23 2018-08-23 Western Digital Technologies, Inc. Techniques for performing a non-blocking control sync operation
KR102349381B1 (ko) * 2017-05-17 2022-01-13 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US20190179540A1 (en) * 2017-12-11 2019-06-13 Qualcomm Incorporated Concurrent access for multiple storage devices
US11816349B2 (en) 2021-11-03 2023-11-14 Western Digital Technologies, Inc. Reduce command latency using block pre-erase

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1298501A (zh) * 1998-04-29 2001-06-06 爱特梅尔股份有限公司 具有数据存储扇区和代码存储扇区并同时支持对两种扇区的读/写访问的单个存储模块的微控制器
US20060026338A1 (en) * 2003-01-31 2006-02-02 Hiromi Ebara Semiconductor memory card, and program for controlling the same
US20060075079A1 (en) * 2004-10-06 2006-04-06 Digipede Technologies, Llc Distributed computing system installation
US20070005928A1 (en) * 2005-06-30 2007-01-04 Trika Sanjeev N Technique to write to a non-volatile memory
US20080140914A1 (en) * 2006-12-07 2008-06-12 Tae-Keun Jeon Memory System and Data Transfer Method Thereof
US20080154574A1 (en) * 2006-12-21 2008-06-26 Buechler Jodi A Application emulation on a non-production computer system
US20120023297A1 (en) * 2010-07-22 2012-01-26 Yacov Duzly Using an add-on storage device for extending the storage capacity of a storage device
US20120098780A1 (en) * 2009-06-26 2012-04-26 Kyocera Corporation Communication device and electronic device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133881A (ja) * 2002-08-14 2004-04-30 Ricoh Co Ltd カード型メモリのインターフェイス回路、その回路を搭載したａｓｉｃ、およびそのａｓｉｃを搭載した画像形成装置
US7729690B1 (en) * 2006-02-15 2010-06-01 Trend Micro, Inc. Backup and restore of user data for mobile telephone
JP2013131060A (ja) * 2011-12-21 2013-07-04 Panasonic Corp 情報処理装置
KR20140082132A (ko) 2012-12-24 2014-07-02 이상원 스마트폰을 이용한 실물엽서 발송방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1298501A (zh) * 1998-04-29 2001-06-06 爱特梅尔股份有限公司 具有数据存储扇区和代码存储扇区并同时支持对两种扇区的读/写访问的单个存储模块的微控制器
US20060026338A1 (en) * 2003-01-31 2006-02-02 Hiromi Ebara Semiconductor memory card, and program for controlling the same
US20060075079A1 (en) * 2004-10-06 2006-04-06 Digipede Technologies, Llc Distributed computing system installation
US20070005928A1 (en) * 2005-06-30 2007-01-04 Trika Sanjeev N Technique to write to a non-volatile memory
US20080140914A1 (en) * 2006-12-07 2008-06-12 Tae-Keun Jeon Memory System and Data Transfer Method Thereof
US20080154574A1 (en) * 2006-12-21 2008-06-26 Buechler Jodi A Application emulation on a non-production computer system
US20120098780A1 (en) * 2009-06-26 2012-04-26 Kyocera Corporation Communication device and electronic device
US20120023297A1 (en) * 2010-07-22 2012-01-26 Yacov Duzly Using an add-on storage device for extending the storage capacity of a storage device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109992197A (zh) * 2017-12-29 2019-07-09 苏州迈瑞微电子有限公司 一种数据读写方法、装置、电子设备和存储介质
CN109558122A (zh) * 2018-11-29 2019-04-02 湖南国科微电子股份有限公司 一种提升物理层兼容性的系统与方法
CN109558122B (zh) * 2018-11-29 2022-08-19 湖南国科微电子股份有限公司 一种提升物理层兼容性的系统与方法
CN110471893A (zh) * 2019-08-20 2019-11-19 曾亮 一种多用户间的分布式存储空间的共享方法、系统和装置

Also Published As

Publication number Publication date
KR20160003530A (ko) 2016-01-11
US20160004634A1 (en) 2016-01-07
DE102015109359A1 (de) 2016-01-07

Similar Documents

Publication Publication Date Title
CN105320622A (zh) 内部存储器、外部存储器以及数据处理系统
CN102460405B (zh) 用于通过存储器装置来控制主机存储器存取的方法及系统
US10133668B2 (en) Technologies for providing cross data storage device communications
US20150278104A1 (en) Hybrid memory device, memory system including same and data processing method
US9864704B2 (en) Memory controller communicating with host, operating method thereof, and computing system including the same
US10866736B2 (en) Memory controller and data processing circuit with improved system efficiency
US20190171392A1 (en) Method of operating storage device capable of reducing write latency
KR102545689B1 (ko) 버퍼를 갖는 컴퓨팅 시스템 및 그것의 동작 방법
US10409737B2 (en) Apparatus, system, and method for positionally aware device management bus address assignment
EP2704021B1 (en) SRAM handshake
TWI516942B (zh) 分配位址至互連上之裝置
WO2016094278A1 (en) eMMC FUNCTIONALITY EXPANDER
KR20150081635A (ko) 불휘발성 반도체 메모리를 포함하는 저장 장치 및 그것의 관리 방법
US20140137266A1 (en) Access system and method thereof
US10324622B2 (en) Data storage device and operating method thereof
US9674141B2 (en) Techniques for implementing a secure mailbox in resource-constrained embedded systems
CN111209221B (zh) 存储系统
US20160239224A1 (en) Method and system for transferring data over a plurality of control lines
CN115963977A (zh) 一种固态硬盘及其数据操作方法、装置及电子设备
US20090235365A1 (en) Data access system
US10969991B2 (en) Multi-chip package, controlling method of multi-chip package and security chip
US20030200401A1 (en) Microcomputer system automatically backing-up data written in storage medium in transceiver, and transceiver connected thereto
CN111221753A (zh) 多主机控制器及包括所述多主机控制器的半导体装置
JP2009129402A (ja) Ｉｃカード用半導体装置、ｉｃカード、及びｉｃカード用端末装置
US20090235328A1 (en) Data accessing system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160210

WD01 Invention patent application deemed withdrawn after publication