CN109558122A - 一种提升物理层兼容性的系统与方法 - Google Patents

Abstract

本发明提出了一种提升物理层兼容性的系统与方法，涉及物理接口领域。该提升物理层兼容性的系统包括内部存储器、外部存储器、第一选择器以及逻辑模块，逻辑模块可以跟根据第一选择器接收到的控制信号选择性的读取内部存储器或者外部存储器中的算法。本发明提供的提升物理层兼容性的系统与方法具有提升了该物理层的兼容性的优点。

Description

一种提升物理层兼容性的系统与方法

技术领域

本发明涉及物理接口领域，具体而言，涉及一种提升物理层兼容性的系统与方法。

背景技术

作为物理接口，PCIe PHY(PCIe总线接口的物理层)需要有较强的兼容性去适配不同设备的接口，因此需要一套校准和适应算法加载到PCIe PHY里面去，使PCIe具有一定的兼容性以保持PCIe PHY的设计性能。

当前，为了避免PCIe PHY的面积过大，这套算法指令一般保存在硬编码的查找表中，然而一旦写入查找表后，这类算法指令就不可更改，这对于PCIe去适配不同的接口就会有一定的局限性。

有鉴于此，如何解决上述问题，是本领域技术人员关注的重点。

发明内容

有鉴于此，本发明的目的在于提供一种提升物理层兼容性的系统，以解决现有技术中PCIe PHY兼容性差的问题。

本发明的另一目的在于提供一种提升物理层兼容性的方法，以解决现有技术中PCIe PHY兼容性差的问题。

为了实现上述目的，本发明实施例采用的技术方案如下：

一方面，本发明实施例提出一种提升物理层兼容性的系统，所述提升物理层兼容性的系统包括：

内部存储器，用于存储预设定的算法；

外部存储器，用于存储兼容算法；

第一选择器，用于接收一控制信号；

逻辑模块，与所述第一选择器通信连接，用于在所述第一选择器接收到第一控制信号时，读取所述内部存储器中的算法并进行加载；

所述逻辑模块还用于在所述第一选择器接收到第二控制信号时，读取所述外部存储器中的算法并进行加载。

进一步地，所述提升物理层兼容性的系统还包括配置单元，所述配置单元与所述外部存储器通信连接，且所述配置单元用于配置所述外部存储器中的算法。

进一步地，所述配置单元包括配置接口，所述配置接口与所述外部存储器通信连接，所述配置接口用于响应一配置操作，以配置所述外部存储器中的算法。

进一步地，所述配置单元还包括加载模块，所述加载模块分别与所述内部存储器、所述外部存储器通信连接，所述加载模块用于在第一选择器接收到第二控制信号时，将所述内部存储器的数据加载至所述外部存储器，并在配置完成后，接收一配置完成信号；

所述逻辑模块还用于在所述第一选择器接收到第二控制信号，且所述加载模块接收到配置完成信号时，读取所述外部存储器中的算法并进行加载。

进一步地，所述配置单元还包括第二选择器，所述第二选择器分别与所述逻辑模块、所述外部存储器以及所述配置接口通信连接；

所述第二选择器用于在所述加载模块将内部存储器的数据完全加载至所述外部存储器时，生成加载完成信号；

所述配置接口还用于在所述第二选择器生成加载完成信号后响应一配置操作，以配置所述外部存储器中的算法。

进一步地，所述配置单元包括配置接口、加载模块以及第二选择器，所述第二选择器分别与配置接口、加载模块、外部存储器以及第一选择器通信连接；

所述配置接口用于响应一配置操作，以配置所述外部存储器中的算法；

所述加载模块用于在配置完成后，接收一配置完成信号；

所述逻辑模块还用于在所述第一选择器接收到第二控制信号，且所述加载模块接收到配置完成信号时，读取所述外部存储器中的算法并进行加载。

另一方面，本发明实施例提供了一种提升物理层兼容性的方法，应用于提升物理层兼容性的系统，所述提升物理层兼容性的系统包括内部存储器、外部存储器、第一选择器以及逻辑模块；所述方法包括：

所述第一选择器接收一控制信号；

当所述控制信号为第一控制信号时，所述逻辑模块读取所述内部存储器中的算法并进行加载；

当所述控制信号为第二控制信号时，所述逻辑模块读取所述外部存储器中的算法并进行加载。

进一步地，所述提升物理层兼容性的还包括配置单元，在所述逻辑模块读取所述内部存储器中的算法并进行加载的步骤之前，所述方法还包括：

配置单元配置所述外部存储器中的算法。

进一步地，所述配置单元包括配置接口、加载模块以及第二选择器，所述配置单元配置所述外部存储器中的算法的步骤包括：

所述加载模块在所述第一选择器接收到第二控制信号时，将所述内部存储器的数据加载至所述外部存储器；

所述第二选择器在所述加载模块将内部存储器的数据完全加载至所述外部存储器时，生成加载完成信号；

所述配置接口在所述第二选择器生成加载完成信号后响应一配置操作，以配置所述外部存储器中的算法；

所述加载模块在配置完成后，接收一配置完成信号。

进一步地，所述配置单元包括配置接口与加载模块，所述配置单元配置所述外部存储器中的算法的步骤包括：

所述配置接口响应一配置操作，以配置所述外部存储器中的算法；

所述加载模块在配置完成后，接收一配置完成信号。

相对现有技术，本发明具有以下有益效果：

本发明提供了一种提升物理层兼容性的系统，该提升物理层兼容性的系统包括内部存储器、外部存储器、第一选择器以及逻辑模块，逻辑模块可以跟根据第一选择器接收到的控制信号选择性的读取内部存储器或者外部存储器中的算法。一方面，通过内部存储器与外部存储器，可以存储不同的数据，使得逻辑模块能够读取不同的算法，提升了该物理层的兼容性。另一方面，外部存储器存储的算法为兼容算法，即外部存储器中存储的算法可进行更改，用户能够在外部存储器中配置自己需要的算法，从而提升了该物理层的兼容性。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本发明第一实施例提供的提升物理层兼容性的系统的交互图。

图2示出了本发明第二实施例提供的第一种提升物理层兼容性的系统的交互图。

图3示出了本发明第二实施例提供的外部存储器的初始化与加载时序图。

图4示出了本发明第二实施例提供的外部存储器的读写时序图。

图5示出了本发明第二实施例提供的外部存储器的加载时序图。

图6示出了本发明第二实施例提供的第二种提升物理层兼容性的系统的交互图。

图7示出了本发明第三实施例提供的提升物理层兼容性的方法的流程图。

图8示出了本发明第三实施例提供的S104的子步骤的流程图。

图标：100-提升物理层兼容性的系统；110-内部存储器；120-外部存储器；130-第一选择器；140-逻辑模块；150-配置单元；151-配置接口；152-加载模块；153-第二选择器。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

第一实施例

请参阅图1，本发明实施例提供了一种提升物理层兼容性的系统100，该提升物理层兼容性的系统100包括内部存储器110、外部存储器120、第一选择器130以及逻辑模块140，其中，内部存储器110、第一选择器130以及逻辑模块140均固化于PCIe PHY(PCIe总线接口的物理层)上，且第一选择器130与逻辑模块140通信连接，第一选择器130还与内部存储器110、外部存储器120也分别通信连接。

具体地，在本实施例中，第一选择器130用于接收一控制信号，内部存储器110用于存储预设定的算法，外部存储器120用于存储兼容算法，需要说明的是，本实施例采用内部存储器110为ROM存储器(只读存储器)，外部存储器120也为ROM存储器的方式，即内部存储器110中存储的算法固定，一旦写入便无法更改，而外部存储器120中的算法与内部存储器110中的算法不同。并且，本实施例提供的第一选择器130为MUX，其能够根据控制信号选择输出信号；逻辑模块140负责执行读取存储器中的算法，并将存储器中的算法加载至PCIePHY。

并且，本实施例提供的外部存储器120并不在PCIe PHY上进行算法的配置，以达到减小整个PCIe PHY体积的效果。其中，外部存储器120通过接口与PCIe PHY上的逻辑模块140通信连接，使得用户能够在需要使用外部存储器120时，才将外部存储器120与逻辑模块140通过接口连接；而在不需要使用外部存储器120时，则可将外部存储器120与整个PCIePHY实现物理分离，能够实现整个PCIe PHY体积更小的效果。

进一步地，当用户需要配置外部存储器120中的算法时，可选用存储有不同算法的外部存储器120进行配置，并在外部存储器120中的算法配置完成后再通过接口将外部存储器120与逻辑模块140实现安装。

进一步地，本实施例提供的逻辑模块140依据第一选择器130接收到的控制信号进行信号的读取与加载。其中，本实施例的控制信号为Sram_bypass信号，该信号为逻辑模块140是否使用外部存储器120的控制信号。

通过设置外部存储器120与内部存储器110的方式，逻辑模块140能够实现二选一的读取相应算法指令并加载到PCIe PHY中，从而达到了增强PCIe PHY兼容性的目的。

第二实施例

请参阅图2，本发明实施例提供了另一种提升物理层兼容性的系统100，该提升物理层兼容性的系统100包括内部存储器110、外部存储器120、第一选择器130以及逻辑模块140，其中，内部存储器110、第一选择器130以及逻辑模块140均固化于PCIe PHY(PCIe总线接口的物理层)上，且第一选择器130与逻辑模块140通信连接，逻辑模块140与内部存储器110、外部存储器120也分别通信连接。

本实施例采用内部存储器110为ROM存储器(只读存储器)，外部存储器120为SRAM存储器(static ram，静态随机存取存储器)的方式，即内部存储器110中存储的算法固定，一旦写入便无法更改，而外部存储器120中存储的算法可进行更改或配置。

并且，本实施例通过直接利用PCIe PHY配置外部存储器120中的算法。且外部存储器120通过接口与PCIe PHY上的逻辑模块140通信连接，使得用户能够在需要使用外部存储器120时，才将外部存储器120与逻辑模块140通过接口连接；而在不需要使用外部存储器120时，则可将外部存储器120与整个PCIe PHY实现物理分离，从而保证了不会增大PCIePHY体积。

为了达到在PCIe PHY上配置外部存储器120的目的，在本实施例中，提升物理层兼容性的还包括配置单元150，配置单元150与外部存储器120通信连接，且配置单元150用于配置所述外部存储器120中的算法。

具体地，作为本实施例的一种实现方式，配置单元150包括配置接口151、加载模块152以及第二选择器153，其中，加载模块152分别与内部存储器110、外部存储器120通信连接，第二选择器153分别与逻辑模块140、外部存储器120以及配置接口151通信连接，配置接口151通过第二选择器153与外部存储器120通信连接。

下面对外部存储器120的配置方式进行详细说明：

本实施例提供的第二选择器153也采用MUX，其能够根据控制信号选择输出信号，且加载模块152采用Boot Loader，其能够根据sram_bypass信号决定是否加载外部存储器120中的算法指令；配置接口151采用CR/IF，用户可以通过该配置接口151对PCIe PHY里面的寄存器进行配置，可以访问ROM，当sram_bypass为0时，可以读写外部存储器120。

具体地，请参阅图3-图5，需要利用PCIe PHY加载外部存储器120中的算法时，控制输入sram_bypass信号为0，此时，外部存储器120接收初始化信号phy_resrt，并在初始化完成后，加载模块152将内部存储器110的数据加载至外部存储器120，即将内部存储器110中存储的算法加载至外部存储器120中，同时，第二选择器153在加载模块152将内部存储器110的数据完全加载至外部存储器120时，生成加载完成信号sram_init_done。

在加载完成后，用户即可通过配置接口151对外部存储器120做相应的配置需要说明的是，由于已经将内部存储器110中的算法加载至外部存储器120，因此用户仅需要在原有的内部存储器110中的算法上进行更改即可配置出新的算法，更加方便快捷。同时在用户配置完成后，能够依据向加载模块152发送配置完成信号sram_ext_ld_done，表示配置已完成，此后PCIe PHY里面的逻辑模块140接管外部存储器120的控制权，进而读取外部存储器120中的算法并加载至PCIe PHY。

本发明实施例提出的配置方式，可以在原有ROM机制的基础上，增加使用外部SRAM的配置方式，并用sram_bypass信号控制是否使用这种配置方式。当sram_bypass为1时，不会对原有配置方式产生任何影响，面积开销几乎相同，当兼容性满足不了要求时，可以将sram_bypass使能为0，通过外部SRAM完善适配兼容性算法，达到增强PCIe PHY兼容性的目的。

作为本实施例的另一个种实现方式，请参阅图6，配置单元150包括配置接口151、加载模块152以及第二选择器153，且第二选择器153分别与配置接口151、加载模块152、外部存储器120以及第一选择器130通信连接。

其中，在需要利用PCIe PHY加载外部存储器120中的算法时，控制输入sram_bypass信号为0，此时，外部存储器120接收初始化信号phy_resrt，并在初始化完成后由配置接口151响应一配置操作，以配置外部存储器120中的算法，同时在用户配置完成后，能够依据向加载模块152发送配置完成信号，表示配置已完成，此后PCIe PHY里面的逻辑模块140接管外部存储器120的控制权，进而读取外部存储器120中的算法并加载至PCIe PHY。

第三实施例

请参阅图7，本发明实施例提供了一种提升物理层兼容性的方法，应用于第二实施例所述的提升物理层兼容性的系统100，该方法包括：

S101，第一选择器130接收一控制信号。

S102，第一选择器130判断接收到的控制信号是否为第一控制信号，如果是，则执行S103，如果否，则执行S104。

S103，逻辑模块140读取内部存储器110中的算法并进行加载。

S104，配置单元150配置外部存储器120中的算法。

其中，请参阅图8，作为本实施例的一种实现方式，S104包括：

S1041，加载模块152将内部存储器110的数据加载至外部存储器120。

S1042，第二选择器153在加载模块152将内部存储器110的数据完全加载至外部存储器120时，生成加载完成信号。

S1043，配置接口151在第二选择器153生成加载完成信号后响应一配置操作，以配置外部存储器120中的算法。

S1044，加载模块152在配置完成后，接收一配置完成信号。

作为本实施例的另一种实现方式，S104包括：

S1045，配置接口151响应一配置操作，以配置外部存储器120中的算法。

S1046，加载模块152在配置完成后，接收一配置完成信号。

S105，逻辑模块140读取外部存储器120中的算法并进行加载。

综上所述，本发明提供了一种提升物理层兼容性的系统，该提升物理层兼容性的系统包括内部存储器、外部存储器、第一选择器以及逻辑模块，逻辑模块可以跟根据第一选择器接收到的控制信号选择性的读取内部存储器或者外部存储器中的算法。一方面，通过内部存储器与外部存储器，可以存储不同的数据，使得逻辑模块能够读取不同的算法，提升了该物理层的兼容性。；另一方面，外部存储器存储的算法为兼容算法，即外部存储器中存储的算法可进行更改，用户能够在外部存储器中配置自己需要的算法。从而提升了该物理层的兼容性。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

Claims (10)

1.一种提升物理层兼容性的系统，其特征在于，所述提升物理层兼容性的系统包括：

内部存储器，用于存储预设定的算法；

外部存储器，用于存储兼容算法；

第一选择器，用于接收一控制信号；

逻辑模块，与所述第一选择器通信连接，用于在所述第一选择器接收到第一控制信号时，读取所述内部存储器中的算法并进行加载；

所述逻辑模块还用于在所述第一选择器接收到第二控制信号时，读取所述外部存储器中的算法并进行加载。

2.如权利要求1所述的提升物理层兼容性的系统，其特征在于，所述提升物理层兼容性的系统还包括配置单元，所述配置单元与所述外部存储器通信连接，且所述配置单元用于配置所述外部存储器中的算法。

3.如权利要求2所述的提升物理层兼容性的系统，其特征在于，所述配置单元包括配置接口，所述配置接口与所述外部存储器通信连接，所述配置接口用于响应一配置操作，以配置所述外部存储器中的算法。

4.如权利要求3所述的提升物理层兼容性的系统，其特征在于，所述配置单元还包括加载模块，所述加载模块分别与所述内部存储器、所述外部存储器通信连接，所述加载模块用于在第一选择器接收到第二控制信号时，将所述内部存储器的数据加载至所述外部存储器，并在配置完成后，接收一配置完成信号；

所述逻辑模块还用于在所述第一选择器接收到第二控制信号，且所述加载模块接收到配置完成信号时，读取所述外部存储器中的算法并进行加载。

5.如权利要求4所述的提升物理层兼容性的系统，其特征在于，所述配置单元还包括第二选择器，所述第二选择器分别与所述逻辑模块、所述外部存储器以及所述配置接口通信连接；

所述第二选择器用于在所述加载模块将内部存储器的数据完全加载至所述外部存储器时，生成加载完成信号；

所述配置接口还用于在所述第二选择器生成加载完成信号后响应一配置操作，以配置所述外部存储器中的算法。

6.如权利要求2所述的提升物理层兼容性的系统，其特征在于，所述配置单元包括配置接口、加载模块以及第二选择器，所述第二选择器分别与配置接口、加载模块、外部存储器以及第一选择器通信连接；

所述配置接口用于响应一配置操作，以配置所述外部存储器中的算法；

所述加载模块用于在配置完成后，接收一配置完成信号；

所述逻辑模块还用于在所述第一选择器接收到第二控制信号，且所述加载模块接收到配置完成信号时，读取所述外部存储器中的算法并进行加载。

7.一种提升物理层兼容性的方法，其特征在于，应用于提升物理层兼容性的系统，所述提升物理层兼容性的系统包括内部存储器、外部存储器、第一选择器以及逻辑模块；所述方法包括：

所述第一选择器接收一控制信号；

当所述控制信号为第一控制信号时，所述逻辑模块读取所述内部存储器中的算法并进行加载；

当所述控制信号为第二控制信号时，所述逻辑模块读取所述外部存储器中的算法并进行加载。

8.如权利要求7所述的提升物理层兼容性的方法，其特征在于，所述提升物理层兼容性的还包括配置单元，在所述逻辑模块读取所述内部存储器中的算法并进行加载的步骤之前，所述方法还包括：

配置单元配置所述外部存储器中的算法。

9.如权利要求8所述的提升物理层兼容性的方法，其特征在于，所述配置单元包括配置接口、加载模块以及第二选择器，所述配置单元配置所述外部存储器中的算法的步骤包括：

所述加载模块在所述第一选择器接收到第二控制信号时，将所述内部存储器的数据加载至所述外部存储器；

所述第二选择器在所述加载模块将内部存储器的数据完全加载至所述外部存储器时，生成加载完成信号；

所述配置接口在所述第二选择器生成加载完成信号后响应一配置操作，以配置所述外部存储器中的算法；

所述加载模块在配置完成后，接收一配置完成信号。

10.如权利要求8所述的提升物理层兼容性的方法，其特征在于，所述配置单元包括配置接口与加载模块，所述配置单元配置所述外部存储器中的算法的步骤包括：

所述配置接口响应一配置操作，以配置所述外部存储器中的算法；

所述加载模块在配置完成后，接收一配置完成信号。