CN105320243A - 存储设备及其处理方法 - Google Patents

存储设备及其处理方法 Download PDF

Info

Publication number
CN105320243A
CN105320243A CN201510098238.7A CN201510098238A CN105320243A CN 105320243 A CN105320243 A CN 105320243A CN 201510098238 A CN201510098238 A CN 201510098238A CN 105320243 A CN105320243 A CN 105320243A
Authority
CN
China
Prior art keywords
volatile memory
elements
power supply
memory
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510098238.7A
Other languages
English (en)
Inventor
池泷太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105320243A publication Critical patent/CN105320243A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

一种存储设备包括非易失性存储器单元、易失性存储器单元、被配置为控制对非易失性存储器单元和易失性存储器单元的电源供应的电源控制单元、以及控制单元，该控制单元被配置为控制电源单元以在第一操作期间切断对非易失性存储器单元和易失性存储器单元的电源供应，并控制电源单元以在不同于第一操作的第二操作期间切断对非易失性存储器单元的电源供应，并维持对易失性存储器单元的电源供应。

Description

存储设备及其处理方法
相关申请的交叉引用
本申请基于并要求2014年7月1日提交的日本专利申请No.2014-135795的优先权，其全文以引用方式并入本文。
技术领域
在此描述的实施例一般涉及存储设备及其处理方法。
背景技术
一种类型的存储设备具有设备睡眠功能。设备睡眠功能是响应于来自主机的触发信号而进入低功耗状态(以下称为设备睡眠状态)的功能。在存储设备进入设备睡眠状态之前，存储在诸如DRAM或SRAM的易失性存储器中的数据被传送到诸如NAND闪存的非易失性存储器中，之后，切断对存储设备的电源供应。
然而，每当存储设备进入设备睡眠状态时，易失性存储器中的数据被传送到非易失性存储器中。由于每次都执行对非易失性存储器的写入，因此，非易失性存储器的性能变低。
发明内容
示例性实施例提供了可抑制非易失性半导体存储器的性能退化的存储设备及数据处理方法。
通常，根据一个实施例，一种存储设备包括非易失性存储器单元、易失性存储器单元、被配置为控制对非易失性存储器单元和易失性存储器单元的电源供应的电源控制单元、以及控制单元，控制单元被配置为控制电源单元以在第一操作期间切断对非易失性存储器单元和易失性存储器单元的电源供应，并控制电源单元以在不同于第一操作的第二操作期间切断对非易失性存储器单元的电源供应，并维持对易失性存储器单元的电源供应。
附图说明
图1是说明根据第一实施例的存储设备的一个实例的图；
图2是说明设备睡眠处理的顺序的序列图；
图3是示意性说明根据第二实施例的操作的流程图；
图4是说明根据第二实施例的设备睡眠处理的执行的流程图；
图5是说明在第一设备睡眠处理之前的处理的流程图；
图6是说明在第二设备睡眠处理之前的处理的流程图；
图7是说明从设备睡眠状态返回的返回操作的实例的流程图；
图8是说明根据第三实施例的设备睡眠处理的执行的流程图；
图9是示意性说明根据第四实施例的操作的流程图；
图10是说明根据第四实施例的设备睡眠处理的执行的流程图。
具体实施方式
在其内安装有硬盘设备和NAND闪存的所谓混合硬盘设备(以下称为混合驱动器)中，当混合驱动器进入设备睡眠状态时，为了减少功耗，切断对诸如静态RAM或同步DRAM(SDRAM)的易失性存储器的电源供应。在这种情况下，存储在易失性存储器的系统区域中的管理信息等被传送到诸如NAND闪存的非易失性存储器或硬盘，以用于备份。
为了缩短从设备睡眠状态返回的时间，需要在NAND闪存中而不是在硬盘设备中备份管理信息等。然而，如果频繁地执行设备睡眠操作，则对NAND闪存的写入是频繁的。其结果，在产品保证期内，NAND闪存的写入次数可能达到最大限度。因此，示例性实施例将抑制由于执行设备睡眠处理而引起的NAND闪存的性能退化。
以下将参考附图描述实施例。
第一实施例
混合驱动器的配置
图1说明根据第一实施例的存储设备即混合驱动器1的配置实例。混合驱动器1通常安装在电子装置上，诸如个人计算机、摄像机、音乐播放器、移动终端、移动电话、平板终端及打印机装置。
混合驱动器1包括诸如固态硬盘(SSD)的半导体驱动单元10和磁盘驱动单元20。
半导体驱动单元10
半导体驱动单元10包括NAND闪存(以下称为NAND存储器)和存储器控制器12。
NAND存储器11用作用于存储由主机设备51访问的数据的缓存器。因此，当混合驱动器1用作存储设备时，主机设备51可高速访问存储设备。NAND存储器11包括作为存储区域的存储单元阵列，其中设置有多个存储单元(未图示)。存储单元阵列包括多个块，并被划分为系统区域和缓存区域，其中块是数据擦除的单元。
根据来自主控制器27的访问命令(例如，写命令或读命令)，存储器控制器12控制对NAND存储器11的访问。存储器控制器12包括主机接口控制器(以下称为主机IF)121、存储器接口控制器(以下称为存储器IF)122、微处理器单元(MPU)123、只读存储器(ROM)124和随机存取存储器(RAM)125。
主机IF121被电连接至主控制器27，接收从主控制器27传送的信号，并将信号传输到主控制器27。具体地，主机IF121接收从主控制器27传送的命令(写命令、读命令等)，并将该命令传送到MPU123。此外，主机IF121将MPU123对从主控制器27发送的命令的响应发送到主控制器27。这样，主机IF121控制主控制器27与MPU123之间的数据传送。
存储器IF122被电连接至NAND存储器11，并根据MPU123的控制来访问NAND存储器11。
基于从主控制器27传送的命令，MPU123根据预定控制程序执行对NAND存储器11的访问处理(例如，写处理或读处理)。
ROM124预先存储用于MPU123执行其中的访问处理的控制程序。
RAM125临时存储所需的数据。RAM125的存储区域的一部分用作MPU123的工作区域。
磁盘驱动单元20
磁盘驱动单元20包括磁盘21、磁头22、主轴电机(SPM)23、致动器24、驱动器集成电路(IC)25、磁头IC26、主控制器27、闪速ROM(FROM)28、静态RAM(SRAM)29和同步DRAM(SDRAM)30。
作为非易失性存储器的磁盘21具有在其上磁性记录数据的记录面，例如，在磁盘21的一个面中。磁盘21被SPM23以高速进行旋转。SPM23由从驱动器IC25提供的驱动电流(或驱动电压)驱动。磁盘21的记录面具有以同心方式或螺旋形设置的多个轨道。
磁头(磁头浮动块)22与磁盘21的记录面对应地设置。磁头22被设置在从致动器24的臂突出的悬块的前边缘处。致动器24包括音圈电机(VCM)240，其是致动器24的驱动源。VCM240由从驱动器IC25提供的驱动电流(或驱动电压)驱动。根据致动器25被VCM240驱动，磁头22移动，以便在磁盘21的半径方向在磁盘21上画弧线。
另外，图1说明了包括一个磁盘21的配置。然而，多个磁盘21可以堆叠的方式设置。此外，在图1中，磁盘21具有在其一个面中的记录面。然而，记录面可形成在磁盘21的两个面中，磁头可与两个记录面中的每一个对应地设置。
驱动器IC25根据主控制器27的控制来驱动SPM23和VCM240。当VCM240由驱动器IC25驱动时，磁头22被定位在磁盘21上的目标轨道上。此外，驱动器IC25接收来自电源控制器41的电源电压，并如将在后面描述的，向每个单元提供电源供应。
磁头IC26在图1中被设置在与致动器24分离的位置，但固定在例如致动器24的预定部分，并通过柔性印刷电路板(FPC)电连接到主控制器27。磁头IC26放大由磁头22的读元件读取的读信号。此外，磁头IC26将由主控制器27提供的写数据转换成写电流，并将写电流输出到磁头22的写元件。
主控制器27通过大规模集成电路(LSI)实现，例如在其中多个组件被集成在单芯片中。主控制器27包括读写(R/W)通道271、硬盘控制器(HDC)272和MPU273。
R/W通道271处理与读和写有关的信号。即，R/W通道271将被磁头IC26放大了的读信号转换成数字数据，并从数字数据中解码读数据。此外，R/W通道271对通过MPU273从HDC272提供的写数据进行编码，并将编码的写数据传送到磁头IC26。
HDC272通过设备接口(设备IF)274电连接到主机设备51的主机接口(主机IF)52。设备IF274接收从主机设备51传送的信号，并将信号传送到主机设备51。具体地，HDC272接收从主机设备51传送的访问命令(写命令、读命令等)，并将所接收的命令传送到MPU273。HDC272控制主机设备51与HDC272之间的数据传送。HDC272还具有磁盘接口控制器的功能，其经由MPU273、R/W通道271、磁头IC26和磁头22控制对磁盘21的写入和从磁盘21的读出。
根据来自主机设备51的访问命令(写命令或读命令)，MPU273通过存储器控制器12控制对NAND存储器11的访问，并经由R/W通道271、磁头IC26和磁头22控制对磁盘21的访问。
此外，基于由主机设备51提供的设备睡眠(DEVSLP)信号，MPU273控制电源控制器41，并执行设备睡眠处理，其将稍后进行描述。
上述的MPU273的操作根据在FROM28中存储的固件来执行。
SRAM29的存储区域的一部分用作MPU273的工作区域，在其中临时保持有在NAND存储器11的系统区域中存储的数据等。
SDRAM30临时保持在NAND存储器11的系统区域中存储的数据等。
基于从MPU273或主机设备51提供的请求，电源控制器41控制对混合驱动器1的电源供应，也就是说，电源控制器41经由主机IF52连接到主机设备51，并连接到主控制器27的MPU273、磁盘驱动单元20的驱动器IC25和SDRAM30。
电源控制器41将电源电压提供给驱动器IC25和SDRAM30。驱动器IC25将来自电源控制器41的电源电压施加到NAND存储器11、存储器控制器12、磁头IC26、主控制器27、FROM28、SRAM29和SDRAM30上。此外，当施加电源电压时，驱动器IC25将加电重置信号提供给主控制器27。
此外，如将在后面描述的，当进入设备睡眠状态时，电源控制器41切断对每个单元的电源供应。当从睡眠状态返回时，电源控制器41根据从主机设备51提供的DEVSLP信号的否定(negating)来生成引导指示符信号，并将所生成的信号提供给MPU273。引导指示符信号包括有关在设备睡眠状态中是否将电源电压提供给SDRAM30的信息。基于从电源控制器41提供的引导指示符信号，MPU273确定是正常加电还是从设备睡眠状态返回。
另外，对上述混合驱动器1包括磁盘21和NAND存储器11两个非易失性存储器的例子进行说明。然而，混合驱动器1并不限于此，可配置有访问速度或存储器容量各不相同的多种类型的非易失性存储器。
设备睡眠处理的顺序
图2示意性地说明设备睡眠处理的顺序。
如图2所示，当混合驱动器1的状态是PHYRDY、部分或睡眠状态时，从主机设备51提供的DEVSLP信号的状态处于否定状态。此时，如果DEVSLP信号被断言(assert)，则MPU273执行进入设备睡眠状态的准备。此外，如将在后面描述的，如果DEVSLP信号被断言，则由MPU273和电源控制器41执行进入设备睡眠状态的在先处理，然后，关闭包括设备IF274的混合驱动器1的电源。因此，设备IF274比主机IF52晚进入设备睡眠状态。
在本实施例中，如将在后面描述的，设备睡眠处理包括切断对SDRAM30的电源供应(以下称为第一设备睡眠处理)的情况和不切断对SDRAM30的电源供应(以下称为第二设备睡眠处理)的情况。
在第一设备睡眠处理的情况下，在SRAM29和SDRAM30中保持的数据被备份在NAND存储器11中。此外，在第二设备睡眠处理的情况下，在SRAM29中存储的数据被备份在SDRAM30中。第二设备睡眠处理可以减少对NAND存储器11写入的次数。
在该准备结束后，MPU273针对电源控制器41发布断电请求。在第二设备睡眠处理的情况下，电源控制器41根据该请求切断对驱动器IC25的电源，从而除了电源控制器41和SDRAM30以外，混合驱动器1被断电，并进入设备睡眠状态。
另外，在从设备睡眠状态返回的情况下，如果从主机设备51提供给电源控制器41的DEVSLP信号的状态是否定状态，则电源控制器41启动对驱动器IC25的电源供应。驱动器IC25将电源电压施加到主控制器27、FROM28、SRAM29和SDRAM30上，并将加电重置信号提供给主控制器27。主控制器27通过执行加电处理来启动固件。根据从电源控制器41提供的引导指示符信号，主控制器27的MPU273确定混合驱动器1是正常加电还是从设备睡眠状态返回。其结果，在从设备睡眠返回的情况下，在NAND存储器11或SDRAM30中备份的数据被恢复到SRAM29中。然后，MPU273等待来自主机设备51的带外(OOB：例如，COMRESET或COMWAKE)，如果检测到OOB，则进入PHYRDY状态。
执行第二设备睡眠处理的条件
如上所述，本实施例包括第一和第二设备睡眠处理。当进入设备睡眠状态时，如果下述条件(1)、(2)、(3)的任何一个被满足，则执行第二设备睡眠处理，其中，电源控制器41不切断对SDRAM30的电源供应，MPU273将系统区域的管理信息等(以下称为数据)存储在SDRAM30中，而不是在NAND存储器11中。
(1)从先前的第一设备睡眠处理返回时的时间与现在时间之间的时间Dt不超过数据在NAND存储器11中的可保持间隔(时间)Mt。
(2)第一设备睡眠处理被执行的总次数Tc超过阈值Fc。
(3)第一设备睡眠处理在任意时间间隔It内被执行的次数Pc超过阈值Gc。
通过使用上述条件(1)、(2)、(3)中的一个来执行第二设备睡眠处理，可以抑制对NAND存储器11的写入次数，即使从主机设备51发布的设备睡眠请求是频繁的。
此外，通过在满足考虑了对NAND存储器11的重写次数的最大限制的产品保证期的范围内调整时间Mt、阈值Fc和阈值Gc的值，可以使混合驱动器1响应于主机设备51的设备睡眠请求而执行第一设备睡眠处理。
另外，上述条件(1)、(2)、(3)中的一个或者其中的两个或更多可用作触发第二设备睡眠处理的条件。在下面的实施例中，将描述条件(1)、(2)、(3)中的每一个用于触发条件的的情况。
第二实施例
在第二实施例中，确定条件(1)是否满足，并据此执行第一设备睡眠处理或第二设备睡眠处理。
以下将说明用于条件(1)的管理信息等的可保持间隔Mt的计算方法的例子。
如果关于NAND存储器11的可重写次数被定义为Nc，对于保持系统区域的管理信息等是安全的NAND存储器11的区域的大小(字节)被定义为Ns，每次设备睡眠时系统区域的管理信息等的保持大小(字节)被定义为Ss，系统区域的管理信息等的可保持次数被定义为Sc，则可保持次数Sc由下面的公式(1)表示：
Sc＝(Nc×Ns)/Ss(1)
如果产品保证期(时间)是Lt，则系统区域的管理信息等的可保持间隔(时间)Mt由下面的公式(2)表示：
Mt＝Lt/Sc
＝Lt/(Nc×Ns)/Ss(2)
通过执行第二设备睡眠处理(数据未被保持在NAND存储器11中，电源电压未施加给SDRAM30)而不对NAND存储器11进行写入，只要下面的公式(3)不满足，即使有来自主机设备51的设备睡眠请求，也可以满足产品保证期。
Dt≥Mt(3)
在此，Dt是从先前的第一设备睡眠处理返回时的时间(数据被保持在NAND存储器11中，电源关闭)与现在时间之间的时间。
例如，如果Nc＝10,000次，Ns＝2GB，Ss＝2MB，Lt＝26,280小时(三年)，则根据公式(1)，在系统区域中保持的管理信息等的可保持次数Sc如下：
Sc＝(Nc×Ns)/Ss＝10,000,000次
根据公式(2)，在系统区域中保持的管理信息等的可保持间隔(时间)Mt如下：
Mt＝Lt/Sc
＝26,280小时/10,000,000次
＝9.46秒
因此，即使第一设备睡眠处理在最短时间内按每9.46秒一次来执行，也可以满足产品保证期。
第二实施例的操作
将参照图3至图7描述使用条件(1)的第二实施例的操作。
如图3所示，如果开启混合驱动器1的电源，则电源控制器41启动对驱动器IC25的电源供应。驱动器IC25向主控制器27施加电源电压，并提供加电重置信号。主控制器27执行加电初始化处理，从而启动固件(S11)。主控制器27的MPU273确定加电是基于从电源控制器41提供的引导指示符信号的正常加电。
然后，启动内置在例如MPU273中的硬件定时器(未示出)的操作，并测量时间(S12)。另外，并不限于硬件定时器，也可以使用软件定时器。
随后，通过加电初始化处理，计算NAND存储器的系统区域的管理信息等的可保持间隔(时间)Mt(S13)。
在计算了上述的可保持间隔Mt之后，MPU273进入准备状态(S14)。
然后，确定是否接收了由主机设备51发布的命令(S15)。其结果，如果确定接收了命令，则执行与该命令对应的处理(S16)。例如，如果接收到写命令，则根据写命令执行数据写入处理。然后，控制进入步骤S15。
另一方面，如果未接收到命令，则确定是否检测到由主机设备51发布的设备睡眠请求(S17)。也就是说，确定DEVSLP信号是否被断言。其结果，如果DEVSLP信号未被断言，则控制进入步骤S15。
另外，如果确定DEVSLP信号被断言，则执行设备睡眠处理(S18)。
图4说明根据第二实施例的设备睡眠处理的执行。
在图4中，首先计算从先前的第一设备睡眠处理返回时的时间与现在时间之间的时间Dt(S21)。时间Dt使用例如由硬件定时器测量的时间计算。从先前的第一设备睡眠处理返回时的时间被保持在例如NAND存储器11或磁盘21中，该时间在加电初始化处理中读取。
然后，确定时间Dt是否超过系统区域的管理信息等的可保持间隔(时间)Mt(S22)。其结果，如果确定时间Dt等于或超过时间Mt，则执行第一设备睡眠处理的在先处理(S23)。如果确定时间Dt未超过时间Mt，则执行第二设备睡眠处理的在先处理(S24)。
图5说明第一设备睡眠处理的在先处理的例子。
在第一设备睡眠处理的在先处理中，首先，在作为易失性存储器的SRAM29和SDRAM30中保持的管理信息等在作为非易失性存储器的NAND存储器11中备份。
然后，SRAM29和SDRAM30的电源供应被电源控制器41切断(S32)。
图6说明第二设备睡眠处理的在先处理的例子。
在第二设备睡眠处理的在先处理中，首先，在作为易失性存储器的SRAM29中保持的数据在SDRAM30中备份(S41)。
然后，对SRAM29的电源供应被电源控制器41切断，并维持对SDRAM30的电源供应(S42)。
在执行了上述的第一或第二设备睡眠处理的在先处理之后，控制进入如图4所示的步骤S25。在步骤S25中，切断对除了易失性存储器和电源控制器41以外的电路的电源供应。也就是说，如果执行第一设备睡眠处理的在先处理S23，则对SRAM29和SDRAM30的电源供应已经被切断。在该状态下，切断对除了电源控制器41以外的电路的电源供应。此外，如果执行第二设备睡眠处理的在先处理S24，则对SRAM29的电源供应已经被切断，并维持对SDRAM30的电源供应。在该状态下，切断对除了SDRAM30和电源控制器41以外的电路的电源供应。这样，切断对除了电源控制器41以外的电路的电源供应，并执行设备睡眠状态(S26)。
在设备睡眠状态中，确定从设备睡眠状态返回的返回请求是否被电源控制器41检测到(S27)。也就是说，电源控制器41处于从主机设备51提供的DEVSLP信号的否定状态的检测等待状态。在该状态下，如果电源控制器41检测到DEVSLP信号的否定状态，则控制进入如图3的步骤S19所说明的从设备睡眠状态返回的返回操作。
图7说明从设备睡眠状态返回的返回操作的例子。
如果从主机设备51提供给电源控制器41的DEVSLP信号处于否定状态，则如上描述，电源控制器41启动对驱动器IC25的电源供应。驱动器IC25将电源电压施加给主控制器27、FROM28、SRAM29、SDRAM30等，并将加电重置信号施加给主控制器27。主控制器27通过执行加电处理来启动固件(S51)。
主控制器27的MPU273使用从电源控制器41提供的引导指示符信号确定混合驱动器1是正常加电还是从设备睡眠状态返回。其结果，在从设备睡眠返回的情况中，确定是否断开对SDRAM30的电源供应(S52)。该确定基于在引导指示符信号中包括的有关电源电压在设备睡眠状态中是否施加给SDRAM30的信息来执行。其结果，如果对SDRAM30的电源供应被切断，则确定从第一设备睡眠处理返回，在NAND存储器11中备份的数据被读取并恢复到SRAM29和SDRAM30中(S53)。此外，如果对SDRAM30的电源供应未被切断，则确定从第二设备睡眠处理返回，在SDRAM30中备份的数据被读取并恢复到SRAM29中(S54)。
然后，执行对来自主机设备51的OOB的检测等待。在该状态下，如果检测到OOB，则主机IF和设备IF的电源供应状态返回到PHYRDY状态(S56)，并从设备睡眠状态返回(S57)。
根据上述的第二实施例，当进入设备睡眠状态时，确定从在先设备睡眠状态返回时的时间与现在时间之间的时间Dt是否超过系统区域的管理信息等的可保持间隔(时间)Mt。如果时间Dt未超过时间Mt，则在SRAM29中保持的数据通过第二设备睡眠处理并不备份在NAND存储器11中，而是备份在被持续提供电源电压的SDRAM30中。因此，可以减少对NAND存储器11的写入次数，并抑制NAND存储器11的性能退化。
此外，在系统区域中保持的管理信息等的可保持间隔(时间)Mt、阈值Fc和阈值Gc是可调节的。因此，在满足考虑了对NAND存储器11的重写次数的最大限制的产品保证期的范围内，可以根据主机设备51的设备睡眠请求来执行第一设备睡眠处理。因此，可以改变直到执行第一设备睡眠处理为止所需的时间段，并实现NAND存储器11的性能退化的阻止和功耗降低。
第三实施例
在第二实施例中，基于条件(1)，确定是执行第一设备睡眠处理还是执行第二设备睡眠处理。在第三实施例中，基于条件(2)，执行第一设备睡眠处理或第二设备睡眠处理。
在上述的条件(2)中，确定第一设备睡眠处理被执行的总次数Tc是否超过阈值Fc。
在以下的描述中说明用于条件(2)的阈值Fc的计算方法的例子。
在此，如果总加电寿命被定义为PLt，则阈值Fc由下述公式(4)表示：
Fc＝Sc×(PLt/Lt)(4)
在此，Sc表示系统区域的管理信息等的可保留次数，Lt表示产品保证期(时间)。
在此，如果公式(4)的Sc用公式(1)替换，则阈值Fc由下面的公式(5)表示：
Fc＝((Nc×Ns)/Ss)×(PLt/Lt)(5)
在此，Nc表示NAND存储器11的可重写次数，Ns表示对于保持系统区域的管理信息等是安全的NAND存储器11的区域的大小，Ss表示每次设备睡眠的系统区域的管理信息等的保持大小。
因此，如果直到目前为止第一设备睡眠处理被执行的总次数Tc，即系统区域的管理信息等被保持在NAND存储器11中的总次数Tc，未超过阈值Fc，则可以连续执行第一设备睡眠处理。
例如，如果系统区域的管理信息等的可保持次数Sc是10,000,000次，总加电寿命PLt是10小时，产品保证期Lt是26,280小时(三年)，则根据公式(5)计算阈值Fc如下：
Fc＝10,000,000次×(10小时/26280小时)
＝3,805次。
也就是说，如果混合驱动器1的总加电寿命PLt是10小时，并且在10小时期间根本没执行第一设备睡眠处理，则可以连续执行第一设备睡眠处理，即使有3805次设备睡眠请求。也就是说，可以改变直到可以下次执行第一设备睡眠处理为止所需要的时间段，而不像条件(1)的情况。
另外，每当执行第一设备睡眠处理时，就增加进入设备睡眠的总次数Tc。
第三实施例的操作
将参照图3和图8描述使用条件(2)的第三实施例的操作。另外，相同的符号和参考标记将赋予与第二实施例的相同的部分，并适当省略其描述。
如图3所示，如果开启对混合驱动器1的电源，则在步骤S11中启动固件，在步骤S12中启动硬件定时器的操作。然后，通过加电初始化处理，计算第一设备睡眠处理被执行的总次数Tc(S13)。总次数Tc例如基于操作日志的记录来计算。在该操作后，混合驱动器1进入准备状态(S14)。
随后，执行步骤S15至S17，在步骤S17中，如果检测到设备睡眠请求，则执行设备睡眠(S18)。
图8说明根据第三实施例的设备睡眠处理的执行。
在图8中，首先使用上述公式(5)计算阈值Fc(S61)。之后，确定进入设备睡眠状态的总次数Tc是否未超过阈值Fc(S62)。其结果，如果总次数Tc未超过阈值Fc，则增加总次数Tc(S63)，并执行如图5所示的第一设备睡眠处理的在先处理(S23)。另外，如果总次数Tc超过阈值Fc，则执行如图6所示的第二设备睡眠处理的在先处理(S24)。
这样，在执行了第一或第二设备睡眠处理的在先处理之后，混合驱动器1在步骤S25之后进入设备睡眠状态(S26)。然后，如果检测到从设备睡眠状态返回的返回请求(S27)，则通过如图3所示的步骤19执行从设备睡眠返回的返回处理。
根据上述的第三实施例，当存储设备进入设备睡眠状态时，确定进入设备睡眠状态的总次数Tc是否超过阈值Fc。其结果，如果总次数Tc超过阈值Fc，则执行第二设备睡眠处理。因此，可以减少对NAND存储器11的写入次数，并抑制NAND存储器11的性能退化。
此外，根据第三实施例，阈值Fc使用总加电寿命PLt、产品保证期Lt等计算，并从而可以改变阈值Fc。因此，可以改变直到执行第二设备睡眠处理为止所需的时间段，并实现NAND存储器11的性能退化的阻止和功耗降低。
第四实施例
第四实施例确定条件(3)，并从而执行第一设备睡眠处理或第二设备睡眠处理。
作为条件(3)，确定第一设备睡眠处理在任意时间间隔It内被执行的次数Pc是否超过阀值Gc。
下面说明用于条件(3)的阈值Gc的计算方法的例子。
在此，如果系统区域的管理信息等的可保持次数被定义为Sc，任意时间间隔被定义为It，产品保证期被定义为Lt，则阈值Gc由下述公式(6)表示：
Gc＝Sc×(It/Lt)(6)
如果公式(6)的Sc用公式(1)替换，则Gc由下述公式(7)表示：
Gc＝((Nc×Ns)/Ss)×(It/Lt)(7)
在此，Nc表示NAND存储器的可重写次数，Ns表示对于保持系统区域的管理信息等是安全的NAND存储器11上的区域的大小，Ss表示每次设备睡眠时系统区域的管理信息等的保持大小。
因此，如果第一设备睡眠处理在任意时间间隔It期间被执行的次数Pc未超过阈值Gc，则可以连续执行第一设备睡眠处理。
另外，每当电源开启或者加电寿命Pt达到任意时间间隔It×n(n是自然数)时，第一设备睡眠处理被执行的次数Pc被初始化为0，每当执行第一设备睡眠处理时，就增加Pc。此外，任意时间间隔It可在电源开启后的任意定时改变。
第四实施例的操作
将参照图9和图10描述使用了条件(3)的第四实施例的操作。另外，相同的符号和参考标记被赋予与第二和第三实施例相同的部分，并适当省略其描述。
如图9所示，如果对混合驱动器1的电源开启，则固件在步骤S11中启动，硬件定时器的操作在步骤S12中启动。然后，清除加电寿命Pt和第一设备睡眠处理在任意时间间隔It内被执行的次数Pc，任意时间间隔It被初始化为固定值，n被初始化为1(S71)。
在上述的初始化之后，MPU273进入准备状态(S14)。
随后，硬件定时器的值被设置为加电寿命Pt(S72)。
然后，确定加电寿命Pt是否等于或大于任意时间间隔It×n(S73)。其结果，如果加电寿命Pt等于或大于任意时间间隔It×n，则第一设备睡眠处理被执行的次数Pc被清除为0，n的值增加(S74)。此外，在步骤S73的确定中，如果加电寿命Pt未达到任意时间间隔It×n，则跳过步骤S74。
随后，执行步骤S15至S17，在步骤S17，如果检测到设备睡眠请求，则执行设备睡眠处理(S18)。
图10说明第四实施例的设备睡眠处理的执行。
在图10中，首先使用公式(6)计算阈值Gc(S81)。
然后，确定第一设备睡眠处理在任意时间间隔It期间被执行的次数Pc是否未超过阈值Gc(S82)。其结果，如果次数Pc未超过阈值Gc，则增加次数Pc(S83)，执行如图5所示的第一设备睡眠处理的在先处理(S23)。此外，作为确定的结果，如果次数Pc超过阈值Gc，则执行如图6所示的第二设备睡眠处理的在先处理(S24)。
如上所述，在执行了第一或第二设备睡眠处理的在先处理之后，混合驱动器1通过步骤S25进入设备睡眠状态(S26)。然后，如果检测到从设备睡眠状态返回的返回请求(S27)，则使用如图9所示的步骤S19执行从设备睡眠返回的返回处理。
根据第四实施例，当进入设备睡眠状态时，确定第一设备睡眠处理在任意时间间隔It内被执行的次数Pc是否超过阈值Gc。其结果，如果次数Pc超过阈值Gc，则执行第二设备睡眠处理。因此，可以减少对NAND存储器11的写入次数，并抑制NAND存储器11的性能退化。
此外，根据第四实施例，可以改变任意时间间隔It。因此，可以改变直到执行第二设备睡眠处理为止所需的时间段，并实现NAND存储器11的性能退化的阻止和功耗降低。
虽然已经描述了一些实施例，但这些实施例仅仅作为实例给出，并不意味着限制本发明的范围。事实上，在此描述的新的实施例可以具体化在各种其它形式中。此外，在不脱离本发明精神的前提下，可对在此描述的实施例的形式进行各种省略、替换和修改。所附的权利要求及其等同意图覆盖这些落入本发明的范围和精神内的形式或修改。

Claims (20)

1.一种存储设备，包括：
非易失性存储器单元；
易失性存储器单元；
电源控制单元，其被配置为控制对所述非易失性存储器单元和所述易失性存储器单元的电源供应；以及
控制单元，其被配置为控制电源单元以在第一操作期间切断对所述非易失性存储器单元和所述易失性存储单元的电源供应，并控制电源单元以在不同于所述第一操作的第二操作期间切断对所述非易失性存储器单元的电源供应，并维持对所述易失性存储器单元的电源供应。
2.根据权利要求1所述的存储设备，其中，
所述控制单元进一步被配置为在切断对所述易失性存储器单元的电源供应之前，使存储在所述易失性存储器单元中的数据传送到所述非易失性存储器单元。
3.根据权利要求2所述的存储设备，其中，
所述非易失性存储器单元包括非易失性半导体存储单元和磁盘；
存储在所述易失性存储器单元中的数据被传送到所述非易失性半导体存储单元。
4.根据权利要求1所述的存储设备，其中，
所述控制单元进一步被配置为从外部设备接收使所述存储设备进入睡眠状态的请求；
所述第一操作和所述第二操作响应于所述请求的接收而执行。
5.根据权利要求1所述的存储设备，其中，
所述控制单元进一步被配置为当预定条件满足时执行所述第一操作，当所述预定条件不满足时执行所述第二操作。
6.根据权利要求5所述的存储设备，其中，
所述预定条件是从最后一次睡眠状态结束时的时间到现在时间之间的时间等于或者小于预定值。
7.根据权利要求5所述的存储设备，其中，
所述预定条件是所述第一操作已被执行的次数等于或者小于预定值。
8.根据权利要求5所述的存储设备，其中，
所述预定条件是所述第一操作在预定时间段内已被执行的次数等于或者小于预定值。
9.一种存储设备，包括：
第一易失性存储器单元；
第二易失性存储器单元；
电源控制单元，其被配置为控制对所述第一易失性存储器单元和所述第二易失性存储器单元的电源供应；以及
控制单元，其被配置为控制电源单元以在第一操作期间切断对所述第一易失性存储器单元和所述第二易失性存储器单元的电源供应，并控制电源单元以在不同于所述第一操作的第二操作期间切断对所述第一易失性存储器单元的电源供应，并维持对所述第二易失性存储器单元的电源供应。
10.根据权利要求9所述的存储设备，其中，
所述控制单元进一步被配置为在所述第二操作期间切断对所述第一易失性存储器单元的电源供应之前，使存储在所述第一易失性存储器单元中的数据传送到所述第二易失性存储器单元。
11.根据权利要求10所述的存储设备，其中，
所述第一易失性存储器单元是SRAM；
所述第二易失性存储器单元是SDRAM。
12.根据权利要求10所述的存储设备，还包括：
非易失性存储器单元；
其中，所述控制单元进一步被配置为控制所述电源单元以在所述第一操作和所述第二操作期间切断对所述非易失性存储器单元的电源供应。
13.根据权利要求12所述的存储设备，其中，
所述控制单元进一步被配置为在所述第一操作期间切断对所述第一易失性存储器单元的电源供应之前，使存储在所述第一易失性存储器单元中的数据传送到所述非易失性存储器单元。
14.一种用于处理包括非易失性存储器单元和易失性存储器单元的存储设备的方法，所述方法包括：
在第一操作期间，切断对所述非易失性存储器单元和所述易失性存储器单元的电源供应；以及
在不同于所述第一操作的第二操作期间，切断对所述非易失性存储器单元的电源供应，并维持对所述易失性存储器单元的电源供应。
15.根据权利要求14所述的方法，还包括：
在切断对所述易失性存储器单元的电源供应之前，将存储在所述易失性存储器单元中的数据传送到所述非易失性存储器单元。
16.根据权利要求14所述的方法，还包括：
从外部设备接收使所述存储设备进入睡眠状态的请求；
其中，所述第一操作和所述第二操作响应于所述请求的接收而执行。
17.根据权利要求14所述的方法，其中，
当预定条件满足时执行所述第一操作，当所述预定条件不满足时执行所述第二操作。
18.根据权利要求17所述的方法，其中，
所述预定条件是从最后一次睡眠状态结束时的时间到现在时间之间的时间等于或者小于预定值。
19.根据权利要求17所述的方法，其中，
所述预定条件是所述第一操作已被执行的次数等于或者小于预定值。
20.根据权利要求17所述的方法，其中，
所述预定条件是所述第一操作在预定时间段内已被执行的次数等于或者小于预定值。
CN201510098238.7A 2014-07-01 2015-03-05 存储设备及其处理方法 Pending CN105320243A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-135795 2014-07-01
JP2014135795A JP2016014957A (ja) 2014-07-01 2014-07-01 ストレージ装置及びそのデータ処理方法

Publications (1)

Publication Number Publication Date
CN105320243A true CN105320243A (zh) 2016-02-10

Family

ID=55017040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510098238.7A Pending CN105320243A (zh) 2014-07-01 2015-03-05 存储设备及其处理方法

Country Status (3)

Country Link
US (2) US9569128B2 (zh)
JP (1) JP2016014957A (zh)
CN (1) CN105320243A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6180450B2 (ja) * 2015-02-02 2017-08-16 キヤノン株式会社 制御装置、制御装置の制御方法及びプログラム
US10872018B2 (en) 2018-01-30 2020-12-22 Quanta Computer Inc. Memory data preservation solution
JP7102198B2 (ja) * 2018-04-05 2022-07-19 キヤノン株式会社 記憶手段を有する画像形成装置、画像形成装置の制御方法
KR20210001546A (ko) * 2019-06-28 2021-01-06 에스케이하이닉스 주식회사 슬립모드에서 메모리 시스템의 내부데이터를 전송하는 장치 및 방법
JP7379020B2 (ja) 2019-08-28 2023-11-14 キヤノン株式会社 情報処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742787A (en) * 1995-04-10 1998-04-21 Intel Corporation Hardware reset of a write state machine for flash memory
CN1766857A (zh) * 2004-10-12 2006-05-03 日立环球储存科技荷兰有限公司 具有动态随机存取存储器和闪存的硬盘驱动器
CN102725709A (zh) * 2010-01-28 2012-10-10 苹果公司 休眠状态下的存储器功率降低
US20130290759A1 (en) * 2011-12-13 2013-10-31 Mohan J. Kumar Enhanced system sleep state support in servers using non-volatile random access memory
CN103729302A (zh) * 2014-01-02 2014-04-16 厦门雅迅网络股份有限公司 一种避免对flash分区频繁读写的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5008845B2 (ja) 2005-09-01 2012-08-22 株式会社日立製作所 ストレージシステムとストレージ装置及びその制御方法
JP5397609B2 (ja) 2009-09-01 2014-01-22 日本電気株式会社 ディスクアレイ装置
US9032235B2 (en) 2012-07-31 2015-05-12 Kabushiki Kaisha Toshiba Semiconductor storage device and method for controlling the semiconductor storage device
US9430386B2 (en) * 2013-03-15 2016-08-30 Bitmicro Networks, Inc. Multi-leveled cache management in a hybrid storage system
US8917471B1 (en) * 2013-10-29 2014-12-23 Western Digital Technologies, Inc. Power management for data storage device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742787A (en) * 1995-04-10 1998-04-21 Intel Corporation Hardware reset of a write state machine for flash memory
CN1766857A (zh) * 2004-10-12 2006-05-03 日立环球储存科技荷兰有限公司 具有动态随机存取存储器和闪存的硬盘驱动器
CN102725709A (zh) * 2010-01-28 2012-10-10 苹果公司 休眠状态下的存储器功率降低
US20130290759A1 (en) * 2011-12-13 2013-10-31 Mohan J. Kumar Enhanced system sleep state support in servers using non-volatile random access memory
CN103729302A (zh) * 2014-01-02 2014-04-16 厦门雅迅网络股份有限公司 一种避免对flash分区频繁读写的方法

Also Published As

Publication number Publication date
US20160004471A1 (en) 2016-01-07
US20170109081A1 (en) 2017-04-20
US9569128B2 (en) 2017-02-14
JP2016014957A (ja) 2016-01-28

Similar Documents

Publication Publication Date Title
US9152568B1 (en) Environmental-based device operation
US9396755B2 (en) Temperature-defined data-storage policy for a hybrid disk drive
US8767354B1 (en) Data storage device employing cascaded voltage regulators during power failure
TWI578330B (zh) Solid state semiconductor storage device with temperature control function and control method thereof
CN105320243A (zh) 存储设备及其处理方法
US8230257B2 (en) Systems, methods and devices for controlling backup power provided to memory devices and used for storing of sensitive data
US20170024297A1 (en) Storage Device and Data Save Method
JP6572341B2 (ja) メモリへの電力利用可能性情報の供給
US20090300277A1 (en) Devices and methods for operating a solid state drive
US9405356B1 (en) Temperature compensation in data storage device
JP2010146630A (ja) ディスク・ドライブ及びディスク・アレイ・システム
WO2007133646B1 (en) Adaptive storage system including hard disk drive with flash interface
CN110488673B (zh) 一种低功耗模式的数据处理模块及数据处理方法
US20060259795A1 (en) Portable computer and data backup method thereof
US9459802B1 (en) Hybrid-HDD that limits dirty data in NAND
US20170212711A1 (en) Disk apparatus and control method
US8982499B1 (en) Timing of power state change in a disk drive based on disk access history
US20160283155A1 (en) Power state change in disk drive based on disk access history
JP2014170523A (ja) データ記憶装置における読み出し期間中にデータをフェッチするためのシステムおよび方法
US20100153635A1 (en) Storage device with expandable solid-state memory capacity
US20150205543A1 (en) Storage device and data storing method
US20140068178A1 (en) Write performance optimized format for a hybrid drive
CN105786726A (zh) 一种异构混合内存的计算机架构及其掉电时的数据保护方法
US20100020430A1 (en) Control device and storage device
US20100037004A1 (en) Storage system for backup data of flash memory and method for the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160210