CN105280585B - 一种框架、包含该框架的二极管模块及二极管模块的加工工艺 - Google Patents

一种框架、包含该框架的二极管模块及二极管模块的加工工艺 Download PDF

Info

Publication number
CN105280585B
CN105280585B CN201510767894.1A CN201510767894A CN105280585B CN 105280585 B CN105280585 B CN 105280585B CN 201510767894 A CN201510767894 A CN 201510767894A CN 105280585 B CN105280585 B CN 105280585B
Authority
CN
China
Prior art keywords
frame
chip
wire jumper
diode
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510767894.1A
Other languages
English (en)
Other versions
CN105280585A (zh
Inventor
陈晓华
王毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Yangjie Electronic Co Ltd
Original Assignee
Yangzhou Yangjie Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Yangjie Electronic Co Ltd filed Critical Yangzhou Yangjie Electronic Co Ltd
Priority to CN201510767894.1A priority Critical patent/CN105280585B/zh
Publication of CN105280585A publication Critical patent/CN105280585A/zh
Application granted granted Critical
Publication of CN105280585B publication Critical patent/CN105280585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Led Device Packages (AREA)

Abstract

一种框架、包含该框架的二极管模块及二极管模块的加工工艺。涉及其中针对二极管模块及其内部结构、加工工艺提出的改进。结构精巧、使用效果好且使用寿命长,使用时可有效避免局部过热、散热不均匀等问题。包括n个依次相邻的本体,相邻所述本体之间留有间隙,通过n个本体串接n‑1个芯片,所述芯片的正极和负极分别连接在相邻的两本体上,首位所述本体与芯片的正极连接,末位所述本体与芯片的负极连接,末位本体的中部开设有凹槽,使得倒数第二位本体伸入凹槽中、且末位芯片的正极位于凹槽内。本发明工作时可进行均匀散热,提升了框架的散热效果并延长了使用寿命,使得二极管模块整体的电性能以及使用稳定性得到了大幅提升。

Description

一种框架、包含该框架的二极管模块及二极管模块的加工 工艺
技术领域
本发明涉及光伏设备领域,尤其涉及其中针对二极管模块及其内部结构、加工工艺提出的改进。
背景技术
随着光伏二极管的大力发展,接线盒的种类也变得越来越多,再加上成本的限制,使得人们对二极管的性能要求也越来越严格。传统工艺中,需在接线盒中进行铜片的安装以及二极管的安装、焊接等工作,带来了工序较多、操作难度大且废品率较高等缺陷,成为了本领域技术人员亟待解决的技术问题。
对此,本申请人曾于2013年6月19日申请了一份名为“新型光伏二极管集成模块”、申请号为“201320354641.8”的实用新型专利,该案中通过4个铜底板来完成3个芯片的串接,并通过与4个铜底板连为一体的4个pin脚完成与外部设备的连接。
然而,人们在实际使用时发现由于3个芯片依次串接,因此,如图4所示,4个铜底板中实际仅3个与芯片N极相连的铜底板及其对应的pin脚温度较高,剩余的1个闲置(温度相对较低);从而带来了4个pin脚无法均匀散热,甚至局部温度过高等问题,严重影响了二极管芯片的使用稳定性、使用效果以及使用寿命。
发明内容
本发明针对以上问题,提出了一种结构精巧、使用效果好且使用寿命长,使用时可有效避免局部过热、散热不均匀等问题,并在结构上具有极佳的稳定性的框架、包含该框架的二极管模块及二极管模块的加工工艺。
本发明的技术方案为:所述框架包括n个依次相邻的本体,相邻所述本体之间留有间隙,通过n个本体串接n-1个芯片,所述芯片的正极和负极分别连接在相邻的两本体上,首位所述本体与芯片的正极连接,末位所述本体与芯片的负极连接,末位本体的中部开设有凹槽,使得倒数第二位本体伸入凹槽中、且末位芯片的正极位于凹槽内。
每一所述本体的一侧均固定连接有引脚、且其中两本体的一侧固定连接有汇流带焊接脚,所述本体与汇流带焊接脚之间设有段差面。
所述本体和引脚之间设有若干防水槽一,所述本体和汇流带焊接脚之间设有若干防水槽二。
所述末位本体背向凹槽的一侧端面上设有与末位本体连为一体翻边。
所述翻边与末位本体相垂直。
所述框架包括四个依次相邻的本体,四个所述本体依次分为本体一、本体二、本体三和本体四,所述本体一上设有一正极连接点,所述本体二上设有一负极连接点和一正极连接点,所述本体三上设有一负极连接点和一正极连接点,所述本体四上设有负极连接点,使得三个芯片通过跳线依次串接在四片本体之间,所述本体四中部开设有凹槽,所述本体三伸入凹槽中、且本体三上的正极连接点位于凹槽内。
所述二极管模块包括框架、n-1个芯片、n-1根跳线和封装体,所述框架包括n个本体;
n-1个所述芯片的正极分别固定连接在首位本体至倒数第二位本体上、且n-1个所述芯片的负极分别与n-1根跳线的一端固定连接,n-1跟所述跳线远离芯片的一端分别固定连接在正数第二位本体至末位本体上;
n个所述本体的中部均开设有过胶孔,所述封装体包覆在n个本体外、且引脚和汇流带焊接脚均伸出至封装体外。
所述跳线分为主跳线和副跳线,所述副跳线呈弧形、且副跳线的两端均固定连接在芯片的负极上,所述主跳线呈弧形,所述主跳线的一端与副跳线的一端连为一体、且固定连接与芯片的负极上,所述主跳线的另一端则固定连接在与该芯片相邻的一本体上。
所述主跳线和副跳线均由铝制成。
按以下步骤进行加工:
1)、原材料处理:取片状的铜片,并将其加工成长条状的铜带;
2)、初步冲孔:通过若干冲孔模先逐步完成各引脚、汇流带焊接脚的轮廓冲制,再完成相邻框架之间空隙的冲制;此时同一框架中的n个本体仍连为一体,相邻框架之间通过顶梁仍连为一体,同一框架中的两汇流带焊接脚通过底梁仍连为一体,相邻框架之间的两汇流带焊接脚通过连接块仍连为一体;
3)、加工卸力条:将块状的连接块冲制成两相对且对称设置的弧形的卸力条;
4)、翻边:通过翻边模同时完成框架中末位本体一侧的翻边,以及汇流带焊接脚与本体之间的段差面的加工;
5)、精加工:逐步完成同一框架中相邻本体之间的间隙的冲制,此时顶梁、底梁和卸力条仍未切除;
6)、加工框架总成:取至少两个框架作为框架总成,切断相邻框架总成之间的顶梁,并切除相邻框架总成之间的卸力条;
7)、焊接:先将芯片的正极焊接在与其对应的本体上,再将跳线的两端分别焊接在本体和芯片的负极上;
8)、封胶:通过打胶机将封装体融化并包覆在各个框架上,此后自然冷却至固体状态;
9)、切割:先完成相邻框架之间的顶梁的切断及卸力条的切除,再完成同一框架上顶梁、底梁的切除;
10)、成品加工:对伸出至封装体外的引脚以及汇流带焊接脚进行防腐处理,并将汇流带焊接脚折弯成弧形;完毕。
本发明通过新增的末位本体上的凹槽以及末位芯片的位置的重新设计,使得末位芯片在工作时将通过两种路径进行热传递:其一是通过倒数第二位本体的热传递到达与倒数第二位固定连接的引脚上;其二是通过跳线和末位本体的热传递、以及芯片的热辐射,使得热量最终到达与末位本体固定连接的引脚上。这样,使得末位芯片的热量分别由与倒数第二位本体固定连接的引脚、与末位本体固定连接的引脚进行外散,从而使得若干个引脚在芯片工作时可进行均匀散热,有效避免了可能出现的局部温度过高(尤其是与倒数第二位本体连接的引脚)的问题,进而有效提升了框架的散热效果并延长了使用寿命,使得二极管模块整体的电性能以及使用稳定性得到了大幅提升。
附图说明
图1是本案中框架的结构示意图,
图2是图1的左视图,
图3是图1的A-A向剖视图,
图4是现有技术中框架的散热路径示意图,
图5是本案中框架的散热路径示意图,
图6是二极管模块的结构示意图,
图7是图6的立体图;
图8是本案中跳线的结构示意图;
图9是本案的加工流程示意图一,
图10是本案的加工流程示意图二,
图11是本案的加工流程示意图三,
图12是本案的加工流程示意图四,
图13是本案的加工流程示意图五,
图14是本案的加工流程示意图六,
图15是本案的加工流程示意图七,
图16是本案的加工流程示意图八,
图17是本案的加工流程示意图九,
图18是本案的加工流程示意图十;
图中1是框架总成,11是框架,111是本体,1111是本体一,1112是本体二,1113是本体三,1114是本体四,11141是凹槽,11142是翻边,112是引脚,113是汇流带焊接脚,1130是段差面,114是顶梁,115是底梁,116是卸力条,2是芯片,3是跳线,31是主跳线,32是副跳线,4是封装体。
具体实施方式
本发明如图1-18所示,所述框架11包括n(n为大于1的整数)个依次相邻的本体111,相邻所述本体111之间留有间隙,通过n个本体111串接n-1个芯片2,所述芯片2的正极和负极分别连接在相邻的两本体111上,首位所述本体与芯片2的正极连接,末位所述本体与芯片2的负极连接,末位本体的中部开设有凹槽11141,使得倒数第二位本体伸入凹槽11141中、且末位芯片的正极位于凹槽11141内。本发明通过新增的末位本体上的凹槽以及末位芯片的位置的重新设计,使得末位芯片在工作时将通过两种路径进行热传递:其一是通过倒数第二位本体的热传递到达与倒数第二位固定连接的引脚上;其二是通过跳线和末位本体的热传递、以及芯片的热辐射,使得热量最终到达与末位本体固定连接的引脚上。这样,使得末位芯片的热量分别由与倒数第二位本体固定连接的引脚、与末位本体固定连接的引脚进行外散,从而使得若干个引脚在芯片工作时可进行均匀散热,有效避免了可能出现的局部温度过高(尤其是与倒数第二位本体连接的引脚)的问题,进而有效提升了框架的散热效果并延长了使用寿命,使得二极管模块整体的电性能以及使用稳定性得到了大幅提升。
每一所述本体111的一侧均固定连接有引脚112、且其中两本体111的一侧固定连接有汇流带焊接脚113,所述本体111与汇流带焊接脚之间设有段差面1130。本案还将现有技术中的双段差面改为单段差面,其好处是产品在发热过程中能够更快的传递到外部连接的物质,降低产品的温度。
所述本体111和引脚112之间设有若干防水槽一,所述本体111和汇流带焊接脚113之间设有若干防水槽二。所述防水槽一和防水槽二的截面可设计成V字形、半圆形或梯形。
所述末位本体背向凹槽11141的一侧端面上设有与末位本体连为一体翻边11142。由于末位本体的结构调整,使得凹槽的槽底所在一侧的横向宽度过小,在加工以及后续使用时的结构强度以及稳定性将得不到有效的保证,对此,本案通过翻边的设计使得末位本体在加工包括后续使用时均能获得足够的结构强度以及稳定性。
所述翻边11142与末位本体相垂直。经实验测得,此时,末位本体的结构强度最好、且加工以及后续使用时便利性最好,为最优实施例。
本案可以三个本体两个芯片、六个本体五个芯片或九个本体八个芯片等不同形态存在,因此,下面为便于描述、理解,以四个本体举例,做代表性说明:所述框架包括四个依次相邻的本体111,四个所述本体依次分为本体一1111、本体二1112、本体三1113和本体四1114,所述本体一1111上设有一正极连接点,所述本体二1112上设有一负极连接点和一正极连接点,所述本体三1113上设有一负极连接点和一正极连接点,所述本体四1114上设有负极连接点,使得三个芯片2通过跳线依次串接在四片本体111之间,所述本体四1114中部开设有凹槽11141,所述本体三1113伸入凹槽11141中、且本体三1113上的正极连接点位于凹槽11141内。如图5所示,通过凹槽以及本体三上正极连接点的位置的重新设计,使得正极连接在本体三上的一芯片在工作时将通过两种路径进行热传递:其一是通过本体三的热传递到达与本体三固定连接的引脚上;其二是通过跳线和本体四的热传递、以及芯片的热辐射,使得热量最终到达与本体四固定连接的引脚上。这样,使得正极连接在本体三上的一芯片的热量分别由与本体三固定连接的引脚、与本体四固定连接的引脚进行外散,从而使得四个引脚在芯片工作时可进行均匀散热,有效避免了可能出现的局部温度过高的问题,进而有效提升了框架的散热效果并延长了使用寿命。
下表1是申请人为佐证上述理论,在实际测量时获得的数据:(a、b、c、d分别代表与本体四、本体三、本体二、本体一固定连接的四个引脚):
表1
由上表可看出,本案相较于现有技术a、b、c、d四处的散热更为均匀,且并未出现某处温度过高的问题。即实现了引脚在芯片工作时可进行均匀散热的目的,避免了可能出现的局部温度过高等问题。
所述二极管模块包括框架11、n-1个芯片2、n-1根跳线3和封装体4,所述框架11包括n个本体111;
n-1个所述芯片2的正极分别固定连接在首位本体至倒数第二位本体上、且n-1个所述芯片2的负极分别与n-1根跳线3的一端固定连接,n-1跟所述跳线3远离芯片2的一端分别固定连接在正数第二位本体至末位本体上;
n个所述本体111的中部均开设有过胶孔,所述封装体4包覆在n个本体111外、且引脚112和汇流带焊接脚113均伸出至封装体4外。
所述跳线3分为主跳线31和副跳线32,所述副跳线32呈弧形、且副跳线32的两端均固定连接在芯片2的负极上,所述主跳线31呈弧形,所述主跳线31的一端与副跳线32的一端连为一体、且固定连接与芯片2的负极上,所述主跳线31的另一端则固定连接在与该芯片2相邻的一本体111上。由于跳线和芯片的连接通常以焊接的形式存在,因此,本案中“双条线”的结构形态即可简单、有效的提升跳线与芯片负极的接触面积以及跳线与芯片之间的连接强度,从而大幅降低其VF值(正向电压)与温升(由于温度越低,通过的电流越大;因此温升越低,电性能越好),使得二极管模块整体具有更加良好的电性能。
所述主跳线31和副跳线32均由铝制成。此外,现有技术中为保证电性能,大多使用银作为跳线的材质,本案中由于使用了上述的“双跳线”的结构形态,因此使用铝代替银,从而在保证了电性能的前提下,大幅降低了制造成本。
下表2是申请人为佐证上述理论,在实际测量时获得的数据:
表2
由上表可看出,按本案的双跳线形式,即使将跳线材质由银换成铝,其在加工完成后的电性能仍未发生过大的改变,从而实现了在保证电性能的前提下,大幅降低制造成本的目的。
二极管模块的加工工艺,按以下步骤进行加工:
1)、原材料处理:如图9所示,取片状的铜片,并将其加工成长条状的铜带;
2)、初步冲孔:如图10所示,通过若干冲孔模先逐步完成各引脚112、汇流带焊接脚113的轮廓冲制,再完成相邻框架11之间空隙的冲制;此时同一框架中的n个本体111仍连为一体,相邻框架11之间通过顶梁114仍连为一体,同一框架11中的两汇流带焊接脚113通过底梁115仍连为一体,相邻框架11之间的两汇流带焊接脚113通过连接块仍连为一体;此时,通过顶梁、底梁以及连接块有效的保证了“铜带”整体的结构强度,以及在后续加工时的稳定性;
3)、加工卸力条:如图11所示,将块状的连接块冲制成两相对且对称设置的弧形的卸力条116;由于下一翻边步骤中,将对框架进行逐个加工,因此,段差面以及翻边的存在将在相邻两框架之间带来极大的扭转应力,严重的甚至损坏框架;对此,本案在本步骤中预先加工出两卸力条,这样,在面对相邻框架的高度差(由不同位置的汇流带焊接脚引起)时,可通过两卸力条中部的撑开动作进行抵消;而在相邻框架等高时则可通过卸力条的收缩进行复位,以避免对后续加工的影响;
4)、翻边:如图12所示,通过翻边模同时完成框架中末位本体一侧的翻边11142,以及汇流带焊接脚113与本体111之间的段差面1130的加工;
5)、精加工:逐步完成同一框架11中相邻本体之间的间隙的冲制,此时顶梁114、底梁115和卸力条116仍未切除;并完成各引脚、汇流带焊接脚中安装孔的冲制,以及各本体中过胶孔的冲制;
6)、加工框架总成:如图13、14所示,取至少两个框架11作为框架总成1,切断相邻框架总成1之间的顶梁114,并切除相邻框架总成1之间的卸力条116;为保证后续加工时相邻本体之间的结构强度,以及加工时的装夹便利性等等,本案将至少两框架联合成一框架总成,并于此后以框架总成为载体进行方便、稳定、高效的加工;
7)、焊接:如图15所示,先将芯片2的正极焊接在与其对应的本体111上,再将跳线3的两端分别焊接在本体111和芯片2的负极上;
8)、封胶:如图16所示,通过打胶机将封装体4融化并包覆在各个框架11上,此后自然冷却至固体状态;
9)、切割:如图17、18所示,先完成相邻框架11之间的顶梁114的切断及卸力条116的切除,再完成同一框架上顶梁114、底梁115的切除;
10)、成品加工:如图18所示,对伸出至封装体4外的引脚112以及汇流带焊接脚113进行防腐处理,并将汇流带焊接脚113折弯成弧形;完毕。

Claims (9)

1.一种包含框架的二极管模块的加工方法,所述框架包括n个依次相邻的本体,相邻所述本体之间留有间隙,通过n个本体串接n-1个芯片,所述芯片的正极和负极分别连接在相邻的两本体上,其特征在于,首位所述本体与芯片的正极连接,末位所述本体与芯片的负极连接,末位本体的中部开设有凹槽,使得倒数第二位本体伸入凹槽中、且末位芯片的正极位于凹槽内;
按以下步骤进行加工:
1)、原材料处理:取片状的铜片,并将其加工成长条状的铜带;
2)、初步冲孔:通过若干冲孔模先逐步完成各引脚、汇流带焊接脚的轮廓冲制,再完成相邻框架之间空隙的冲制;此时同一框架中的n个本体仍连为一体,相邻框架之间通过顶梁仍连为一体,同一框架中的两汇流带焊接脚通过底梁仍连为一体,相邻框架之间的两汇流带焊接脚通过连接块仍连为一体;
3)、加工卸力条:将块状的连接块冲制成两相对且对称设置的弧形的卸力条;
4)、翻边:通过翻边模同时完成框架中末位本体一侧的翻边,以及汇流带焊接脚与本体之间的段差面的加工;
5)、精加工:逐步完成同一框架中相邻本体之间的间隙的冲制,此时顶梁、底梁和卸力条仍未切除;
6)、加工框架总成:取至少两个框架作为框架总成,切断相邻框架总成之间的顶梁,并切除相邻框架总成之间的卸力条;
7)、焊接:先将芯片的正极焊接在与其对应的本体上,再将跳线的两端分别焊接在本体和芯片的负极上;
8)、封胶:通过打胶机将封装体融化并包覆在各个框架上,此后自然冷却至固体状态;
9)、切割:先完成相邻框架之间的顶梁的切断及卸力条的切除,再完成同一框架上顶梁、底梁的切除;
10)、成品加工:对伸出至封装体外的引脚以及汇流带焊接脚进行防腐处理,并将汇流带焊接脚折弯成弧形;完毕。
2.根据权利要求1所述的一种包含框架的二极管模块的加工方法,其特征在于,每一所述本体的一侧均固定连接有引脚、且其中两本体的一侧固定连接有汇流带焊接脚,所述本体与汇流带焊接脚之间设有段差面。
3.根据权利要求2所述的一种包含框架的二极管模块的加工方法,其特征在于,所述本体和引脚之间设有若干防水槽一,所述本体和汇流带焊接脚之间设有若干防水槽二。
4.根据权利要求2所述的一种包含框架的二极管模块的加工方法,其特征在于,所述末位本体背向凹槽的一侧端面上设有与末位本体连为一体翻边。
5.根据权利要求4所述的一种包含框架的二极管模块的加工方法,其特征在于,所述翻边与末位本体相垂直。
6.根据权利要求1所述的一种包含框架的二极管模块的加工方法,其特征在于,所述框架包括四个依次相邻的本体,四个所述本体依次分为本体一、本体二、本体三和本体四,所述本体一上设有一正极连接点,所述本体二上设有一负极连接点和一正极连接点,所述本体三上设有一负极连接点和一正极连接点,所述本体四上设有负极连接点,使得三个芯片通过跳线依次串接在四片本体之间,所述本体四中部开设有凹槽,所述本体三伸入凹槽中、且本体三上的正极连接点位于凹槽内。
7.根据权利要求4所述的一种包含框架的二极管模块的加工方法,其特征在于,所述二极管模块包括框架、n-1个芯片、n-1根跳线和封装体,所述框架包括n个本体;
n-1个所述芯片的正极分别固定连接在首位本体至倒数第二位本体上、且n-1个所述芯片的负极分别与n-1根跳线的一端固定连接,n-1跟所述跳线远离芯片的一端分别固定连接在正数第二位本体至末位本体上;
n个所述本体的中部均开设有过胶孔,所述封装体包覆在n个本体外、且引脚和汇流带焊接脚均伸出至封装体外。
8.根据权利要求7所述的一种包含框架的二极管模块的加工方法,其特征在于,所述跳线分为主跳线和副跳线,所述副跳线呈弧形、且副跳线的两端均固定连接在芯片的负极上,所述主跳线呈弧形,所述主跳线的一端与副跳线的一端连为一体、且固定连接与芯片的负极上,所述主跳线的另一端则固定连接在与该芯片相邻的一本体上。
9.根据权利要求8所述的一种包含框架的二极管模块的加工方法,其特征在于,所述主跳线和副跳线均由铝制成。
CN201510767894.1A 2015-11-11 2015-11-11 一种框架、包含该框架的二极管模块及二极管模块的加工工艺 Active CN105280585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510767894.1A CN105280585B (zh) 2015-11-11 2015-11-11 一种框架、包含该框架的二极管模块及二极管模块的加工工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510767894.1A CN105280585B (zh) 2015-11-11 2015-11-11 一种框架、包含该框架的二极管模块及二极管模块的加工工艺

Publications (2)

Publication Number Publication Date
CN105280585A CN105280585A (zh) 2016-01-27
CN105280585B true CN105280585B (zh) 2018-04-13

Family

ID=55149357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510767894.1A Active CN105280585B (zh) 2015-11-11 2015-11-11 一种框架、包含该框架的二极管模块及二极管模块的加工工艺

Country Status (1)

Country Link
CN (1) CN105280585B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895592B (zh) * 2016-06-24 2018-11-16 扬州扬杰电子科技股份有限公司 一种框架、包含该框架的二极管及二极管的加工工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022188A (zh) * 2011-09-20 2013-04-03 无锡尚德太阳能电力有限公司 光伏接线盒
CN203288626U (zh) * 2013-06-19 2013-11-13 扬州扬杰电子科技股份有限公司 新型光伏二极管集成模块
CN204652304U (zh) * 2015-06-04 2015-09-16 扬州扬杰电子科技股份有限公司 新型框架
CN205105154U (zh) * 2015-11-11 2016-03-23 扬州扬杰电子科技股份有限公司 框架、包含该框架的二极管模块

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005034485B4 (de) * 2005-07-20 2013-08-29 Infineon Technologies Ag Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022188A (zh) * 2011-09-20 2013-04-03 无锡尚德太阳能电力有限公司 光伏接线盒
CN203288626U (zh) * 2013-06-19 2013-11-13 扬州扬杰电子科技股份有限公司 新型光伏二极管集成模块
CN204652304U (zh) * 2015-06-04 2015-09-16 扬州扬杰电子科技股份有限公司 新型框架
CN205105154U (zh) * 2015-11-11 2016-03-23 扬州扬杰电子科技股份有限公司 框架、包含该框架的二极管模块

Also Published As

Publication number Publication date
CN105280585A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
US6566740B2 (en) Lead frame for a semiconductor device and method of manufacturing a semiconductor device
US20210183749A1 (en) Encapsulation structure with high density, multiple sided and exposed leads and method for manufacturing the same
US20160093559A1 (en) Semiconductor package with small gate clip and assembly method
ITMI20130473A1 (it) Metodo per fabbricare dispositivi elettronici
US20230019610A1 (en) Semiconductor package and packaging process for side-wall plating with a conductive film
CN105280585B (zh) 一种框架、包含该框架的二极管模块及二极管模块的加工工艺
JP2017212349A (ja) 半導体装置およびその製造方法
CN101404274B (zh) 三引脚电子器件封装用引线框架、封装结构及其封装方法
WO2024078079A1 (zh) 一种半导体器件组及其制备方法与应用
CN205105154U (zh) 框架、包含该框架的二极管模块
CN102361025A (zh) 一种高密度集成电路封装结构、封装方法以及集成电路
CN203260570U (zh) 一种基于框架腐蚀凸点的无载体式新型封装件
CN101894822A (zh) 半导体封装用导线架条构造
CN204696109U (zh) 一种引线框架
JP6500299B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
CN105304727B (zh) 一种框架总成及其加工工艺
CN202259275U (zh) 16引脚高密度集成电路封装结构
JPS6352455A (ja) 封止型半導体装置用リ−ドフレ−ム
CN208478335U (zh) 一种t0-263引线框架结构
CN104485323B (zh) 引线框架和半导体封装体
CN202855732U (zh) 可用三极管焊线机焊接的mosfet管的引线框架
US20240178105A1 (en) Method of manufacturing substrates for semiconductor devices, corresponding product and semiconductor device
CN219715134U (zh) 一种用于纳米银焊膏热疲劳测试结构
CN105390406A (zh) 二极管上胶模具
CN207690791U (zh) 一种mos场效应管的封装框架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant