CN105244317B - 一种硅化镍后形成工艺 - Google Patents
一种硅化镍后形成工艺 Download PDFInfo
- Publication number
- CN105244317B CN105244317B CN201410325210.8A CN201410325210A CN105244317B CN 105244317 B CN105244317 B CN 105244317B CN 201410325210 A CN201410325210 A CN 201410325210A CN 105244317 B CN105244317 B CN 105244317B
- Authority
- CN
- China
- Prior art keywords
- nickle silicide
- nickel
- film
- contact openings
- salt solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种硅化镍后形成工艺。根据本发明的一个方面,提供一种在半导体结构中形成硅化镍薄膜的方法,包括:在具有晶体管结构的硅基片上沉积介质层;蚀刻所述介质层,形成所述晶体管结构的源区和漏区的触点开口,所述触点开口暴露出所述硅基片;利用镍盐溶液在所述触点开口中电化学沉积镍薄膜,所述镍盐溶液是碱性的;以及退火处理所沉积的镍薄膜以形成硅化镍薄膜。所述晶体管结构可包括HKMG栅极结构。
Description
技术领域
本发明涉及CMOS制造工艺,更具体的,本发明涉及一种硅化镍后形成(NiSi lastformation)的方法。
背景技术
在半导体和先进封装技术中,金属硅化物通常可用于各种用途,例如形成栅电极、欧姆接触、互联线等。具体到MOS晶体管的制造工艺,金属硅化物可用于降低MOS晶体管的栅极、源极、漏极的电阻,包括薄层电阻和接触电阻,进而降低RC延迟时间。
硅化镍(NiSi)是一种较为理想的金属硅化物,利用硅化镍形成的栅极接触区、源极接触区、漏极接触区具有较小的接触电阻和薄层电阻、较小的硅消耗、容易达到较窄的线宽。硅化镍薄膜可通过各种技术形成,包括共沉积、化学气相沉积(CVD)、对硅片上沉积的镍进行热退火,等等。
现有半导体工艺中关于硅化镍的一项挑战在于,硅化镍的热稳定性不足,这导致在工艺设计中需要考虑热负载(thermal budget)。具体来说,在硅化镍成形后,后续的工艺步骤需要保持较低的温度。因此,在半导体工艺设计中通常将硅化镍成形步骤尽量延后,这种工艺被称为硅化镍后形成(NiSi last formation)工艺。
HKMG(高k介质/金属栅)技术是另一项先进半导体制程的常用技术。高k技术能够大幅减小栅极的漏电量,而且由于高k绝缘层的等效氧化物厚度(EOT)较薄,因此还能有效降低栅极电容。这样晶体管的关键尺寸便能得到进一步的缩小,驱动能力也能得到有效的改善。
在将NiSi成形工艺和HKMG工艺相集成时存在一定的问题。由于NiSi材料的热稳定性不佳,因此NiSi成形工艺需要在HKMG工艺之后进行。然而,在使用传统的PVD法沉积镍层时,发现所沉积的Ni材料的阶梯覆盖率(step coverage)不佳,无法在目标区域形成充分的NiSi。图1给出了在HKMG成形工艺后使用传统PVD法沉积Ni的工艺结果示意图,如图中所示,Ni材料102 没有如预期地沉积到底部接触区域101(某些工艺实践所得的阶梯覆盖率仅为7%),且可观察到较为严重的材料悬挂(overhang)现象(材料集聚在突起结构边沿,而没有到达底部)。
业界始终希望有一种适应先进CMOS制造工艺的新的硅化镍后形成技术,其可以改善传统后形成工艺中的Ni沉积覆盖率不佳的问题。
发明内容
针对上述技术问题,本发明提出一种新颖的硅化镍(NiSi)后形成技术,该技术以电化学方式将Ni材料充分地沉积在晶体管结构的触点开口中,进而在该处和Si材料反应形成NiSi。
根据本发明的一个方面,提出一种在半导体结构中形成硅化镍薄膜的方法,包括:a)在具有晶体管结构的硅基片上沉积介质层;b)蚀刻所述介质层,形成所述晶体管结构的源区和漏区的触点开口,所述触点开口暴露出所述硅基片;c)利用镍盐溶液在所述触点开口中电化学沉积镍薄膜,所述镍盐溶液是碱性的;以及d)退火处理所沉积的镍薄膜以形成硅化镍薄膜。
根据本发明的一个方面,前述方法中,所述镍盐溶液是NiSO4溶液。
根据本发明的一个方面,前述方法中,所述NiSO4溶液的浓度是0.01-1mol/L。
根据本发明的一个方面,前述方法中,所沉积的镍薄膜的厚度为5nm-50nm。
根据本发明的一个方面,前述方法中,所述镍盐溶液的PH值为8-10。
根据本发明的一个方面,前述方法中,所述步骤c)的处理时间为30s-3000s。
根据本发明的一个方面,前述方法中,所述步骤c)的处理温度为0℃-90℃。
根据本发明的一个方面,前述方法中,通过添加以下成分中的一种或多种使所述镍盐溶液为碱性:(NH4)2SO4、NH4F、C6H5Na3O7。
根据本发明的一个方面,前述方法中,所述步骤d)的退火处理选自以下中的一种或多种:
均温退火,100℃-300℃,5s-200s;
尖峰退火,150℃-600℃;
激光退火/闪光退火,400℃-1000℃,0.1ms-20ms。
根据本发明的一个方面,前述方法中,所述镍薄膜仅沉积于所述触点开口中暴露出的硅基片上。
根据本发明的一个方面,前述方法中,所述晶体管结构包括HKMG栅极结构。
根据本发明的一个方面,提出一种半导体结构,其包括根据前述任一项方法制得的硅化镍薄膜。
本发明的技术效果至少包括:
以电化学方式将Ni金属充分地沉积在晶体管结构的触点开口中,解决了现有技术中Ni沉积覆盖率不佳的问题;
免除了从栅极(例如HKMG)叠层结构的侧壁上去除Ni金属的工序。
附图说明
为了进一步阐明本发明的各实施例的以上和其他优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。在附图中,相同的附图标记指代若干视图中的相同或类似的元件或功能,并且附图中元件并不一定彼此按比例绘制,个别元件可被放大或缩小以便在本描述的上下文中更容易理解这些元件。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。
图1示出现有技术中在HKMG成形工艺后使用传统PVD法沉积金属Ni的工艺结果示意图。
图2A-2E示出根据本发明的实施例的硅化镍后形成工艺处理而得的半导体结构的剖面图。
图3示出根据本发明的实施例的硅化镍后形成工艺的示例性流程图。
具体实施方式
下面的详细描述参照附图,附图以例示方式示出可实践所要求保护的主题的特定实施例。充分详细地描述这些实施例,以使本领域技术人员将该主题投入实践。要理解,各实施例尽管是不同的,但不一定是相互排斥的。例如,这里结合一个实施例描述的特定特征、结构或特性可在其它实施例中实现而不脱离所要求保护的主题的精神和范围。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明可在没有特定细节的情况下实施。另外应理解,可修改各公开实施例中的各个要素的位置或配置而不脱离所要求。
本发明使用电化学法在硅基片表面沉积Ni薄膜。在描述具体实施例之前首先给出本发明的相关化学反应原理。
电化学沉积的基本原理是将溶液中的离子Ni2+还原为Ni原子,使其析出并沉积在基底材料的表面。发明人发现一种电化学沉积方法,可使得溶液中的离子Ni2+仅与硅(Si)材料发生反应并析出金属Ni,而不与其他介质材料发生反应。因此,Ni薄膜可充分地沉积在暴露出硅材料的地方。
具体来说,发明人使用可溶性镍盐(例如NiSO4)的溶液提供Ni2+离子,并在溶液中添加适当的成分(例如(NH4)2SO4、NH4F、C6H5Na3O7等)使其为碱性(引入OH-)。在适当的温度下,利用这种溶液处理进行电化学沉积,可观察到金属Ni的析出。
上述反应的原理在于碱性溶液中的OH-和Si反应得到了H原子,其中一部分H原子组合得到H2分子,而另一部分H原子和Ni2+离子发生反应,使Ni2+还原为金属Ni。上述过程可以下述化学式来描述:
Si+2OH-+H2O→SiO3 2-+4H
4H→4e+4H+
2Ni2++4e→2Ni (1)
接下来参考附图2A-2E来描述根据本发明的实施例的硅化镍后形成工艺。
如图2A所示,本发明的工艺开始于一个已经具有晶体管结构202的硅基片201。晶体管结构202可包括适当的栅极结构202g。作为示例,图中所示的栅极结构202g是HKMG栅极结构,但本发明不限于此,而是可包括任何适当类型的栅极结构。HKMG栅极结构202g可包括中间的HKMG堆栈结构和周围的侧壁结构,但本发明不限于此。HKMG栅极结构202g可采取任何适当的工艺来形成。尽管未示出,但图2A的硅片201中可含有经掺杂的区域,分别用作源区和漏区。
接下去,如图2B所示,在包括晶体管结构202的硅基片201上沉积介质层203。介质层203可为本领域常见的材料,例如,二氧化硅。
接下去,对图2B所示的硅片进行刻蚀,从而在介质层203上形成和晶体管的源极和漏极对应的触点开口204,如图2C所示。刻蚀开口的适当技术是本领域已知的。刻蚀后的开口204露出了底部的硅基片。
接下去对硅片施加电化学沉积工艺,使得Ni薄膜205被充分地沉积在开 口204以内,硅基片的表面。如前所述,本发明的电化学沉积使用一种特殊的溶液,其使用镍盐(例如NiSO4)溶液提供Ni2+离子,并在溶液中添加适当的成分(例如(NH4)2SO4、NH4F、C6H5Na3O7等)使其为碱性(引入OH-)。在适当的温度下(0-90℃均发生预期的反应,考虑到反应速度和安全阈值等因素,优选为80℃)以这种溶液处理硅片,可使金属Ni析出。作为示例而非限制,Ni薄膜205的示例性厚度可为5nm-50nm,NiSO4溶液的浓度可为0.01-1mol/L,电化学沉积的处理时间可为30s-3000s。
接下去对沉积的Ni薄膜205进行退火处理,使其与硅基片反应形成硅化镍薄膜206。可选用本领域已知的各种适当退火工艺,示例性的退火可包括:
均温退火,100℃-300℃,5s-200s;
尖峰退火,150℃-600℃;
激光退火/闪光退火,400℃-1000℃,0.1ms-2ms。
至此,在晶体管结构202的源区和漏区得到了覆盖良好的硅化镍薄膜206。可选地,可以在硅化镍薄膜206上进一步沉积金属,以提供到其他互连结构的金属接触。
图3示出根据本发明的实施例的硅化镍后形成工艺的示例性流程图。
图3的工艺流程300开始于步骤312,在含有晶体管结构的硅片上沉积介质层。可采用各种适当的沉积工艺(PVD、CVD等),本发明对此不加限制。
然后,在步骤314,在介质层上形成和源区及漏区对应的触点开口,漏出底部硅基片。
接下去,在步骤316,用碱性的Ni盐溶液进行电化学沉积以在触点开口内沉积Ni。在一个实施例中,Ni盐为NiSO4,但本发明不限于此,本领域的各种可提供Ni2+离子的Ni盐溶液是可用于本发明的。一种可用于本发明的典型溶液可如下制备:在去离子水中加入可溶性Ni盐;在Ni盐溶液中加入(NH4)2SO4、NH4F、C6H5Na3O7等以使其为碱性溶液。需说明,溶液通常是提前制备的,因此溶液的制备工序本身并不是流程300的必要环节。
最后进行步骤318,进行退火处理得到硅化镍薄膜。
某些情况下,退火后还余有部分没有发生反应的Ni金属。这种情况下,可选地,在退火处理后进行湿法刻蚀工艺,以去除未反应的Ni金属。可选取本领域已知的各种湿法蚀刻工艺,例如,可使用H2SO4:H2O2混合液进行湿法刻蚀。
完成图3的上述工艺后,后续工艺和现有技术是相容的。例如,可选地, 在图3的工艺步骤结束后,可在硅化镍薄膜上进一步沉积金属(例如钨塞填充),以提供到其他互连结构的金属接触。
尽管上述实施例中,示例性的晶体管结构包括HKMG栅极结构,但本发明对晶体管结构(特别是其栅极结构)不作限制。本领域技术人员可以理解,本发明的本质是一种可以在较低的工艺温度下进行的硅化镍薄膜形成工艺,其兼容于由适当前端工艺形成的各种晶体管结构。
尽管在这里已使用各种方法和系统描述和示出了某些示例性技术,然而本领域技术人员应当理解,可作出多种其它的修改并可替换以等效物而不脱离所要求的主题或其精神。另外,可作出许多修改以适应所要求主题的教导的特殊情况而不脱离本文描述的核心理念。因此,旨在使所要求保护的主题不仅限于所公开的特定示例,但这些要求保护的主题也可包括落在所附权利要求书及其等效物范围内的所有实现。
Claims (11)
1.一种在半导体结构中形成硅化镍薄膜的方法,包括:
a)在具有晶体管结构的硅基片上沉积介质层;
b)蚀刻所述介质层,形成所述晶体管结构的源区和漏区的触点开口,所述触点开口暴露出所述硅基片;
c)利用镍盐溶液在所述触点开口中电化学沉积镍薄膜,所述镍盐溶液是碱性的;以及
d)退火处理所沉积的镍薄膜以形成硅化镍薄膜,
其中,
所述镍盐溶液包括可溶性Ni盐,并添加有(NH4)2SO4、NH4F、C6H5Na3O7中的一种或多种。
2.如权利要求1所述的方法,其特征在于,所述镍盐溶液是NiSO4溶液。
3.如权利要求2所述的方法,其特征在于,所述NiSO4溶液的浓度是0.01-1mol/L。
4.如权利要求1所述的方法,其特征在于,所沉积的镍薄膜的厚度为5nm-50nm。
5.如权利要求1所述的方法,其特征在于,所述镍盐溶液的PH值为8-10。
6.如权利要求1所述的方法,其特征在于,所述步骤c)的处理时间为30s-3000s。
7.如权利要求1所述的方法,其特征在于,所述步骤c)的处理温度为0℃-90℃。
8.如权利要求1所述的方法,其特征在于,所述步骤d)的退火处理选自以下中的一种或多种:
均温退火,100℃-300℃,5s-200s;
尖峰退火,150℃-600℃;
激光退火/闪光退火,400℃-1000℃,0.1ms-20ms。
9.如权利要求1所述的方法,其特征在于,所述镍薄膜仅沉积于所述触点开口中暴露出的硅基片上。
10.如权利要求1所述的方法,其特征在于,所述晶体管结构包括HKMG栅极结构。
11.一种半导体结构,包括根据权利要求1-10中任一项所述方法制得的硅化镍薄膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410325210.8A CN105244317B (zh) | 2014-07-09 | 2014-07-09 | 一种硅化镍后形成工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410325210.8A CN105244317B (zh) | 2014-07-09 | 2014-07-09 | 一种硅化镍后形成工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105244317A CN105244317A (zh) | 2016-01-13 |
CN105244317B true CN105244317B (zh) | 2018-11-20 |
Family
ID=55041905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410325210.8A Active CN105244317B (zh) | 2014-07-09 | 2014-07-09 | 一种硅化镍后形成工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105244317B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105762069A (zh) * | 2016-02-04 | 2016-07-13 | 浙江大学 | 一种使用电化学沉积在半导体衬底表面选择性生长金属的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4224115A (en) * | 1975-12-03 | 1980-09-23 | Mitsubishi Denki Kabushiki Kaisha | Process for forming electrode on semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070141798A1 (en) * | 2005-12-20 | 2007-06-21 | Intel Corporation | Silicide layers in contacts for high-k/metal gate transistors |
KR100750194B1 (ko) * | 2006-07-06 | 2007-08-17 | 삼성전자주식회사 | 오믹콘택막의 형성 방법 및 이를 이용한 반도체 장치의금속배선 형성 방법 |
US20090004851A1 (en) * | 2007-06-29 | 2009-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Salicidation process using electroless plating to deposit metal and introduce dopant impurities |
US9236260B2 (en) * | 2011-12-16 | 2016-01-12 | HGST Netherlands B.V. | System, method and apparatus for seedless electroplated structure on a semiconductor substrate |
CN103515208B (zh) * | 2012-06-19 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 金属硅化物层和闪存的存储单元栅电极的形成方法 |
-
2014
- 2014-07-09 CN CN201410325210.8A patent/CN105244317B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4224115A (en) * | 1975-12-03 | 1980-09-23 | Mitsubishi Denki Kabushiki Kaisha | Process for forming electrode on semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
CN105244317A (zh) | 2016-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101784997B1 (ko) | 전기화학적 도금 방법들 | |
CN108735660A (zh) | 形成具有减少的腐蚀的接触插塞的方法 | |
EP2901475A2 (en) | Electroless metal through silicon via | |
CN105274595A (zh) | 用于在反应性金属膜上电化学沉积金属的方法 | |
CN110168146A (zh) | 用于高纵横比图案的铜电沉积溶液和方法 | |
CN105244317B (zh) | 一种硅化镍后形成工艺 | |
CN104377162A (zh) | 用于穿硅通路金属化的粘合层 | |
US20130240484A1 (en) | Electroless copper alloy capping | |
CN105280614A (zh) | 用于在反应性金属膜上电化学沉积金属的方法 | |
US6974767B1 (en) | Chemical solution for electroplating a copper-zinc alloy thin film | |
CN105529253A (zh) | 半导体器件的形成方法 | |
CN104900662B (zh) | 半导体器件及其形成方法 | |
CN103426816B (zh) | 用于高深宽比填充的半导体反流处理 | |
EP3093874B1 (en) | Tungsten layer depositing method capable of improving adhesive performance and filling performance | |
CN105931955B (zh) | 沟槽功率器件及制作方法 | |
CN105990433A (zh) | 一种低电阻沟槽型金属氧化物半导体场效应晶体管及其自对准工艺 | |
CN105448686B (zh) | 栅极氧化层的制作方法及半导体器件的制作方法 | |
TW201727829A (zh) | 用於銅金屬化之方法及用於形成鈷或鎳矽化物之方法 | |
WO2009139366A1 (ja) | 基板 | |
CN102496567A (zh) | 一种iii-v族半导体镍金属化制造方法 | |
KR20050009625A (ko) | 반도체 소자의 제조 방법 | |
CN105244262A (zh) | 一种硅化镍后形成工艺 | |
CN103943482A (zh) | 降低多晶硅栅极与活化区镍硅化物厚度比的方法 | |
CN102446744A (zh) | 一种去除形成镍硅化物后多余镍的方法 | |
KR20150111326A (ko) | 개선된 선택도를 갖는 2단계 디포지션 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |