CN105243026B - 终端设备的内存访问控制方法与装置 - Google Patents

Abstract

一种终端设备的内存访问控制方法与装置，所述内存至少包含两个访问通道，所述方法包括：在设定的内存访问模式下，对访问请求在各个访问通道上进行分配；对访问请求在各个访问通道上的分配进行监测；若监测出存在第一预定时间内未被分配访问请求的访问通道，则使该访问通道进入第一省电模式；若监测出存在第二预定时间内未被分配访问请求的访问通道，则使该访问通道进入第二省电模式；所述第二预定时间大于所述第一预定时间，所述第二省电模式下的功耗低于所述第一省电模式下的功耗，从所述第一省电模式激活访问通道的速度快于所述第二省电模式。本发明技术方案能够在系统整体运行性能提升的基础上优化功耗控制。

Description

终端设备的内存访问控制方法与装置

技术领域

本发明涉及计算机领域，特别涉及一种终端设备的内存访问控制方法与装置。

背景技术

随着消费电子产品的应用越来越丰富，芯片提供的功能也越来越多，这样对于芯片性能也有十分高的要求。中央处理器(CPU，Central Processing Unit)的处理速度，还有其他类似CPU的总线主控单元(Master)的数量也越来越多，每个Master发出的访问对带宽的要求也越来越高，这样内存渐渐成为效率的瓶颈。尤其是对于移动通信终端设备(例如手机)，一方面，随着长期演进(LTE，Long Term Evolution)等高速网络制式推出，网络数据量越来越大；另一方面，多媒体功能的加强，如4k2k、HD等高清显示分辨率的多媒体，对带宽的要求越来越高。

传统的单通道内存技术的访问效率如图1所示，消耗者(如CPU等总线主控单元)需要提供者(内存)不断地提供数据。如果消耗者过多，就会造成提供者的性能成为目前的瓶颈，这是急需解决的问题。为此，可以考虑采用双通道(Dual-channel)内存技术提升系统整体的运行性能。双通道内存技术的访问效率如图2所示，通过提供多个提供者以及改进的内存控制器，使得传输的并行度加强，可以使得内存的带宽不至于很低。一个传输请求能交错分配到图2中左下角的提供者(一个内存访问通道)或者右下角的提供者(另一个内存访问通道)。

双通道内存技术其实是一种内存控制和管理技术，它依赖于芯片组的内存控制器发生作用，在理论上能够使两条同等规格内存所提供的带宽增长一倍。它最早被应用于服务器和工作站系统中，后来为了解决台式机日益窘迫的内存带宽瓶颈问题，它又走到了台式机主板技术的前台。

如今，随着移动终端类设备对于内存性能的瓶颈问题也日益凸显，双通道/多通道内存技术也逐渐有应用于移动终端类设备。采用双通道/多通道内存技术后，虽然在系统整体的运行性能上能够取得较大提升，但是相关硬件(例如内存控制器)的面积一般也会有所增加，这必将导致更多的功耗消耗，因此，对于一些对功耗问题较为敏感的终端设备来说，如何在运行性能提升的基础上，优化功耗控制显得尤为重要。

因为常用的双通道/多通道内存访问控制策略针对的更多是个人电脑(PC，Personal Computer)等设备，而此类设备对于功耗问题基本上是不需要进行过多关注的，所以现有技术一般更关注的只是性能上的提升，并不能满足功耗敏感的终端设备对于优化功耗控制的需求。

发明内容

本发明要解决的问题是如何使双通道/多通道内存技术在运行性能提升的基础上优化功耗控制。

为解决上述问题，本发明技术方案提供一种终端设备的内存访问控制方法，所述内存至少包含两个访问通道，所述方法包括：

在设定的内存访问模式下，对访问请求在各个访问通道上进行分配；

对访问请求在各个访问通道上的分配进行监测；

若监测出存在第一预定时间内未被分配访问请求的访问通道，则使该访问通道进入第一省电模式；

若监测出存在第二预定时间内未被分配访问请求的访问通道，则使该访问通道进入第二省电模式；

所述第二预定时间大于所述第一预定时间，所述第二省电模式下的功耗低于所述第一省电模式下的功耗，从所述第一省电模式激活访问通道的速度快于所述第二省电模式。

可选的，所述终端设备的内存访问控制方法还包括：

根据对所述内存的每个访问端口的负载和延时的监测结果，相应调整内存的工作频率；

所述负载是指发出访问请求的总线主控单元在第三预定时间内经过所述访问端口的访问数据量，所述延时是指对经由所述访问端口访问所述内存的访问请求进行处理的等待时间。

可选的，所述根据对所述内存的每个访问端口的负载和延时的监测结果，相应调整内存的工作频率包括：

当任意一个访问端口的负载大于为该访问端口配置的第一上限阈值，或者任意一个访问端口的延时大于为该访问端口配置的第二上限阈值时，升高内存的工作频率；

当所有访问端口的负载均小于分别为各个访问端口配置的第一下限阈值，且所有访问端口的延时均未超出分别为各个访问端口配置的第二上限阈值时，降低内存的工作频率；

当所有访问端口的延时均小于分别为各个访问端口配置的第二下限阈值，且所有访问端口的负载均未超出分别为各个访问端口配置的第一上限阈值时，降低内存的工作频率。

可选的，所述终端设备的内存访问控制方法还包括：根据各访问端口对应的访问需求，分别为每个访问端口配置相应的第一上限阈值、第一下限阈值、第二上限阈值和第二下限阈值。

可选的，所述对访问请求在各个访问通道上的分配进行监测，是在所述设定的内存访问模式支持在各个访问通道对应的访问区域实现访问请求的非交错式访问的条件下进行的。

为解决上述问题，本发明技术方案还提供一种终端设备的内存访问控制装置，所述内存至少包含两个访问通道，所述装置包括：

分配单元，适于在设定的内存访问模式下，对访问请求在各个访问通道上进行分配；

第一监测单元，适于对访问请求在各个访问通道上的分配进行监测；

省电单元，适于在所述第一监测单元检测出存在第一预定时间内未被分配访问请求的访问通道，使该访问通道进入第一省电模式；还适于在所述第一监测单元检测出存在第二预定时间内未被分配访问请求的访问通道，使该访问通道进入第二省电模式；所述第二预定时间大于所述第一预定时间，所述第二省电模式下的功耗低于所述第一省电模式下的功耗，从所述第一省电模式激活访问通道的速度快于所述第二省电模式。

与现有技术相比，本发明的技术方案至少具有以下优点：

通过对双通道/多通道内存的各个访问通道的访问情况进行监测，并在监测到存在预定时间内未被分配访问请求的访问通道时，使该访问通道进入省电模式，同时根据所述预定时间的长短区分所进入省电模式的不同省电程度以及激活访问通道的速度，从而能在运行性能提升的基础上实现功耗控制的优化。

通过对各个访问通道的负载和延时的监测结果，相应调整内存的工作频率，以使内存的工作频率与访问通道的负载和延时情况相适应，不但能够及时满足各应用对于内存的访问需求，而且在总体上节省了功耗，从而在运行性能提升的基础上进一步优化功耗控制。

附图说明

图1是单通道内存技术的访问效率的示意图；

图2是双通道内存技术的访问效率的示意图；

图3是本发明实施例的双通道内存的结构示意图；

图4是本发明实施例的终端设备的内存访问控制方法的流程示意图；

图5是内存访问模式为高性能模式时的内存访问配置的示意图；

图6是内存访问模式为低功耗模式时的内存访问配置的示意图；

图7是内存访问模式为平衡模式时的内存访问配置的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。

本实施例中，所述终端设备具体为移动通信终端设备，例如手机、具有通信模块的平板电脑等，在其他实施例中，所述终端设备也可以是掌上电脑、车载终端、台式电脑等。所述内存以现今较为常用的双倍速率同步动态随机存储器(DDR SDRAM，Double Date RateSynchronous Dynamic Random Access Memory)，简称DDR内存为例进行说明，其他实施例中，所述内存也可以为其他支持双通道或多通道内存技术的存储器。

需要说明的是，在本实施例中以支持双通道内存访问技术的DDR为例说明，但本发明实施例提供的终端设备的内存访问控制方法不仅仅局限于双通道，可以是多通道(即包含两个以上的内存访问通道)。

本发明实施例的双通道内存的结构如图3所示，DDR控制器A、DDR PHY A以及A0、A1构成一个内存访问通道，DDR控制器B、DDR PHY B以及B0、B1构成另一个内存访问通道，通过DDR控制器之上的一层即互连逻辑层(interconnect logic)来分发来自于多个Master(如图3所示的M0、M1……Mn)的读写请求(或称为访问请求)。

当然，在本实施例中，一个内存访问通道分别对应一个DDR控制器，在其他实施例中，DDR控制器A和DDR控制器B也可以开发合并为一个DDR控制器，即所有内存访问通道都对应一个DDR控制器，但是该DDR控制器提供的功能是与合并之前所有DDR控制器提供的功能一样的。此外，在其他实施例中，还可以把互连逻辑层实现的功能也合入到一个DDR控制器里面去。因此，双通道内存的实现结构并不局限于本实施例所提供的示例。

继续参阅图3，DDR PHY A和DDR PHY B是双通道DDR必须的，“DDR PHY”是处理一些时序方面以及频率方面的部件，与DDR控制器相对应，一般有多少个DDR控制器就有多少个DDR PHY，由于“DDR PHY”的含义和作用为本领域技术人员所公知，此处不再详细描述。

此外，各个内存访问通道通常都具有片选(CS，Chip Select)，用于选择外接的DDR物理内存，通俗地讲，片选就是选择外面接的DDR片子，以作为将来的初始化对象。图3中A0代表访问通道0的第一个CS，A1代表访问通道0的第二个CS；B0代表访问通道1的第一个CS，B1代表访问通道1的第二个CS。在图3中，对于不同的CS，分别以不同的填充图案以示区别，其中A0以空白填充表示，A1以小方格填充表示，B0以正斜线填充表示，B1以反斜线填充表示。当然，在实际实施时，各个访问通道都还可以有更多的CS。

采用双通道DDR能使系统整体运行性能获得较大提升，但由于双通道DDR中DDRPHY以及DDR控制器等硬件的面积一般会有所增加，这将导致更多的功耗消耗，而移动通信终端设备对于功耗问题又是非常敏感的，因此如何更好地优化功耗控制是极为重要的。

为此，在图3所示双通道内存结构的基础上，本发明实施例提供一种终端设备的内存访问控制方法，能够在运行性能提升的基础上优化功耗控制。

如图4所示，所述终端设备的内存访问控制方法包括：

步骤S401，在设定的内存访问模式下，对访问请求在各个访问通道上进行分配；

步骤S402，对访问请求在各个访问通道上的分配进行监测；

步骤S403，判断是否存在第一预定时间内未被分配访问请求的访问通道，是则执行步骤S404，否则跳转到步骤S402继续进行监测；

步骤S404，使该访问通道进入第一省电模式；

步骤S405，判断是否存在第二预定时间内未被分配访问请求的访问通道，是则执行步骤S406，否则跳转到步骤S402继续进行监测；

步骤S406，使该访问通道进入第二省电模式。

其中，所述第二预定时间大于所述第一预定时间，所述第二省电模式下的功耗低于所述第一省电模式下的功耗，从所述第一省电模式激活访问通道的速度快于所述第二省电模式。

需要说明的是，所述第一省电模式和第二省电模式都属于省电模式，本领域技术人员知晓，“省电模式”一般可以由DDR控制器提供，例如根据DDR控制器来选择关闭一些时钟和电源，以达到节省功耗的目的。

本实施例中，第一省电模式与第二省电模式相比，两者的触发条件有所区别，后者要求访问通道处于空闲(idle)状态的时间大于前者要求访问通道处于空闲状态的时间，其中，访问通道是否处于空闲状态通过是否分配访问请求来衡量；两者的功耗消耗程度有所区别，因为后者通过DDR控制器选择关闭的时钟和电源较前者更多，所以后者比前者更节省功耗；从两者激活访问通道的速度有所区别，因为激活访问通道的速度决定了对于访问请求的响应速度，而后者需要恢复更多的时钟和电源，因此后者从“省电模式”激活访问通道需要更多时间。因此，所述第一省电模式也可以称为浅度睡眠的省电模式，而所述第二省电模式则可以称为深度睡眠的省电模式。

还需要说明的是，在图4中并未示出以下操作：通过执行步骤S404使某个访问通道进入第一省电模式后，对该访问通道是否处于空闲状态的监测并未停止，一旦在该访问通道处于空闲状态的时间达到所述第二预定时间之前，有访问请求被分配到该访问通道，则使该访问通道从第一省电模式激活，否则直至执行步骤S405。而步骤S406使某个访问通道进入第二省电模式后，对该访问通道是否处于空闲状态的监测也未停止，一旦监测到有访问请求被分配到该访问通道，则使该访问通道从第二省电模式激活。

具体实施时，可以设置一个监测模块，用于观察当前统计的访问请求，同时软件也可以配置第一预定时间和第二预定时间，若第一预定时间内没有被访问，那么当前的访问通道就自动进入浅度睡眠的省电模式，若第二预定时间内没有被访问就自动进入深度睡眠的省电模式。

在实际实施时，可以通过添加一个芯片机制，提供一个寄存器给软件来配置。例如：提供一个用于记录各访问通道处于空闲时间的寄存器，软件配置为200毫秒(ms)和400ms，当200ms没有Master来访问某访问通道，那么该访问通道就会自动进入第一省电模式，若400ms没有Master来访问某访问通道，那么该访问通道就会自动进入第二省电模式。此外，也可以发出中断给软件，由软件主动配置进入前面两种省电模式，或者直接由软件关闭当前处于空闲状态的访问通道的DDR控制器和DDR PHY。

通过对各个访问通道的访问情况进行监测，并在监测到存在预定时间内未被分配访问请求的访问通道时，使该访问通道进入省电模式，同时根据所述预定时间的长短区分所进入省电模式的不同省电程度以及激活访问通道的速度，从而能在运行性能提升的基础上实现功耗控制的优化。

本实施例中，所述对访问请求在各个访问通道上的分配进行监测，是在所述设定的内存访问模式支持在各个访问通道对应的访问区域实现访问请求的非交错式访问的条件下进行的。

步骤S401中“内存访问模式”一般可以包括：高性能模式、低功耗模式和平衡模式。下面将结合图3所示双通道内存结构，在设定的内存访问模式分别是高性能模式、低功耗模式和平衡模式的情况下，对于本实施例提供的终端设备的内存访问控制方法的适用情况进行说明。

高性能模式

所述高性能模式适于在内存的整个存储空间实现访问请求的交错式访问。该内存访问模式一般比较适合一些对功耗不敏感的终端设备，也就是说，此类设备由于电池容量较大，所以一般更关注的是运行性能，对于功耗则显得相对不太敏感。在所述高性能模式下，通过在内存的整个存储空间实现访问请求的交错式访问，从而能够在最大程度上实现各访问通道的并行访问，使系统运行性能得到提升。

需要说明的是，所述交错式访问又可以称为交叉存取(interleaving)或者交互式访问，是加快内存速度的一种并行操作的内存存取技术。在交叉存取方式中，内存是被分在不同的块中，只要读写操作是要在两个块中进行的，它们就可以同时进行。举例来说，将存储体的奇数地址和偶数地址部分分开，这样当前字节被刷新时，可以不影响下一个字节的访问。由于所述交错式访问的含义和作用为本领域技术人员所知晓，此处不再详细描述。

当一个访问请求来自于互连(Interconnect)上，由Interconnect上的逻辑分发到如图3所示的两个访问通道。为了方便说明，假设图3中只有A0和B0接了外部DDR物理内存，那么就按照规定的交错式访问的大小(interleaved size)分别访问A0和B0对应的存储区域，通过进行并行访问以提高系统运行性能。

所述高性能模式的内存访问配置情况如图5所示，图5中的每一个相邻的格子表示外接DDR物理内存连续的存储地址，每个格子的存储空间大小即为交错式访问的大小。与图3中A0和B0这两个CS所表示的填充图案相对应的是，对于空白填充格子表示的存储空间的访问来源于A0，对于正斜线填充格子表示的存储空间的访问来自于B0。图5是软件和硬件模块可以看到的地址空间视图，对软件和硬件模块来说是透明的，它们并不知道数据来源于哪个访问通道。另外，在所述高性能模式下，交错式访问的大小通常是相等的，也就是说，图5中空白填充格子的面积等于正斜线填充格子的面积。

需要说明的是，图5仅示出了A0接了外部DDR物理内存，B0接了外部DDR物理内存的情况，对于A1也可以外接等价与A0外接DDR物理内存的情况，B1也可以外接等价与B0外接DDR物理内存的情况。当然，本领域技术人员容易理解的是，如果每个访问通道都包含更多的CS，那么各个CS外接DDR物理内存的情况可以参考上述方式。

由于在所述高性能模式下，所有存储空间都进行交错式访问，就性能来说一般是最高的，但功耗较大，因为大部分的访问都分发到了两个访问通道上，使得两个访问通道都难以进入省电模式，从而消耗过多的功耗。因此，在所述设定的内存访问模式为高性能模式时，对访问请求在各个访问通道上的分配进行监测显得意义不大。

低功耗模式

所述低功耗模式更适合那些因电池容量有限或续航能力要求高而对功耗较为敏感的移动终端设备。在所述低功耗模式下，所述内存的整个存储空间按存储地址范围划分为与各个访问通道对应的第一子存储空间，在每个所述第一子存储空间实现访问请求的非交错式访问。其中，所述存储地址范围由各个访问通道对应的每个片选所外接物理内存的大小确定。

与所述高性能模式相比较，所述低功耗模式最大的特点是在整个存储空间实现最小的交错式访问。所述低功耗模式的内存访问配置情况如图6所示，仍然假设只有A0和B0接了外部DDR物理内存，那么在低功耗模式下，整个存储空间包括两部分访问区域，其一是A0外接DDR物理内存所对应的存储空间，这是根据A0外接DDR物理内存的存储地址范围所确定的与访问通道0对应的一个所述第一子存储空间，即图6中以空白填充格子所表示的区域，其二是B0外接DDR物理内存所对应的存储空间，这是根据B0外接DDR物理内存的存储地址范围所确定的与访问通道1对应的另一个所述第一子存储空间，即图6中正斜线填充格子所表示的区域。

从图6可以看出，对于由A0和B0外接DDR物理内存的总和所构成的整个存储空间来说，A0对应的第一子存储空间与B0对应的第一子存储空间之间实现的是双通道的交错式访问，而在A0和B0各自对应的第一子存储空间内部，则均以非交错式访问的方式实现。

本领域技术人员知晓，对于任意访问内存的读写请求，都会包含其要访问的存储地址，对于内存控制器来说，程序要访问什么存储地址，就到该存储地址去找数据给程序。

本发明实施例中将访问请求要访问的存储地址称为目标访问地址。在所述低功耗模式下，由于与各个访问通道对应的第一子存储空间的存储地址范围都是一大片连续的存储地址，根据某个访问请求所包含的目标访问地址，判断其处于哪个的存储地址范围，便可以确定该访问请求应当访问A0对应的第一子存储空间还是B0对应的第一子存储空间。

举例来说，一般的CPU访问只会发出一小段连续的存储地址访问，而各访问通道对应的第一子存储空间的存储地址范围一般是很大的，那么CPU发出的小段地址通常要么落在如图6所示的A0对应的区域，要么落在B0对应的区域，假设落在对应的A0区域，那么就只访问对应的A0区域，假设落在B0对应的区域，那么就只访问B0对应的区域。

假设图6中的A0外接DDR物理内存的大小为1G，B0外接DDR物理内存的大小为1G，且两者之间外接DDR物理内存的存储地址是连续的，那么任何Mater读写访问的0-1G存储地址都将落在A0对应的第一子存储空间，访问1G-2G的存储地址都将落在B0对应的第一子存储空间。如此，在进行软件系统设计的时候，设计者可以根据需求将对内存的访问安排分配到A0还是B0对应的第一子存储空间。

需要说明的是，A0和B0各自外接DDR物理内存的大小也可以不相等，而且两者之间外接DDR物理内存的存储地址也可以是非连续的，例如：A0外接DDR物理内存的大小为1G，对应的存储地址范围为0-1G，而B0外接DDR物理内存的大小为2G，对应的存储地址范围为2-4G。

由于现今的移动通信终端很多都会包括通讯处理器和应用处理器，那么当设定的内存访问模式为低功耗模式时，则可以将所述通讯处理器和应用处理器发出的访问请求分别分配于不同的访问通道，并实现访问请求的非交错式访问，从而达到功耗控制的目的。

举例来说，假设移动通信终端(例如手机)的应用处理器定义只访问A0对应的区域，而对于通讯处理器定义只访问B0对应的区域，A0和B0各自对应的区域的大小可以不相等。一般来说，应用处理器通常处于空闲状态(idle)时不访问A0对应的区域，通讯处理器为了和基站同步会间隔访问B0对应的区域，这样可以使得大部分时间A0对应的区域进入省电模式，从而达到节省功耗的目的；而对于多媒体等需要高带宽需求的Master,则可以分配直接存储器访问(DMA，Direct Memory Access)物理内存在A0和B0对应的区域上，也就是同时使用图6中空白填充格子和正斜线填充格子所表示的两个区域，这样使得能满足高带宽需求。

由于在所述低功耗模式下，能够支持在各个访问通道对应的访问区域实现访问请求的非交错式访问，使访问通道处于空闲状态存在较大的可能性，因此，在设定的内存访问模式为低功耗模式时，非常适合对访问请求在各个访问通道上的分配进行监测。

平衡模式

虽然高性能模式和低功耗模式存在各自的优点，但也存在各自的不足，因此可以考虑将前面的两种模式相结合，得到高性能模式和低功耗模式的混合模式，或称之为平衡模式，该模式下可以同时获得前面两种内存访问模式突出的优点：性能和功耗。所述平衡模式能够适合那些需要兼顾性能提升和功耗控制的移动终端设备。

所述平衡模式的一种实现方式是：所述内存的整个存储空间包括第一访问区域和第二访问区域，在所述第一访问区域实现访问请求的交错式访问，所述第二访问区域包括分别对应于各个访问通道的子访问区域，在每个子访问区域实现访问请求的非交错式访问。

设定的内存访问模式为所述平衡模式时的内存访问配置情况如图7所示，为了方便说明，仍然假设只有A0和B0接了外部DDR物理内存，那么在平衡模式下，整个存储空间包括两大部分访问区域，其一是所述第一访问区域，即图7示出的以多个交错相邻的空白填充小格子和正斜线填充小格子所构成的访问区域，该访问区域的大小以“size0”表示，其二是所述第二访问区域，即图7示出的一个空白填充大格子和一个正斜线填充大格子所构成的访问区域，该访问区域包括一个对应于访问通道0的子访问区域，该子访问区域以“An”表示，该子访问区域的大小以“size1”表示，该访问区域还包括另一个对应于访问通道1的子访问区域，该子访问区域以“Bn”表示，该子访问区域的大小以“size2”表示。

对于所述第一访问区域，以交错式访问的方式实现访问请求对内存的访问，与图7中A0和B0这两个CS所表示的填充图案相对应的是，对于空白填充小格子所表示区域的访问来源于A0，例如图7中的a01、a02，对于正斜线填充小格子所表示区域的访问来自于B0，例如图7中的b01、b02。每个小格子所表示区域的大小即为交错式访问的大小，也可以用“entrysize”进行表示(图7中未示出)。以交错式访问的方式访问所述第一访问区域的具体实施还可以参考所述高性能模式中的相关描述，两者都是在预定存储空间实现交错式访问，有所区别的是，前者的预定存储空间为整个存储空间，而后者的预定存储空间只是整个存储空间中的一部分。

对于所述第二访问区域，以非交错式访问的方式实现访问请求对内存的访问，与图7中A0和B0这两个CS所表示的填充图案相对应的是，对于空白填充大格子所表示的子访问区域An的访问来源于A0，对于正斜线填充大格子所表示的子访问区域Bn的访问来自于B0。以交错式访问的方式访问所述第二访问区域的具体实施还可以参考所述低功耗模式中的相关描述，两者都是在预定存储空间实现非交错式访问，有所区别的是，前者的预定存储空间为整个存储空间，而后者的预定存储空间只是整个存储空间中的一部分。

在所述平衡模式下，对于第一访问区域的大小(例如size0)以及其中交错式访问的大小(例如entry size)与所述第二访问区域的大小(例如size1+size2)的确定是非常重要的，因为这直接影响到终端设备对于性能提升和功耗控制的理想程度。具体实施时，所述第一访问区域以及其中交错式访问的大小与所述第二访问区域的大小可以通过系统仿真和测试确定。

本申请的发明人认为，只要测试充分，或者很清楚应用场景，就可以得到上述参数(例如size0、entry size、size1+size2)，从而使得性能和功耗都达到理想值。例如，使性能要求高的应用场景，放置于如图7所示的用于实现交错式访问的第一访问区域，而使性能要求不高的应用场景只访问第二访问区域中的An或者访问Bn。访问An和访问Bn分别放置不太同时访问的应用场景，这样可以使得当第一访问区域没访问的时候，只有An访问而Bn没有任何访问，则Bn对应的访问通道可以进入省电模式。反之，当第一访问区域没访问的时候，只有Bn访问而An没有任何访问，则An对应的访问通道可以进入省电模式。

由于在所述平衡模式下，同样能够支持在各个访问通道对应的访问区域实现访问请求的非交错式访问，使访问通道处于空闲状态存在较大可能，因此，在设定的内存访问模式为平衡模式时，也非常适合对访问请求在各个访问通道上的分配进行监测。

本实施例提供的终端设备的内存访问控制方法中，除了对各访问通道是否空闲进行监测之外，为了进一步在运行性能提升的基础上实现功耗控制的优化，还可以对DDR内存的每一个访问端口(Port)的负载和延时进行监测，并根据对每个访问端口的负载和延时的监测结果，相应调整内存的工作频率。

需要说明的是，本实施例中的“访问端口”为DDR内存的输入端，本领域技术人员知晓，终端设备的芯片内部的多个Master是通过Port(Master和Port可以是“一对一”的关系，也可以是“多对一”的关系)与DDR内存相连的，Master发出的访问请求通过所述访问端口提交至DDR内存后，由DDR控制器将该访问请求分配到某个访问通道，然后DDR内存通过片选作为输出端与外部的DDR片子相连，从而实现存储。

此外，本实施例中，根据每个访问端口的负载和延时的监测结果，相应调整内存的工作频率，是在各访问通道频率一致的前提下进行的，保持各个访问通道的工作频率一致，对于软件设计是有好处的，当一大块数据分散在多个访问通道上，由于工作频率一致，能保证存储时间一致。

本实施例中，所述负载指的是发出访问请求的Master在第三预定时间内经过Port的访问数据量，通常可以用带宽(bandwidth)进行衡量；所述延时是指对经由Port访问DDR内存的访问请求进行处理的等待时间。本领域技术人员知晓，延时(latency)一般定义为：CPU读取指令和执行指令之间的一段时间。如果内存需要读写数据，那么这个过程会产生大量的延时。整体而言，延时越低，系统的性能就越出色。

本实施例中，根据统计每个访问端口当前的负载和延时，需要采取相应的操作以实现在运行性能提升的基础上优化功耗控制。当负载越大，那么说明请求访问DDR内存的访问数据量越多，此时需要升高内存的工作频率，从而提升系统整体运行性能，反之需要降低内存的工作频率，以节省功耗的消耗；当统计到的当前延时越大，那么说明对于DDR内存的访问请求没有满足到，此时需要升高内存的工作频率以提升运行性能，反之需要降低内存的工作频率以节省功耗。

在实际实施时，每个访问端口的负载和延时情况可以由软件来配置衡量标准，例如：软件可以配置一个最大值，一个最小值，若当前负载和延时小于最小值，或者大于最大值，那么硬件会自动根据以上方式进行变频。

本实施例中，将为每个访问端口的负载配置的最大值称为第一上限阈值，将为每个访问端口的负载配置的最小值称为第一下限阈值，将为每个访问端口的延时配置的最大值称为第二上限阈值，将为每个访问端口的延时配置的最小值称为第二下限阈值。

在实际实施时，因为访问端口对应的Master有可能是不一样的，那么对于内存的访问需求也不一样，由此每个访问端口相应配置的阈值也应该是不一样的。因此，本实施例中，可以根据各访问端口对应的访问需求，分别为每个访问端口配置相应的第一上限阈值、第一下限阈值、第二上限阈值和第二下限阈值。

具体地，根据对所述内存的每个访问端口的负载和延时的监测结果，相应调整内存的工作频率可以包括：

当任意一个访问端口的负载大于为该访问端口配置的第一上限阈值，或者任意一个访问端口的延时大于为该访问端口配置的第二上限阈值时，升高内存的工作频率；

当所有访问端口的负载均小于分别为各个访问端口配置的第一下限阈值，且所有访问端口的延时均未超出分别为各个访问端口配置的第二上限阈值时，降低内存的工作频率；

当所有访问端口的延时均小于分别为各个访问端口配置的第二下限阈值，且所有访问端口的负载均未超出分别为各个访问端口配置的第一上限阈值时，降低内存的工作频率。

实际实施时，上述根据监测结果相应调整内存的工作频率的过程，具体可以细分为以下几种情况：

当任意一个访问端口的负载大于为该访问端口配置的第一上限阈值，且所有访问端口的延时均未超出分别为各个访问端口配置的第二上限阈值和第二下限阈值时，升高内存的工作频率；

当所有访问端口的负载均小于为分别为各个访问端口配置的第一下限阈值，且所有访问端口的延时均未超出分别为各个访问端口配置的第二上限阈值和第二下限阈值时，降低内存的工作频率；

当任意一个访问端口的延时大于为该访问端口配置的第二上限阈值，且所有访问端口的负载均未超出分别为各个访问端口配置的第一上限阈值和第一下限阈值时，升高内存的工作频率；

当所有访问端口的延时均小于分别为各个访问端口配置的第二下限阈值，且所有访问端口的负载均未超出分别为各个访问端口配置的第一上限阈值和第一下限阈值时，降低内存的工作频率；

当任意一个访问端口的负载大于为该访问端口配置的第一上限阈值，且任意一个访问端口的延时大于为该访问端口配置的第二上限阈值时，升高内存的工作频率；

当所有访问端口的负载均小于为分别为各个访问端口配置的第一下限阈值，且所有访问端口的延时均小于为分别为各个访问端口配置的第二下限阈值时，降低内存的工作频率。

此外，当访问端口的负载与延时情况导致升高内存工作频率的需求与降低内存工作频率的需求两者相矛盾的时候，则优先采取升高内存工作频率的方式，以保证DDR能满足应用的访问需求。

因此，根据监测结果相应调整内存的工作频率的过程还包括以下情况：

当任意一个访问端口的负载大于为该访问端口配置的第一上限阈值，且所有访问端口的延时均小于分别为各个访问端口配置的第二下限阈值，或者任意一个访问端口的延时大于为该访问端口配置的第二上限阈值，且所有访问通道的负载均小于分别为各个访问端口配置的第一下限阈值，则升高内存的工作频率。

综上所述，在根据各个访问端口的负载和延时的监测结果相应调整内存工作频率的过程中，一旦任意一个访问端口存在升高内存工作频率的需求，那么就升高内存的工作频率，而只有全部的访问端口都存在降低内存工作频率的需求时，才会降低内存的工作频率，并且当访问端口存在升高内存工作频率的需求与降低内存工作频率的需求之间的矛盾时，优先采取升高内存工作频率的方式，如此既保证了正常的DDR内存访问需求能满足，又能确保在维持一定运行性能的基础上尽可能地节省功耗。

需要说明的是，对于双通道/多通道内存结构来说，优化功耗控制显得尤为重要，通常需要去监控每个访问通道的负载和延时。而本实施例中对于负载和延时的监控是根据访问端口来区分的，考虑到多个访问通道中，有可能一个访问通道经常接入访问量大的Master,而另一个访问通道则接入访问量少的Master，例如上述内存访问模式中的低功耗模式以及平衡模式，那么根据访问端口区分，能更为精确地定位是否应该升高内存的工作频率，或者是否应该降低内存的工作频率。由于一个访问请求(包含一大块需要访问的数据量)可能存在交错分布在两个访问通道上，或者永远在某一个访问通道上，由于所述访问端口是在DDR内存外部的输入端口，那么对于访问端口来说，任何访问请求就是一笔数据，经由访问端口传输发出后，至于分散到了哪个或哪些访问通道，不需要访问端口关注，这样可以简化调整内存工作频率的过程，即：只监控访问端口的数据是否满足需求就能保证各个访问通道都监控了。

本实施例提供的终端设备的内存访问控制方法，既保证了正常的DDR内存访问需求能满足，又能兼顾大部分的空闲时间使访问通道进入省电模式，在提升整体系统的运行性能同时，功耗上也能够满足低功耗的需求，尤其适合对于功耗问题较敏感的移动终端设备。

对应于上述终端设备的内存访问控制方法，本实施例还提供一种终端设备的内存访问控制装置，所述内存至少包含两个访问通道，所述装置包括：分配单元，适于在设定的内存访问模式下，对访问请求在各个访问通道上进行分配；第一监测单元，适于对访问请求在各个访问通道上的分配进行监测；省电单元，适于在所述第一监测单元检测出存在第一预定时间内未被分配访问请求的访问通道，使该访问通道进入第一省电模式；还适于在所述第一监测单元检测出存在第二预定时间内未被分配访问请求的访问通道，使该访问通道进入第二省电模式；所述第二预定时间大于所述第一预定时间，所述第二省电模式下的功耗低于所述第一省电模式下的功耗，从所述第一省电模式激活访问通道的速度快于所述第二省电模式。

本实施例中，所述第一监测单元对访问请求在各个访问通道上的分配进行监测，是在所述设定的内存访问模式支持在各个访问通道对应的访问区域实现访问请求的非交错式访问的条件下进行的。

本实施例中，所述终端设备的内存访问控制装置还包括：第二监测单元，适于对所述内存的每个访问端口的负载和延时进行监测；频率调整单元，适于根据对所述内存的每个访问端口的负载和延时的监测结果，相应调整内存的工作频率；所述负载是指发出访问请求的总线主控单元在第三预定时间内经过所述访问端口的访问数据量，所述延时是指对经由所述访问端口访问所述内存的访问请求进行处理的等待时间。

具体实施时，所述频率调整单元包括：第一调整单元，适于在任意一个访问端口的负载大于为该访问端口配置的第一上限阈值时，或者在任意一个访问端口的延时大于为该访问端口配置的第二上限阈值时，升高内存的工作频率；第二调整单元，适于在所有访问端口的负载均小于分别为各个访问端口配置的第一下限阈值，且所有访问端口的延时均未超出分别为各个访问端口配置的第二上限阈值时，降低内存的工作频率；第三调整单元，适于在所有访问端口的延时均小于分别为各个访问端口配置的第二下限阈值，且所有访问端口的负载均未超出分别为各个访问端口配置的第一上限阈值时，降低内存的工作频率。

本实施例中，所述终端设备的内存访问控制装置还可以包括：配置单元，适于根据各访问端口对应的访问需求，分别为每个访问端口配置相应的第一上限阈值、第一下限阈值、第二上限阈值和第二下限阈值。

所述终端设备的内存访问控制装置的具体实施可以参考本实施例所述的终端设备的内存访问控制方法的实施，此处不再赘述。

本领域技术人员可以理解，实现上述实施例中终端设备的内存访问控制装置的全部或部分是可以通过程序来指令相关的硬件来完成，所述的程序可以存储于计算机可读存储介质中，所述存储介质可以是ROM、RAM、磁碟、光盘等。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种终端设备的内存访问控制方法，其特征在于，所述内存至少包含两个访问通道，所述方法包括：

在设定的内存访问模式下，对访问请求在各个访问通道上进行分配；

对访问请求在各个访问通道上的分配进行监测；

若监测出存在第一预定时间内未被分配访问请求的访问通道，则使该访问通道进入第一省电模式；

若监测出存在第二预定时间内未被分配访问请求的访问通道，则使该访问通道进入第二省电模式；

所述第二预定时间大于所述第一预定时间，所述第二省电模式下的功耗低于所述第一省电模式下的功耗，从所述第一省电模式激活访问通道的速度快于所述第二省电模式；

根据对所述内存的每个访问端口的负载和延时的监测结果，相应调整内存的工作频率。

2.根据权利要求1所述的终端设备的内存访问控制方法，其特征在于，

所述负载是指发出访问请求的总线主控单元在第三预定时间内经过所述访问端口的访问数据量，所述延时是指对经由所述访问端口访问所述内存的访问请求进行处理的等待时间。

3.根据权利要求2所述的终端设备的内存访问控制方法，其特征在于，所述根据对所述内存的每个访问端口的负载和延时的监测结果，相应调整内存的工作频率包括：

当任意一个访问端口的负载大于为该访问端口配置的第一上限阈值，或者任意一个访问端口的延时大于为该访问端口配置的第二上限阈值时，升高内存的工作频率；

当所有访问端口的负载均小于分别为各个访问端口配置的第一下限阈值，且所有访问端口的延时均未超出分别为各个访问端口配置的第二上限阈值时，降低内存的工作频率；

当所有访问端口的延时均小于分别为各个访问端口配置的第二下限阈值，且所有访问端口的负载均未超出分别为各个访问端口配置的第一上限阈值时，降低内存的工作频率。

4.根据权利要求3所述的终端设备的内存访问控制方法，其特征在于，还包括：根据各访问端口对应的访问需求，分别为每个访问端口配置相应的第一上限阈值、第一下限阈值、第二上限阈值和第二下限阈值。

5.根据权利要求1所述的终端设备的内存访问控制方法，其特征在于，所述对访问请求在各个访问通道上的分配进行监测，是在所述设定的内存访问模式支持在各个访问通道对应的访问区域实现访问请求的非交错式访问的条件下进行的。

6.一种终端设备的内存访问控制装置，其特征在于，所述内存至少包含两个访问通道，所述装置包括：

分配单元，适于在设定的内存访问模式下，对访问请求在各个访问通道上进行分配；

第一监测单元，适于对访问请求在各个访问通道上的分配进行监测；

省电单元，适于在所述第一监测单元检测出存在第一预定时间内未被分配访问请求的访问通道，使该访问通道进入第一省电模式；还适于在所述第一监测单元检测出存在第二预定时间内未被分配访问请求的访问通道，使该访问通道进入第二省电模式；所述第二预定时间大于所述第一预定时间，所述第二省电模式下的功耗低于所述第一省电模式下的功耗，从所述第一省电模式激活访问通道的速度快于所述第二省电模式；

第二监测单元，适于对所述内存的每个访问端口的负载和延时进行监测；

频率调整单元，适于根据对所述内存的每个访问端口的负载和延时的监测结果，相应调整内存的工作频率。

7.根据权利要求6所述的终端设备的内存访问控制装置，其特征在于，

所述负载是指发出访问请求的总线主控单元在第三预定时间内经过所述访问端口的访问数据量，所述延时是指对经由所述访问端口访问所述内存的访问请求进行处理的等待时间。

8.根据权利要求7所述的终端设备的内存访问控制装置，其特征在于，所述频率调整单元包括：

第一调整单元，适于在任意一个访问端口的负载大于为该访问端口配置的第一上限阈值时，或者在任意一个访问端口的延时大于为该访问端口配置的第二上限阈值时，升高内存的工作频率；

第二调整单元，适于在所有访问端口的负载均小于分别为各个访问端口配置的第一下限阈值，且所有访问端口的延时均未超出分别为各个访问端口配置的第二上限阈值时，降低内存的工作频率；

第三调整单元，适于在所有访问端口的延时均小于分别为各个访问端口配置的第二下限阈值，且所有访问端口的负载均未超出分别为各个访问端口配置的第一上限阈值时，降低内存的工作频率。

9.根据权利要求8所述的终端设备的内存访问控制装置，其特征在于，还包括：配置单元，适于根据各访问端口对应的访问需求，分别为每个访问端口配置相应的第一上限阈值、第一下限阈值、第二上限阈值和第二下限阈值。

10.根据权利要求6所述的终端设备的内存访问控制装置，其特征在于，所述第一监测单元对访问请求在各个访问通道上的分配进行监测，是在所述设定的内存访问模式支持在各个访问通道对应的访问区域实现访问请求的非交错式访问的条件下进行的。