CN105224425B - 一种存储芯片的数据保护电路及其方法 - Google Patents

Abstract

本发明公开了一种存储芯片的数据保护电路及其方法，数据保护电路包括MCU、转换单元和外部EEPROM存储芯片；通过MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号，否则输出电平信号；转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操作；转换单元还根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯片的写操作；通过改变写数据指令的信号形式，从而避免了现有MCU程序跑飞或外部干扰时输出错误的写信号修改数据，大大降低外界干扰对芯片的影响。

Description

一种存储芯片的数据保护电路及其方法

技术领域

本发明涉及互联网数据技术领域，特别涉及一种存储芯片的数据保护电路及其方法。

背景技术

目前在IDC（Internet Data Center，互联网数据中心）机房的监控设备中，通常会存储一部分只读信息在外部EEPROM芯片内，如通讯地址等。当MCU死机、程序跑飞时或有外部干扰的情况下，会对外部EEPROM芯片内的信息进行修改．从而导致监控设备在系统中不能正常上传数据或通讯，出现误告警现象。

因而现有技术还有待改进和提高。

发明内容

鉴于上述现有技术的不足之处，本发明的目的在于提供一种存储芯片的数据保护电路及其方法，以解决现有IDC机房的监控设备不能防止MCU程序跑飞或外部干扰时对EEPROM数据的修改。

为了达到上述目的，本发明采取了以下技术方案：

一种存储芯片的数据保护电路，其包括MCU、转换单元和外部EEPROM存储芯片；

所述MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号，否则输出电平信号；转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操作；转换单元还根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯片的写操作。

所述的存储芯片的数据保护电路中，所述转换单元包括施密特触发器、第一电阻、延时电阻和延时电容；所述施密特触发器的脚连接MCU的I/O脚，施密特触发器的脚连接外部EEPROM存储芯片的WP脚和第一电阻的一端，第一电阻的另一端连接电源端，施密特触发器的1Rext脚连接延时电阻的一端和延时电容的一端，延时电阻的另一端连接电源端，延时电容的另一端连接施密特触发器的，施密特触发器的VCC脚连接电源端。

所述的存储芯片的数据保护电路中，所述转换单元还包括第二电阻，所述第二电阻的一端连接施密特触发器的1B脚，第二电阻的另一端连接电源端。

所述的存储芯片的数据保护电路中，所述MCU的I/O脚输出方波时，施密特触发器在第一个方波脉冲的下降沿输出低电平给外部EEPROM存储芯片的WP 脚；

若在延时时间内无其他方波脉冲，则所述低电平维持延时时间后自动翻转为高电平；

若在延时时间内有其他方波脉冲，每检测一个下降沿，施密特触发器输出低电平并延时，直至最后一个方波的下降沿，施密特触发器输出低电平并维持延时时间后自动翻转为高电平。

所述的存储芯片的数据保护电路中，所述外部EEPROM存储芯片设置有用于存储数据的读写区和备份区，MCU内部设置有用于存储数据的FLASH存储器。

一种采用所述的存储芯片的数据保护电路的数据保护方法，其包括：

A、上电后，MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号并执行步骤B，否则输出电平信号并执行步骤C；

B、转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操作；

C、转换单元根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯片的写操作。

所述的数据保护方法中，在所述步骤B之后，还包括：MCU写入数据之前，对数据进行校验，之后分别写入外部EEPROM存储芯片的读写区和备份区，并在MCU内部FLASH存储器中存储原始的数据。

所述的数据保护方法中，在所述步骤C之后，还包括：

C1、MCU读取数据时，同时读取读写区和备份区的数据，并与FLASH存储器中的数据进行比对；

C2、判断三个区的数据相同时，则识别数据正确并输出；若任一个区或两个区的数据与其他不同，则MCU调用备份区的数据更新不同的数据。相较于现有技术，本发明提供的存储芯片的数据保护电路及其方法，通过MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号，否则输出电平信号；转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操作；转换单元还根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯片的写操作；通过改变写数据指令的信号形式，从而避免了现有MCU程序跑飞或外部干扰时输出错误的写信号修改数据，大大降低外界干扰对芯片的影响。

附图说明

图1为本发明实施例提供的存储芯片的数据保护电路的结构框图。

图2为本发明实施例提供的存储芯片的数据保护电路的电路图。

图3为本发明实施例提供的施密特触发器的输入输出时序波形图。

图4为本发明实施例提供的数据保护电路的逻辑时序图。

图5为本发明提供的存储芯片的数据保护电路的数据保护方法流程图。

具体实施方式

本发明提供一种存储芯片的数据保护电路及其方法，将MCU的IO脚输出的读写信号经施密特触发器控制后，再传输至外部EEPROM存储芯片的读写控制脚，以MCU死机时对外部EEPROM存储芯片数据的修改，大大降低了外界干扰对芯片的影响。同时将外部EEPROM存储芯片分成读写区域和备份区域，读写数据时分别读写入读写区域、备份区域以及MCU的FLASH存储器中，通过比对三份数据是否相同来判断数据是否出错，提高了数据的可靠性。

为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

请参阅图1，本发明提供的存储芯片的数据保护电路主要适用于IDC机房的监控设备中，其包括MCU 10、转换单元20和外部EEPROM存储芯片30；MCU 10连接转换单元20和外部EEPROM存储芯片30，所述转换单元20连接外部EEPROM存储芯片30。具体为：MCU 10的I/O脚连接转换单元20的输入端，转换单元20的输出端连接外部EEPROM存储芯片30的WP脚；MCU10的SDA脚、SCL脚分别连接外部EEPROM存储芯片30的SDA脚、SCL脚。

上电后，所述MCU 10判断接收到控制指令是否为写数据指令，是则输出波形写信号，否则输出对应的电平信号。所述转换单元20根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片30的写操作。转换单元20还根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯片的写操作，即仅保留读操作。

其中，所述外部EEPROM存储芯片设置有用于存储数据的读写区和备份区，MCU内部设置有用于存储数据的FLASH存储器。写入时MCU将输入同时写入读写区、备份区和FLASH存储器中。读取时也同时读取三个区的数据进行比对，以判断数据是否被修改。

需要理解的是，现有技术中MCU是直接对外部EEPROM存储芯片进行读写操作的，且均是电平型的控制信号。如MCU的I/O脚输出低电平至外部EEPROM存储芯片的WP脚时，对外部EEPROM存储芯片即可写又可读；若输出高电平，对外部EEPROM存储芯片只能读。而MCU程序跑飞或外部干扰时，常输出低电平，从而导致出现错误的写操作而修改数据。

本实施例的改进点在于，将MCU现有的电平的写信号改进为波形的写信号，即需要写（即需要将数据存储到外部EEPROM存储芯片30）时，MCU的I/O脚输出波形式（如方波，三角波等）的写信号，再通过转换单元20在波形的下降沿转换成低电平的写信号并传输至外部EEPROM存储芯片的WP脚（因目前的外部EEPROM存储芯片只响应电平式的读写信号，此处需转换），此时MCU可对外部EEPROM存储芯片进行写的操作（通过SDA脚、SCL脚传输数据），将数据存储到外部EEPROM存储芯片中。其他状态下 ，无论MCU输出高电平还是低电平（如MCU验证数据的正确性，若正确则将其I/O引脚置高或置低），转换单元20只转换成高电平的读信号，禁止对存储芯片进行写的操作，则只能进行读操作。如MCU 10接收到读数据指令时I/O脚输出高电平读信号，MCU 10程序跑飞或外部干扰时相当于接收到写数据指令（此为误写）I/O脚输出低电平误写信号，转换单元20将高电平读信号和低电平误写信号均转换成高电平的读信号。通常情况下，监控设备在上电使用后只进行一次写操作，其他情况均为读操作．这样就可防止MCU死机时出现的误操作而修改存储芯片的内容。

请一并参阅图2、图3和图4，本实施例中，所述转换单元20包括施密特触发器U1、第一电阻R1、延时电阻Rext和延时电容Cext；所述施密特触发器U1的脚连接MCU 10的I/O脚，施密特触发器U1的脚连接外部EEPROM存储芯片30的WP脚和第一电阻R1的一端，第一电阻R1的另一端连接电源端（3V），施密特触发器U1的1Rext脚连接延时电阻Rext的一端和延时电容Cext的一端，延时电阻Rext的另一端连接电源端，延时电容Cext的另一端连接施密特触发器U1的1Cext，施密特触发器U1的VCC脚连接电源端（3V）。所述施密特触发器U1采用74LV123系列的芯片，具体型号可为SN74LV123ANSR。

从图3所示的施密特触发器的输入输出时序波形图中可以看出，施密特触发器U1的1B脚会影响最终波形输出。本实施例只需使用施密特触发器U1的一个输入脚和一个输出脚。1B脚（另一输入脚）为上升沿触发，此处不使用，可悬空；为了整个电路的稳定输出，较佳地可将1B脚一直置高即可。则所述转换单元20还包括第二电阻R2，所述第二电阻R2的一端连接施密特触发器U1的1B脚，第二电阻R2的另一端连接电源端。

为了确保施密特触发器U1工作的稳定性，所述转换单元20还包括第一电容C1，所述第一电容C1的一端连接施密特触发器U1的VCC脚、延时电阻Rext的另一端和电源端，第一电容C1的另一端接地。通过第一电容C1的滤波可使施密特触发器U1的工作电压稳定，从而提高波形信号转换的稳定。

MCU在写时若输出方波型的写信号给施密特触发器U1，施密特触发器U1的脚为下降沿触发，1Q脚立即置高， 脚的波形与1Q脚反向为低电平。由于脚为清零功能，接收到低电平的脉冲后将Rext/Cext置1以及输出的1Q脚置为0。此处不使用脚，悬空。则1Q脚输出的高电平会由Rext/Cext的放电充电过程决定。也即是说，脚输入一个脉冲波形，在脉冲的下降沿，施密特触发器U1的脚变为低电平。低电平的延时时间由延时电阻Rext的阻值和延时电容Cext的容值决定。如设置延时时间为10mS，若脚只有一个脉冲，无连续的下降沿，10mS后脚的输出会自动翻转为高电平，直到再次检测到脚的下降沿。如果脚持续输入间隔小于10mS的多个脉冲，则有多个下降沿。检测到第一个下降沿时脚输出低电平并延时，在10mS内又检测到一个下降沿，则保持脚为低电平并维持新的低电平延时。在10mS内再检测到一个下降沿，则继续保持低电平并维持新的延时。直到最后一个下降沿，保持脚为低电平并维持10mS的低电平延时后，自动翻转为高电平。如图3所示，则脚为低电平的时间T=Tw+Trr，Tw为低电平的延时时间，Trr为一个脉冲周期（具体从一个下降沿开始至下一个下降沿结束）。

MCU的I/O脚输出高电平或低电平时，施密特触发器U1的脚均输出高电平。这样可获得图4所示的数据保护电路的逻辑时序图。其中，W/R表示可读可写，R表示只能读。当I/O引脚输出方波，在第一个方波脉冲的下降沿施密特触发器输出低电平给外部EEPROM存储芯片的读写控制脚WP，此时MCU可对外部EEPROM存储芯片进行写操作或读操作。最后一个下降沿，施密特触发器输出保持低电平并延时一段时间后自动翻转变为高电平，此时MCU仅能对外部EEPROM存储芯片进行读操作。

基于上述的存储芯片的数据保护电路，本发明实施例还提供一种存储芯片的数据保护方法，请参阅图5，所述数据保护包括：

S100、上电后，MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号并执行步骤S200，否则输出电平信号并执行步骤S300；

S200、转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操作；

S300、转换单元根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯片的写操作。

其中，在所述步骤S200之后，即启动外部EEPROM存储芯片的写操作后，MCU写入数据之前，还需对数据进行校验，之后分别写入外部EEPROM存储芯片的读写区和备份区，并在MCU内部FLASH存储器中存储原始的数据。

在所述步骤S300之后，即启动读操作需要读取外部EEPROM存储芯片的数据时，MCU同时读取读写区和备份区的数据，并与FLASH存储器中的数据进行比对，当三个区域的数据相同时，则可认为数据正确；若任一个或两个区域的数据与其他不同，则MCU调用备份区的数据更新不同（即错误）的数据。在具体实施时，MCU判断任一个或两个区域的数据与其他不同时，还可显三个区域的数据，并对不同的地方进行标注，提示用户由用户判断数据的正确性。已用户确认的数据更新不同的数据。

通过分区和校验大大提高了数据的可靠性，降低了由于干扰对数据产生的影响。

综上所述，本发明提供的存储芯片的数据保护电路及其方法，通过将MCU现有的电平的写信号改进为波形的写信号，由施密特触发器将波形式的写信号转换成低电平的写信号后控制外部EEPROM存储芯片的读写控制脚；施密特触发器还将MCU的其他电平信号转换高电平的读信号，控制外部EEPROM存储芯片只读不写；从而可避免MCU程序跑飞或外部干扰时，进行错误的写操作而修改数据。并且，将外部EEPROM存储芯片分成读写区和备份区，有效防止MCU死机时对存储芯片数据的修改，大大降低外界干扰对芯片的影响。

可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。

Claims (7)

1.一种存储芯片的数据保护电路，其特征在于，包括MCU、转换单元和外部EEPROM存储芯片；

所述MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号，否则输出电平信号；转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操作；转换单元还根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯片的写操作；

MCU程序跑飞或外部干扰时输出低电平误写信号，转换单元将低电平误写信号均转换成高电平的读信号；避免MCU程序跑飞或外部干扰时输出错误的写信号修改数据；

所述转换单元包括施密特触发器、第一电阻、延时电阻和延时电容；所述施密特触发器 的脚连接MCU的I/O脚，施密特触发器的脚连接外部EEPROM存储芯片的WP脚和第一电 阻的一端，第一电阻的另一端连接电源端，施密特触发器的1Rext脚连接延时电阻的一端和 延时电容的一端，延时电阻的另一端连接电源端，延时电容的另一端连接施密特触发器的， 施密特触发器的VCC脚连接电源端；

在脉冲的下降沿，施密特触发器U1的脚变为低电平；低电平的延时时间由延时电阻 的阻值和延时电容的容值决定; 脚为低电平的时间T=Tw+Trr，Tw为低电平的延时时间， Trr为一个脉冲周期。

2.根据权利要求1所述的存储芯片的数据保护电路，其特征在于，所述转换单元还包括第二电阻，所述第二电阻的一端连接施密特触发器的1B脚，第二电阻的另一端连接电源端。

3.根据权利要求1所述的存储芯片的数据保护电路，其特征在于，所述MCU的I/O脚输出方波时，施密特触发器在第一个方波脉冲的下降沿输出低电平给外部EEPROM存储芯片的WP脚；

若在延时时间内无其他方波脉冲，则所述低电平维持延时时间后自动翻转为高电平；

若在延时时间内有其他方波脉冲，每检测一个下降沿，施密特触发器输出低电平并延时，直至最后一个方波的下降沿，施密特触发器输出低电平并维持延时时间后自动翻转为高电平。

4.根据权利要求1所述的存储芯片的数据保护电路，其特征在于，所述外部EEPROM存储芯片设置有用于存储数据的读写区和备份区，MCU内部设置有用于存储数据的。

5.一种采用权利要求1所述的存储芯片的数据保护电路的数据保护方法，其特征在于，包括：

A、上电后，MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号并执行步骤B，否则输出电平信号并执行步骤C；

B、转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操作；

C、转换单元根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯片的写操作。

6.根据权利要求5所述的数据保护方法，其特征在于，在所述步骤B之后，还包括：MCU写入数据之前，对数据进行校验，之后分别写入外部EEPROM存储芯片的读写区和备份区，并在MCU内部FLASH存储器中存储原始的数据。

7.根据权利要求6所述的数据保护方法，其特征在于，在所述步骤C之后，还包括：

C1、MCU读取数据时，同时读取读写区和备份区的数据，并与FLASH存储器中的数据进行比对；

C2、判断三个区的数据相同时，则识别数据正确并输出；若任一个区或两个区的数据与其他不同，则MCU调用备份区的数据更新不同的数据。