CN105224286A - 用于可重构密码处理器的缓存装置 - Google Patents

Abstract

本发明公开了一种用于可重构密码处理器的缓存装置，包括：数据加载模块，用于根据配置信息和输入的FIFO数据进入对应的工作模式，以将FIFO数据发送给至少一个数据通道；通道次序记录缓存，用于记录FIFO数据送入每个数据通道的输入次序；输出数据管理模块，用于根据输入次序输出处理模块输出的FIFO数据；中间数据和反馈控制模块，用于根据中间数据进入对应的工作模式，以对需要进一步处理的中间数据进行缓存，以及对阵列配置所需的中间数据进行缓存。根据本发明实施例的缓存装置可以满足密码算法所需的不同类型数据的缓存，提高并行运算能力，很好地满足分组密码算法在可重构密码处理器上的高效实现。

Description

用于可重构密码处理器的缓存装置

技术领域

本发明涉及电子技术领域，特别涉及一种用于可重构密码处理器的缓存装置。

背景技术

随着各种电子技术的发展，用户通过电子产品来传递信息技术的需求日益增多，对网络信息安全的要求也越来越高，为了保证这些信息的安全，通过密码芯片对数据加密为一个行之有效的措施。密码芯片设计在能使用安全性很高的算法的基础上，还需要保证硬件电路本身不能含有太多的关键信息，但传统密码芯片能实现的算法较为单一，难以满足不同密码算法的需求，而且硬件结构也会含有很多算法相关的安全信息，容易被攻击者窃取利用，无法很好地保证可靠性。在这种情况下，相关技术中的可重构密码处理器，通过对通用运算单元阵列进行配置的方式，来实现不同的密码算法，而硬件资源本身不含任何安全信息。

其中，可重构密码处理器使用了一种新型的处理器构架，结合了软件的灵活性和硬件的高效性，和传统密码芯片相比，不仅可以改变控制流，还可以改变数据通路，具有高性能、低功耗、灵活性好、扩展性好的优点，适合于处理密码算法这样的计算密集型的算法，例如AES，SM3，ZUC，SHA256等。因此可重构密码处理器具有很好的应用前景，也能满足不同密码用户多层次的安全性需求和密码算法不断升级换代的需求。具体地，可重构密码处理器的主体为可重构运算单元阵列(RCA)，RCA具有高度并行运算的特征。同时，在可重构密码处理器的RCA中，运算单元(RC)之间的互联结构可以通过配置的方式动态改变，使得数据之间的传递更加灵活，也能更好地实现数据流的高速并行处理。

然而，由于可重构密码器的RCA规模是一定的，不同的密码算法到阵列的映射也不同，甚至可能出现算法中的某些结构需要增加配置次数才能映射到阵列中得以实现，但配置之间的数据是相关的，如果使用外部存储器来对这些需要调用的中间数据进行读写，外部存储器本身较慢的读写速度就会降低可重构密码处理器的计算性能。

综上所述，相关技术中的可重构密码处理器无法很好地实现密码算法所需的不同类型数据的缓存，导致无法很好地满足分组密码算法在可重构密码器上高效实现，有待改进。

发明内容

本发明旨在至少在一定程度上解决上述相关技术中的技术问题之一。

为此，本发明的目的在于提出一种用于可重构密码处理器的缓存装置，该缓存装置可以满足不同类型数据的缓存，结构简单。

为达到上述目的，本发明实施例提出了一种用于可重构密码处理器的缓存装置，所述可重构密码处理器包括配置模块、传输模块与处理模块，其中，所述配置模块用于获取配置参数并进行分配，所述传输模块用于获取待处理数据并根据分配的配置参数发送所述待处理数据，所述处理模块用于根据分配的配置参数对获取的待处理数据进行处理以得到处理数据，并将所述处理数据发送至所述传输模块进行输出，所述缓存装置包括：数据加载模块，用于根据配置信息和输入的FIFO(FirstInputFirstOutput，先入先出队列)数据进入对应的工作模式，以将所述FIFO数据发送给至少一个数据通道；通道次序记录缓存，用于记录所述FIFO数据送入每个数据通道的输入次序；输出数据管理模块，用于根据所述输入次序输出所述处理模块输出的FIFO数据；以及中间数据和反馈控制模块，用于根据中间数据进入对应的工作模式，以对在需要进一步处理的中间数据进行缓存，以及对阵列配置所需的中间数据进行缓存。

根据本发明实施例提出的用于可重构密码处理器的缓存装置，通过多条数据通道进行数据传输，从而满足不同层次的要求，提高并行运算能力，通过多种工作模块对可重构密码处理器在计算过程中不同类型的数据进行高效地管理和传输，保证加解密码芯片的数据流运转中有序性和高效性，很好地满足分组密码算法在可重构密码处理器上的高效实现。

另外，根据本发明上述实施例的用于可重构密码处理器的缓存装置还可以具有如下附加的技术特征：

进一步地，在本发明的一个实施例中，所述工作模式包括单通道数据传输模式、多通道数据传输模式、分次传输模式、反馈数据控制模式与中间数据缓存模式。

进一步地，在本发明的一个实施例中，所述多通道数据传输模式为将所述处理模块的运算单元阵列划分为多个区域，每个区域相互并行执行运算操作，并且所述每个区域对应一个数据通道，以同时进行数据交互。

进一步地，在本发明的一个实施例中，所述缓存装置用于所述可重构密码处理器的数据通路中。

进一步地，在本发明的一个实施例中，所述至少一个数据通道具有优先级。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为相关技术中的可重构阵列内数据缓存结构示意图；

图2为根据本发明一个实施例的可重构密码处理器的结构示意图；

图3为根据本发明一个实施例的用于可重构密码处理器的缓存装置的结构示意图

图4为根据本发明一个实施例的单通道数据传输模式示意图；

图5为根据本发明一个实施例的多通道数据传输模式示意图；

图6为根据本发明一个实施例的分次传输模式示意图；

图7为根据本发明一个实施例的反馈数据控制模式示意图；以及

图8为根据本发明一个实施例的中间数据缓存模式示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下面在描述根据本发明实施例提出的用于可重构密码处理器的缓存装置之前，先来简单描述一下相关技术中的可重构阵列内数据缓存的装置和方法，其中，参照图1所示，装置具体包括：

输入数据缓存器，用于从外部存储器中读入数据，并进行缓存，待需要时将数据输出至处理单元阵列；

处理单元阵列，用于从输入数据缓存器或通用寄存器堆读入数据，并对数据进行逻辑运算操作；

通用寄存器堆，用于与处理单元阵列互联，从所述处理单元阵列读入数据进行缓存，待需要时将数据输出至所述处理单元阵列；

输出数据缓存器，用于缓存经过所述处理单元阵列处理后的结果数据，需要时将数据读出到外部存储器。

然而，相关技术中的可重构阵列内数据缓存的装置和方法，虽然可以实现很多通用算法(包括密码算法)的数据管理和传输，但就密码算法而言，数据的交互量较大，且有些地方会需要使用到数据的反馈，不能很好地适应密码算法的特征，数据的处理速度和吞吐量也会受到一定的限制。

本发明正是基于上述问题，而提出了一种用于可重构密码处理器的缓存装置。

下面参照附图描述根据本发明实施例提出的用于可重构密码处理器的缓存装置。

首先，参照图2所示，可重构密码处理器100包括配置模块101、传输模块102与处理模块103。其中，配置模块101用于获取配置参数并进行分配，传输模块102用于获取待处理数据并根据分配的配置参数发送待处理数据，处理模块103用于根据分配的配置参数对获取的待处理数据进行处理以得到处理数据，并将处理数据发送至传输模块102进行输出。

具体地，可重构分组密码芯片即可重构密码处理器100可以采用可重构技术设计，可在一块硬件上通过配置的切换来支持多种密码算法(如AES，SM3，ZUC，SHA256等)。其中，主要由可重构配置控制器模块即配置模块101、可重构数据控制模块即传输模块102和可重构计算模块即处理模块103三部分组成，具体介绍及功能说明如下：

可重构配置控制器模块，接收端口送入的配置参数信息，经解析后，将计算需要的配置参数送入可重构计算模块，数据控制所需要的配置参数送入可重构数据控制模块；

可重构数据控制模块，接收外部接口送入的待处理数据，根据可重构配置控制器模块送入参数配置信息，将数据送入可重构计算模块对应接口进行处理，同时将处理后的结果输出至外部接口；

可重构计算模块，接收可重构配置控制器模块送入的配置信息，并对相应的硬件资源进行配置和功能分配，经过初始化完成后，接收可重构数据控制模块送入的待处理数据，计算完成后，再将计算所得的输出送至可重构数据控制模块。

其次，参照图3所示，该缓存装置200包括：数据加载模块201、通道次序记录缓存202、输出数据管理模块203与中间数据和反馈控制模块204。

其中，数据加载模块201用于根据配置信息和输入的FIFO数据进入对应的工作模式，以将FIFO数据发送给至少一个数据通道。通道次序记录缓存202用于记录FIFO数据送入每个数据通道的输入次序。输出数据管理模块203用于根据输入次序输出处理模块103输出的FIFO数据。中间数据和反馈控制模块204用于根据中间数据进入对应的工作模式，以对在需要进一步处理的中间数据进行缓存，以及对阵列配置所需的中间数据进行缓存。本发明实施例的缓存装置200与RCA之间的数据传输有多条通道，能满足不同层次的要求，提高并行运算能力，并且提供多种工作方式，对可重构密码处理器100在计算过程中不同类型的数据进行高效地管理和传输，以及使用了专门的反馈数据控制模式，当与RCA参数相关的一些反馈数据较多的时候，可以保证与可重构参数配置装置更高效地进行交互，使用了专门的中间数据缓存模块，能对RCA产生的一些需要进一步处理的中间数据集中管理。

进一步地，在本发明的一个实施例中，缓存装置200用于可重构密码处理器100的数据通路中。

进一步地，在本发明的一个实施例中，至少一个数据通道具有优先级。

具体地，在可重构密码处理器100中，所使用的缓存装置200用于可重构数据通路模块中，该缓存装置200主要包括数据加载模块201，通道次序记录模块202，输出数据管理模块203与中间数据和反馈控制模块204，各模块功能说明如下：

数据加载模201，该模块主要将输入FIFO的数据，送入可重构运算阵列(RCA)中的一个或多个数据通道，而且与RCA之间的传输通道的次序是有优先级的；

通道次序记录缓存202，有些输入数据需要进行多次传输，或者传输至RCA中不同的数据通道，该结构用于记录输入数据送入每个RCA通道的次序，以保证数据处理的完整性，并且能按照数据输入的先后次序输出；

输出数据管理模块203，该模块将RCA输出FIFO的数据，按照数据加载模块中送入的先后次序将结果从RCA输出的多个FIFO中按顺序取出并写至输出FIFO。

中间数据和反馈控制模块204，中间数据和反馈控制模块204与存储装置300相连，对RCA在计算中产生的一些需要反馈的中间数据进行缓存，并送回至RCA，并且对某些可重构参数配装置需要用到的中间数据进行缓存，并送至可重构参数配装置。

进一步地，在本发明的一个实施例中，工作模式包括单通道数据传输模式、多通道数据传输模式、分次传输模式、反馈数据控制模式与中间数据缓存模式。本发明实施例提供多种工作方式，对可重构密码处理器100在计算过程中不同类型的数据进行高效地管理和传输。

优选地，在本发明的一个实施例中，多通道数据传输模式为将处理模块的运算单元阵列划分为多个区域，每个区域相互并行执行运算操作，并且每个区域对应一个数据通道，以同时进行数据交互。

具体而言，本发明实施例的缓存装置100可以提供多种工作方式。具体如下：

单通道数据传输模式：

参照图4所示，一些密码算法运算的操作映射到RCA上，所需的硬件的资源和已有的硬件资源较为匹配时，数据通路的控制可以采用单通道数据传输的工作方式，即数据缓存结构和RCA之间的数据传输仅使用一条通道，此时已经能满足数据吞吐量的需求，同时其他数据通道处于休眠状态，避免了硬件资源的浪费。

多通道数据传输模式：

参照图5所示，有些密码算法运算流水线上所需的硬件资源不多，并且不同的运算之间可以并行处理，为了保证资源得到充分的利用和很高的运算效率，可以采用多通道数据传输模式，并将不同类型的数据存入数据通路的缓存结构中进行管理，下面以四通道为例进行介绍。

举例而言，首先将运算单元阵列划分为四个区域，每个区域执行可以相互并行的运算操作，而且每个区域都能实时与数据通路控制器的缓存结构进行数据交互，每个区域对应着一个运算通道，这样一来，运算单元的资源得到了充分的利用，而且运算效率也得到了很好的保证。

分次传输模式：

参照图6所示，部分加密算法的某些运算所需要的硬件资源较多，由于RCA上硬件规模受限，已有的运算资源不能一次性满足该运算，则需对RCA上的运算资源通过动态配置的方式，使同样的硬件实现不同的运算功能来满足运算需求，因此会需要对输入数据进行分次传输。

举例而言，RCA已有的硬件资源不能一次实现A运算，就需要将A运算拆分成A1运算和A2运算，然后将A1运算和A2运算分两次映射到RCA上，此时A1和A2需要的输入数据就要分两次传输。

反馈数据控制模式：

参照图7所示，前三种工作方式主要是对不同类型数据的传输来进行控制和管理。而一些密码算法在运算过程中会产生一些对阵列参数有影响的反馈数据，因此需要使用到反馈数据控制模式。

用于可重构密码处理器的缓存装置200中使用中间数据和反馈控制模块204，用以将这些反馈数据送至配置模块101进一步的处理，处理完之后再以配置参数的形式返回RCA。

中间数据缓存模式：

参照图8所示，RCA上运算产生的一些中间数据可能需要在以后的运算中进一步进行处理，就要使用中间数据缓存模式。在中间数据缓存模式下，先将这类中间数据送至中间数据缓存装置进行统一管理，在需要的时候将其送至数据加载模块201然后进入RCA。

具体而言，本发明实施例的缓存装置200要针对可重构密码处理器的数据通路控制，采用了一种新型的可重构密码处理器缓存结构，从而管理可重构阵列的不同类型数据，比如输入数据、输出数据和中间数据等等，并能通过改变配置的方式，结合具体密码算法来对这些数据形成不同的管理方式。其缓存结构和运算单元阵列之间有多条数据通道可以进行数据交互，同时提供了多种工作方式用以满足对于不同的密码算法，保证加解密芯片的数据流运转中有序和高效。

需要注意的是，虽然以上实施例以应用于可重构密码处理器为例，但是本领域技术人员应当理解的是，本发明的缓存装置可以应用于任何处理器，应用于可重构密码处理器仅是示意性的，本发明并不仅限于这一种处理器。

根据本发明实施例提出的用于可重构密码处理器的缓存装置，通过多条数据通道进行数据传输，从而满足不同层次的要求，提高并行运算能力，通过多种工作模块对可重构密码处理器在计算过程中不同类型的数据进行高效地管理和传输，保证加解密码芯片的数据流运转中有序性和高效性，很好地满足分组密码算法在可重构密码处理器上的高效实现。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (5)

1.一种用于可重构密码处理器的缓存装置，所述可重构密码处理器包括配置模块、传输模块与处理模块，其中，所述配置模块用于获取配置参数并进行分配，所述传输模块用于获取待处理数据并根据分配的配置参数发送所述待处理数据，所述处理模块用于根据分配的配置参数对获取的待处理数据进行处理以得到处理数据，并将所述处理数据发送至所述传输模块进行输出，其特征在于，所述缓存装置包括：

数据加载模块，用于根据配置信息和输入的FIFO数据进入对应的工作模式，以将所述FIFO数据发送给至少一个数据通道；

通道次序记录缓存，用于记录所述FIFO数据送入每个数据通道的输入次序；

输出数据管理模块，用于根据所述输入次序输出所述处理模块输出的FIFO数据；以及

中间数据和反馈控制模块，用于根据中间数据进入对应的工作模式，以对在需要进一步处理的中间数据进行缓存，以及对阵列配置所需的中间数据进行缓存。

2.根据权利要求1所述的用于可重构密码处理器的缓存装置，其特征在于，所述工作模式包括单通道数据传输模式、多通道数据传输模式、分次传输模式、反馈数据控制模式与中间数据缓存模式。

3.根据权利要求2所述的用于可重构密码处理器的缓存装置，其特征在于，所述多通道数据传输模式为将所述处理模块的运算单元阵列划分为多个区域，每个区域相互并行执行运算操作，并且所述每个区域对应一个数据通道，以同时进行数据交互。

4.根据权利要求1所述的用于可重构密码处理器的缓存装置，其特征在于，所述缓存装置用于所述可重构密码处理器的数据通路中。

5.根据权利要求1所述的用于可重构密码处理器的缓存装置，其特征在于，所述至少一个数据通道具有优先级。