CN112187666A - 数据交换模块和数据交换系统 - Google Patents

数据交换模块和数据交换系统 Download PDF

Info

Publication number
CN112187666A
CN112187666A CN202011050998.8A CN202011050998A CN112187666A CN 112187666 A CN112187666 A CN 112187666A CN 202011050998 A CN202011050998 A CN 202011050998A CN 112187666 A CN112187666 A CN 112187666A
Authority
CN
China
Prior art keywords
module
data exchange
data
control module
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011050998.8A
Other languages
English (en)
Other versions
CN112187666B (zh
Inventor
魏敬和
杨锦江
朱敏
鞠虎
高营
刘国柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202011050998.8A priority Critical patent/CN112187666B/zh
Publication of CN112187666A publication Critical patent/CN112187666A/zh
Application granted granted Critical
Publication of CN112187666B publication Critical patent/CN112187666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/742—Route cache; Operation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/82—Architectures of general purpose stored program computers data or demand driven
    • G06F15/825—Dataflow computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Storage Device Security (AREA)

Abstract

本申请公开了一种数据交换模块和数据交换系统，涉及计算机技术领域，所述数据交换模块包括：配置控制模块和数据控制模块；所述配置控制模块，用于对数据交换时的配置进行解析控制；所述数据控制模块，用于根据所述配置控制模块配置的配置信息对数据流的交换进行控制。解决了现有技术中在进行数据交换时不够灵活高效的问题，达到了上述数据交换模块可以在可重构计算阵列直接进行灵活高效的进行数据交换的效果。

Description

数据交换模块和数据交换系统
技术领域
本发明涉及数据交换模块和数据交换系统，属于计算机技术领域。
背景技术
在当今大数据时代的背景下，计算机技术和通信技术持续高速地发展，使得信息安全问题已经逐渐成为人们所关注的社会问题。密码技术作为保证信息机密性、安全性和可用性等安全要求的基本手段，通过采用数据加密、消息认证和数字签名等方式，能够防止篡改、抵赖和伪造等不安全通信或数据存储的行为。其中，作为现代安全应用的基础，密码算法是保障信息系统安全性的根本。因此，密码算法实现的灵活高效是信息系统设计中的一个重要指标，成为了信息安全领域的重要研究方向之一。
虽然专用集成电路（Application Specific Integrated Circuit，ASIC）的实现方式可以通过对特定密码算法进行数据通路与流水线的优化从而达到极高的性能和面积和能量效率，但是该实现方式灵活性差，难以满足密码算法可重构的需求，不是理想的实现方案。通用处理器（General Purpose Processor ，GPP）采用指令驱动的方式执行，其数据通路采用通用的体系结构，可以适应各种类型的应用，具有较高的灵活性。GPP作为密码算法的实现方案能够充分满足其可重构的需求，通过指令编程GPP可以快速支持不同的密码算法。但由于GPP中都是通用指令，且其计算架构没有针对密码算法的特征做优化，所以密码算法中的S盒、置换等核心计算模块在GPP上的运算速度很慢，从而导致了算法整体性能低下。同时，对高灵活性的追求使得GPP中的控制逻辑占有相当多的比例，在密码算法实现中其计算资源通常是受限的，这也是导致密码算法在GPP上性能不高的一个因素。
发明内容
本发明的目的在于提供一种数据交换模块和数据交换系统，用于解决现有技术中存在的问题。
为达到上述目的，本发明提供如下技术方案：
根据第一方面，本发明实施例提供了一种数据交换模块，所述数据交换模块包括：配置控制模块和数据控制模块；
所述配置控制模块，用于对数据交换时的配置进行解析控制；
所述数据控制模块，用于根据所述配置控制模块配置的配置信息对数据流的交换进行控制。
可选的，所述数据交换模块还包括：输入缓存模块和输出缓存模块；
所述输入缓存模块，用于对从外部可重构结算块BCU交换得到的加密结果进行缓存；
所述输出缓存模块，用于缓存待交换至所述外部BCU的数据。
可选的，所述配置控制模块，用于对寄存器配置、解析包头信息以及控制从所述输入缓存模块至所述输出缓存模块之间的调度。
可选的，所述数据控制模块，用于将所述输出缓存模块中的数据交换至外部BCU，和/或，将外部BCU中的加密结果交换至所述输入缓存模块。
可选的，所述数据交换模块还包括高级高性能总线AHB接口，所述AHB接口用于与总线以及外部可重构结算块BCU相连。
第二方面，提供了一种数据交换系统，所述数据交换系统包括第一方面所述的数据交换模块以及至少两个可重构计算块BCU，根据所述数据交换模块将所述至少两个BCU配置为并行或者串行工作。
通过提供一种数据交换模块，该所述数据交换模块包括：配置控制模块和数据控制模块；所述配置控制模块，用于对数据交换时的配置进行解析控制；所述数据控制模块，用于根据所述配置控制模块配置的配置信息对数据流的交换进行控制。解决了现有技术中在进行数据交换时不够灵活高效的问题，达到了上述数据交换模块可以在可重构计算阵列直接进行灵活高效的进行数据交换的效果。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1为本发明一个实施例提供的数据交换模块的结构示意图；
图2为本发明一个实施例提供的数据交换模块的结构示意图；
图3为本发明一个实施例提供的数据交换模块互联的结构示意图；
图4为本发明一个实施例提供的四核协同工作模式的示意图；
图5为本发明一个实施例提供的单核工作模式的示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖 直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。 在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。 此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间 未构成冲突就可以相互结合。
请参考图1，其示出了本申请一个实施例提供的数据交换模块的结构示意图，如图1所示，所述数据交换模块包括：配置控制模块和数据控制模块；
所述配置控制模块，用于对数据交换时的配置进行解析控制；
所述数据控制模块，用于根据所述配置控制模块配置的配置信息对数据流的交换进行控制。
可选的，所述数据交换模块还包括：输入缓存模块和输出缓存模块；
所述输入缓存模块，用于对从外部BCU（BlockComputingUnit，可重构计算块）交换得到的加密结果进行缓存；
数据缓存模块包括infifo和inbuff，并且在连接的BCU有n个时，inbuff也可以相应的有n个，每个inbuff用于缓存一个BCU所对应的加密结果。比如，请参考图2，假设连接有BCU0、BCU1、BCU2和BCU3共4个BCU，则可以有inbuff0、inbuff1、inbuff2和inbuff3共4个inbuff，其中，inbuff0、inbuff1、inbuff2和inbuff3分别是BCU0、BCU1、BCU2和BCU3的加密输出结果的缓冲区。可选的，每个inbuff的大小可以为预设大小，比如可以为8bit。并且，在包括多个inbuff时，各个inbuff的大小可以相同也可以不同，对此并不做限定。
所述输出缓存模块，用于缓存待交换至所述外部BCU的数据。输出缓存模块包括outfifo和outbuff，并且与上述实施例类似，在连接的BCU有n个时，outbuff也可以相应的有n个，每个outbuff用于缓存所需缓存至一个BCU的数据。比如，在n=4时，结合图2，可以偶outbuff0、outbuff1、outbuff2和outbuff3共4个outbuff，其中，outbuff0、outbuff1、outbuff2和outbuff3分别是BCU0、BCU1、BCU2和BCU3的输入数据缓冲区。可选的，每个outbuff的大小可以为预设大小，比如可以为8bit。并且，在包括多个outbuff时，各个outbuff的大小可以相同也可以不同，对此并不做限定。
可选的，所述数据交换模块还包括高级高性能总线AHB（Advanced HighPerformance Bus，高级高性能总线）接口，所述AHB接口用于与总线以及外部可重构结算块BCU相连。
可选的，所述配置控制模块又称Crossbar_ctrl 模块，用于对寄存器配置、解析包头信息以及控制从所述输入缓存模块至所述输出缓存模块之间的调度。
具体的，在一种可能的实施方式中，配置控制模块实现AHB对寄存器的配置，包括src length 在cmd中的偏移位、分组模式以及多个BCU之间的数据收集顺序等等等。在另一种可能的实时方式中，配置控制模块还可以解析数据表的包头，获取包头信息。在在一种可能的实现方式中，配置控制模块还可以实现数据从inbuff到outbuff的调度，包括从infifo到各个outbuff以及inbuff到outfifo和各个outbuff的调度，在此不再赘述。
可选的，所述数据控制模块又称mem_ctrl 模块，用于将所述输出缓存模块中的数据交换至外部BCU，和/或，将外部BCU中的加密结果交换至所述输入缓存模块。比如，以n=4为例，mem_ctrl 模块完成数据从outbuff0、outbuff1、outbuff2和outbuff3调度到对应的BCU0、BCU1、BCU2和/BCU3，并把BCU0、BCU1、BCU2和BCU3的加密结果调度到的inbuff0、inbuff1、inbuff2和inbuff3模块。
此外，请参考图3，其示出了数据交换模块（CRSBAR）的一种可能的互连形式。
综上所述，通过提供一种数据交换模块，该所述数据交换模块包括：配置控制模块和数据控制模块；所述配置控制模块，用于对数据交换时的配置进行解析控制；所述数据控制模块，用于根据所述配置控制模块配置的配置信息对数据流的交换进行控制。解决了现有技术中在进行数据交换时不够灵活高效的问题，达到了上述数据交换模块可以在可重构计算阵列直接进行灵活高效的进行数据交换的效果。
本申请实施例还提供了一种数据交换系统，该数据交换系统包括上述实施例所述的数据交换模块以及至少两个可重构计算块BCU，根据所述数据交换模块将所述至少两个BCU配置为并行或者串行工作。
这也就是说，可以利用上述实施例提供的数据交换模块将RPU（ReconfigurableProcessing Unit，可重构运算单元）构建成不同的协同工作模式。
比如，结合图2所示实施例，在n=4时，4个BCU可以构建成四核协同模式，进而通过配置RPU的寄存器，将4个BCU配置为一个工作组，每个BCU完成不用的算法，并且，结合图4，BCU0额外负责数据分发以及控制数据的流向，从而在RPU内部实现一套复杂的算法协议。
当然，在包括至少两个BCU时，上述仅以多核工作模式来举例说明，实际实现时请参考图5，也依然可以实现为单核工作模式，每个BCU作为单独的工作组完成不同的算法任务，本实施例对其具体实现并不做限定。
综上所述，通过提供一种包括数据交换模块的数据交换系统，该所述数据交换模块包括：配置控制模块和数据控制模块；所述配置控制模块，用于对数据交换时的配置进行解析控制；所述数据控制模块，用于根据所述配置控制模块配置的配置信息对数据流的交换进行控制。解决了现有技术中在进行数据交换时不够灵活高效的问题，达到了上述数据交换模块可以在可重构计算阵列直接进行灵活高效的进行数据交换的效果。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种数据交换模块，其特征在于，所述数据交换模块包括：配置控制模块和数据控制模块；
所述配置控制模块，用于对数据交换时的配置进行解析控制；
所述数据控制模块，用于根据所述配置控制模块配置的配置信息对数据流的交换进行控制。
2.根据权利要求1所述的数据交换模块，其特征在于，所述数据交换模块还包括：输入缓存模块和输出缓存模块；
所述输入缓存模块，用于对从外部可重构结算块BCU交换得到的加密结果进行缓存；
所述输出缓存模块，用于缓存待交换至所述外部BCU的数据。
3.根据权利要求2所述的数据交换模块，其特征在于，
所述配置控制模块，用于对寄存器配置、解析包头信息以及控制从所述输入缓存模块至所述输出缓存模块之间的调度。
4.根据权利要求2所述的数据交换模块，其特征在于，
所述数据控制模块，用于将所述输出缓存模块中的数据交换至外部BCU，和/或，将外部BCU中的加密结果交换至所述输入缓存模块。
5.根据权利要求1至4任一所述的数据交换模块，其特征在于，所述数据交换模块还包括高级高性能总线AHB接口，所述AHB接口用于与总线以及外部可重构结算块BCU相连。
6.一种数据交换系统，其特征在于，所述数据交换系统包括如权利要求1至5任一所述的数据交换模块以及至少两个可重构计算块BCU，根据所述数据交换模块将所述至少两个BCU配置为并行或者串行工作。
CN202011050998.8A 2020-09-29 2020-09-29 数据交换模块和数据交换系统 Active CN112187666B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011050998.8A CN112187666B (zh) 2020-09-29 2020-09-29 数据交换模块和数据交换系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011050998.8A CN112187666B (zh) 2020-09-29 2020-09-29 数据交换模块和数据交换系统

Publications (2)

Publication Number Publication Date
CN112187666A true CN112187666A (zh) 2021-01-05
CN112187666B CN112187666B (zh) 2023-04-07

Family

ID=73945913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011050998.8A Active CN112187666B (zh) 2020-09-29 2020-09-29 数据交换模块和数据交换系统

Country Status (1)

Country Link
CN (1) CN112187666B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5113522A (en) * 1989-05-17 1992-05-12 International Business Machines Corporation Data processing system with system resource management for itself and for an associated alien processor
CN1776660A (zh) * 2005-12-02 2006-05-24 浙江大学 一种用于可重构计算阵列的数据耦合器
CN105224286A (zh) * 2015-09-15 2016-01-06 清华大学无锡应用技术研究院 用于可重构密码处理器的缓存装置
CN110321162A (zh) * 2019-07-01 2019-10-11 无锡沐创集成电路设计有限公司 基于粗粒度可重构计算单元的present加密算法实现方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5113522A (en) * 1989-05-17 1992-05-12 International Business Machines Corporation Data processing system with system resource management for itself and for an associated alien processor
CN1776660A (zh) * 2005-12-02 2006-05-24 浙江大学 一种用于可重构计算阵列的数据耦合器
CN105224286A (zh) * 2015-09-15 2016-01-06 清华大学无锡应用技术研究院 用于可重构密码处理器的缓存装置
CN110321162A (zh) * 2019-07-01 2019-10-11 无锡沐创集成电路设计有限公司 基于粗粒度可重构计算单元的present加密算法实现方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵利锋: "面向分组密码算法的可重构架构仿真器设计与实现", 《中国优秀硕士学位论文全文数据库》 *

Also Published As

Publication number Publication date
CN112187666B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US6334138B1 (en) Method for performing alltoall communication in parallel computers
CN106648896B (zh) 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法
EP2486715B1 (en) Smart memory
EP1654669A2 (en) A single chip protocol converter
CN105335331B (zh) 一种基于大规模粗粒度可重构处理器的sha256实现方法及系统
CN102724035B (zh) 一种加密卡的加解密方法
CN109992405A (zh) 一种处理数据报文的方法和网卡
CN114238187B (zh) 一种基于fpga的全栈网卡任务处理系统
CN106844263B (zh) 一种基于可配置的多处理器计算机系统及实现方法
CN101977152A (zh) 一种适合于重构的高性能片上网络系统
CN103034295A (zh) 输入输出能力增强的可重构微服务器
WO2022143536A1 (zh) 基于APSoC的国密计算方法、系统、设备及介质
CN112035899B (zh) 一种基于密码卡的数据通信系统及方法
Haghi et al. A reconfigurable compute-in-the-network fpga assistant for high-level collective support with distributed matrix multiply case study
Fiorin et al. Implementation of a reconfigurable data protection module for NoC-based MPSoCs
CN111581152A (zh) 可重构硬件加速soc芯片系统
CN112187666B (zh) 数据交换模块和数据交换系统
CN103222286A (zh) 路由交换装置、网络交换系统和路由交换方法
CN110890120B (zh) 基于阻变存储器的通用区块链应用处理加速方法及系统
CN105528319B (zh) 基于fpga的加速卡及其加速方法
CN101772208B (zh) 一种无线局域网卡SoC芯片
Huang et al. Accelerating NoC-based MPI primitives via communication architecture customization
US8793698B1 (en) Load balancer for parallel processors
CN112148453A (zh) 用于隐私计算的计算芯片及网络计算系统
CN205193686U (zh) 计算设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant