CN105207660A

CN105207660A - 一种差模反馈电路

Info

Publication number: CN105207660A
Application number: CN201510580691.1A
Authority: CN
Inventors: 赵建中; 曹成成; 蒋见花; 刘海南; 周玉梅
Original assignee: Institute of Microelectronics of CAS
Current assignee: Ruili Flat Core Microelectronics Guangzhou Co Ltd
Priority date: 2015-09-11
Filing date: 2015-09-11
Publication date: 2015-12-30
Anticipated expiration: 2035-09-11
Also published as: CN105207660B

Abstract

本发明提供了一种差模反馈电路，包括：发送器主体电路，包括：第三、第四、第五PMOS管，第三、第四NMOS管，以及由第一、第二PMOS开关管、第一、第二NMOS开关管和第一、第二负载电阻组成的互补桥式开关管；差模取样电路，包括：第九、第十、第十一PMOS电流镜管、第一运算放大器、第一、第二电阻；反馈电路，包括：第五、第六、第七、第八NMOS电流镜管，第六、第七、第八PMOS电流镜管以及第二运算放大器。本发明能解决MLVD发送器的负载阻抗受总线阻抗影响差分输出幅度不稳定问题。本发明的电路结构简单、实现容易，可提高发送器在总线应用中阻抗变化的适应能力，并且能减小输出信号的过冲。

Description

一种差模反馈电路

技术领域

本发明涉及IC设计技术领域，具体涉及一种应用于多点低压差分信号发送器的差模反馈电路。

背景技术

随着大数据时代的来临，数据的快速处理以及高速传输成为关注的热点。在这种大背景下，接口却成为制约着数据高速传输的瓶颈。作为RS482在速度与功能上的升级，由TI公司提出的MLVDS(Multi-pointLow-VoltageDifferentialSignaling，多点低压差分信号)技术应运而生。MLVDS技术拥有LVDS技术传输速度高、抗噪声能力强、功耗低、低电磁辐射等诸多优点，并且能应用于多点总线系统，完成多个驱动器与多个接收器之间的互相通信。

2002年TI公司提出了一种从LVDS衍生的MLVDS技术，旨在解决多个发送器与多个接收器之间单一线路互联的问题。因此，MLVDS多用于半双工总线传输中。在总线应用时，由于多分支以及总线热插拔等因素的影响，MLVDS发送器的负载阻抗会产生变化，将低于或者高于标称值50Ω。在现今多数LVDS发送器均采用电流模(CML)结构的环境下，总线负载的变化将使得发送器的输出摆幅有可能过大或者过小，超出协议的范围。

发明内容

因此，本发明提出了一种差模反馈电路，包括：

发送器主体电路，包括：第三、第四、第五PMOS管，第三、第四NMOS管，以及由第一、第二PMOS开关管、第一、第二NMOS开关管和第一、第二负载电阻组成的互补桥式开关管；其中，所述第三PMOS电流源管的漏端接电源电压，第三NMOS电流源管(N3)的漏端接地，互补桥式开关管接在第三PMOS电流源管和第三NMOS电流源管(N7)的源端之间，第四PMOS电流镜管和第四NMOS电流镜管的源端相连，漏端分别接电源电压和地，第五PMOS管的漏端接电源电压，源端作为发送器主体电路输出端；

差模取样电路，包括：第九、第十、第十一PMOS电流镜管、第一运算放大器、第一、第二电阻；其中，第十一PMOS电流镜管、第一运算放大器以及第二电阻组成负反馈电路，第九、第十PMOS电流镜管的源端与所述负反馈电路的共模输入端，漏端与所述互补桥式开关管的负载电阻并联，第一运算放大器的输出端作为差模取样电路的输出端；

反馈电路，包括：第五、第六、第七、第八NMOS电流镜管，第六、第七、第八PMOS电流镜管以及第二运算放大器；其中，所述第六、第七PMOS电流镜管、第五、第六NMOS电流镜管和第二参考电流源构成电流减法电路；所述的第七、第八NMOS电流镜、第八PMOS电流镜和第一参考电流源构成电流加法电路；所述第二运算放大器将差模取样电路的输出与参考电压进行比较，其输出端与第六PMOS电流镜管的栅极相连。

根据本发明的其中一个方面，所述差模取样电路还包括：第一、第二滤波电阻，其中，所述第一滤波电阻连接在第九、第十PMOS电流镜管的源端与地之间；所述第二滤波电阻连接在第一运算放大器的输出端与地之间。

根据本发明的其中一个方面，所述第九、第十、第十一PMOS电流镜管具有相同的尺寸。

根据本发明的其中一个方面，所述第一、第二电阻的电阻值相等。

本发明的技术方案产生的有益效果如下：

1、通过采样的电平与期望达到的稳态高电平比较，控制流过终端负载的电流，从而稳定单端输出的高电平。整个电路是个负反馈结构，能实时稳定发送器的差分输出，减小总线负载的影响。

2、本发明提供的差模反馈电路，在共模电压稳定的前提下，实时采样单端信号的输出稳态高电平，与一般的开关电容采样相比，没有大信号的时钟，噪声以及干扰小。

3、本发明提供的差模反馈电路，由于对单端输出高电平应用反馈结构，将会在一定范围内减小差模输出的过冲。

4、本发明提供的差模反馈电路，通过电流加法电路和电流减法电路来确定阻抗可调的范围。一方面可以确定发送器的可适用总线环境，另一方面可通过改变电流加法电路和电流减法电路的电流分配比例进行不同总线阻抗的扩展，灵活性强。

5、本发明提供的差模反馈电路，只需要在原有的电压基准的基础上增加一个电压参考和电流参考，并且不影响发送器的共模电压，实现简单，可植入性强。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明实施例的一种应用于多点低压差分信号(MLVDS)发送器的差模反馈电路的结构示意图

图2为本发明的一个实施例提供的差模反馈电路的负载调整范围的仿真图；

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。

本发明提供的具有泄流平波电路的多点低压差分信号发送器如图2所示，包括：

发送器主体电路203，包括：第三、第四、第五PMOS管P3、P4、P5，第三、第四NMOS管N3、N4，以及由第一、第二PMOS开关管P1、P2、第一、第二NMOS开关管N3、N4和第一、第二负载电阻R_M1、R_M2组成的互补桥式开关管；其中，所述第三PMOS电流源管P3的漏端接电源电压，第三NMOS电流源管N3的漏端接地，互补桥式开关管接在第三PMOS电流源管P3和第三NMOS电流源管N7的源端之间，第四PMOS电流镜管P4和第四NMOS电流镜管N4的源端相连，漏端分别接电源电压和地，第五PMOS管的漏端接电源电压，源端作为发送器主体电路203输出端；

差模取样电路204，包括：第九、第十、第十一PMOS电流镜管P9、P10、P11、第一运算放大器OP1、第一、第二电阻R1、R2；其中，第十一PMOS电流镜管、第一运算放大器OP1以及第二电阻R2组成负反馈电路，第九、第十PMOS电流镜管P9、P10的源端与所述负反馈电路的共模输入端，漏端与所述互补桥式开关管的负载电阻并联，第一运算放大器OP1的输出端作为差模取样电路204的输出端；

反馈电路205，包括：第五、第六、第七、第八NMOS电流镜管N5、N6、N7、N8，第六、第七、第八PMOS电流镜管P6、P7、P8以及第二运算放大器OP2；其中，所述第六、第七PMOS电流镜管P6、P7、第五、第六NMOS电流镜管N5、N6和第二参考电流源I_REF2构成电流减法电路；所述的第七、第八NMOS电流镜N7、N8、第八PMOS电流镜P8和第一参考电流源I_REF1构成电流加法电路；所述第二运算放大器OP2将差模取样电路204的输出与参考电压V_RE进行比较，其输出端与第六PMOS电流镜管的栅极相连。

根据本发明的其中一个方面，所述差模取样电路204还包括：第一、第二滤波电阻C1、C2，其中，所述第一滤波电阻连接在第九、第十PMOS电流镜管P9、P10的源端与地之间；所述第二滤波电阻连接在第一运算放大器的输出端与地之间。

根据本发明的其中一个方面，所述第九、第十、第十一PMOS电流镜管P9、P10、P11具有相同的尺寸。

根据本发明的其中一个方面，所述第一、第二电阻R1、R2的电阻值相等。

下面，将结合一个具体实施例对本发明的技术方案进行详细描述，本实施例仅用于支持本发明，而不能解释为对本发明的限制。

MOS管的饱和状态的电流公式如下所述：

I_ds＝K_p(W/L)(V_gs-|V_th|)²

可以看出，在其他参数不变的情况下，电流I_ds越小，则要求期间的宽长比，即W/L越小，此时V_gs≈V_th。因此可以通过增大限流电阻R2的值来减小电流，可选的，还可以通过减小第九至第十PMOS管P9、P10的尺寸来减小W/L，使第九至第十PMOS管P9、P10工作在弱电流状态或者截止状态。而状态的转换是由加载在第九至第十PMOS管P9、P10上栅源端的电压所决定的。当第一输入电压Vinp为低电平，且第二输入电压Vinn为高电平时，电流从第九PMOS管P9的源级通过终端电阻流到第十PMOS管P10的源级，同时会有极小一部分电流通过第九PMOS管P9流向第二限流电阻R2，因此第二限流电阻R2上的电压为：

V_R2＝V_out(high)-V_th，

此时第九PMOS管P9是导通的。而此时加载在第十PMOS管P10上的栅源电压为：

V_SG(P10)＝V_out(low)-V_R2＝V_th-(V_out(high)-V_out(low))<V_th，

因此第十PMOS管P10工作于截止状态或亚阈值状态。而由于管子尺寸很小，饱和导通电流很小，故亚阈值状态的电流极低，约低于饱和导通弱电流几个数量级，相当于截止状态。

同理，第一输入电压Vinp高电平为高电平，且第二输入电压VinnVinn为低电平时，电流从第十PMOS管P10的源级通过终端电阻流到第九PMOS管P9的源级，同时会有极小一部分电流通过第十PMOS管P10流向第二限流电阻R2，因此第二限流电阻R2上的电压仍为，此时第十PMOS管P10是导通的。而此时加载在第九PMOS管P9上的栅源电压为：

V_R2＝V_out(high)-V_th，

因此第九PMOS管P9要么工作于截止状态或亚阈值状态。而由于管子尺寸很小，饱和导通电流很小，故亚阈值状态的电流极低，约低于饱和导通弱电流几个数量级，相当于截止状态。总之，第二限流电阻R2上采样到的电压为：

V_R2＝V_out(high)-V_th＝V_cm+V_od/2-V_th，

因此，使得第九PMOS管与第十PMOS管交替工作于饱和弱电流状态和截止状态。

在差模取样电路204中，第十一PMOS管P11和第一限流电阻R1以及第一运算放大器OP1构成负反馈电路，用来补偿采样输出为高电平(V_out(high))时所减去的阈值电压(V_th)。其中第十一PMOS管P11的尺寸与第九至第十PMOS管P9、P10的尺寸相同，也工作于弱电流状态。由运算放大器的虚短虚断可知：V_R1＝V_R2，R₁＝R₂，因此流过第十一PMOS管的电流与流过第九PMOS管和第十PMOS管中导通的那个管子的电流相等，因此阈值电压也相等。故第一运算放大器OP1的输出级电压为V_OP1＝V_R1+V_th＝V_cm+V_od/²，完成对差模的采样过程。

在差模取样电路204中，由于第九至第十PMOS管P9、P10工作于弱电流状态或者截止状态，因此消耗的电流极小，不影响正常的信号输出；其次可以通过减小第九至第十PMOS管P9、P10的宽长比来达到弱电流状态，可以避免使用超大的限流电阻；再次，该取样过程是连续取样的，可以实时调整差分输出幅度，减小误码率。

反馈电路205包括PMOS电流镜P6、P7、P8、NMOS电流镜N5、N6、N7、N8以及第二运算放大器OP2。其中第二运算放大器OP2用来将采样值与期望值进行比较，产生控制电压，用来控制流过第六PMOS管的电流。第六至第七PMOS电流镜管P6、P7和第五至第六NMOS电流镜管N5、N6构成电流减法电路；所述的第七至第八NMOS电流镜N7、N8、第八PMOS电流镜P8和第一参考电流源IREF1构成电流加法电路。

若采样值小于期望值，即输出差模信号幅值偏低时，第二运算放大器OP2的输出电平变大，流过第六PMOS管P6的电流减小；由电流减法电路知，流过第七PMOS管P7的电流变大；根据镜像，流过第八PMOS管P8的电流也变大；根据电流加法电路，流过第七NMOS管N7的电流将变大，从而流过第三至第五PMOS管P3、P4、P5的电流以及第三至第四NMOS管N3、N4的电流均变大，最终流过终端电阻的电流变大，差模信号幅值升高，达到调整的目的。

若采样值大于期望值，即输出差模信号幅值偏高时，第二运算放大器OP2的输出电平变小，流过第六PMOS管P6的电流增大；由电流减法电路知，流过第七PMOS管P7的电流变小；根据镜像，流过第八PMOS管P8的电流也变小；根据电流加法电路，流过第七NMOS管N7的电流将变小，从而流过第三至第五PMOS管P3、P4、P5的电流以及第三至第四NMOS管N3、N4的电流均变小，最终流过终端电阻的电流变小，差模信号幅值降低，达到调整的目的。如图2所示，负载阻抗在25Ω～105Ω变化时，本实施例都能将其差分输出幅值调回至560mv。

反馈电路205中的电流减法电路决定了可调电阻范围的下限值，因为流过第五NMOS管N5的电流为实际可调的最大电流；电流加法电路决定了可调电阻范围的上限值，因为流过第七NMOS管N7的电流为所能提供的最小电流。本实施例中，所能提供给负载阻抗的总电流表达式为：

I_work＝k₁I_REF1+(k₂I_REF2-I_P6)，

因此当I_work(max)＝k₁I_REF1+k₂I_REF2时，I_P6＝0；当I_work(min)＝k₁I_REF1时，k₂I_REF2＝I_P6。

本发明的技术方案产生的有益效果如下：

5、本发明提供的差模反馈电路，只需要在原有的电压基准的基础上增加一个电压参考VREF和电流参考IREF2，并且不影响发送器的共模电压，实现简单，可植入性强，

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims

1.一种差模反馈电路，包括：

发送器主体电路(203)，包括：第三、第四、第五PMOS管(P3、P4、P5)，第三、第四NMOS管(N3、N4)，以及由第一、第二PMOS开关管(P1、P2)、第一、第二NMOS开关管(N3、N4)和第一、第二负载电阻(R_M1、R_M2)组成的互补桥式开关管；其中，所述第三PMOS电流源管(P3)的漏端接电源电压，第三NMOS电流源管(N3)的漏端接地，互补桥式开关管接在第三PMOS电流源管(P3)和第三NMOS电流源管(N7)的源端之间，第四PMOS电流镜管(P4)和第四NMOS电流镜管(N4)的源端相连，漏端分别接电源电压和地，第五PMOS管的漏端接电源电压，源端作为发送器主体电路(203)输出端；

差模取样电路(204)，包括：第九、第十、第十一PMOS电流镜管(P9、P10、P11)、第一运算放大器(OP1)、第一、第二电阻(R1、R2)；其中，第十一PMOS电流镜管、第一运算放大器(OP1)以及第二电阻(R2)组成负反馈电路，第九、第十PMOS电流镜管(P9、P10)的源端与所述负反馈电路的共模输入端，漏端与所述互补桥式开关管的负载电阻并联，第一运算放大器(OP1)的输出端作为差模取样电路(204)的输出端；

反馈电路(205)，包括：第五、第六、第七、第八NMOS电流镜管(N5、N6、N7、N8)，第六、第七、第八PMOS电流镜管(P6、P7、P8)以及第二运算放大器(OP2)；其中，所述第六、第七PMOS电流镜管(P6、P7)、第五、第六NMOS电流镜管(N5、N6)和第二参考电流源(I_REF2)构成电流减法电路；所述的第七、第八NMOS电流镜(N7、N8)、第八PMOS电流镜(P8)和第一参考电流源(I_REF1)构成电流加法电路；所述第二运算放大器(OP2)将差模取样电路(204)的输出与参考电压(V_RE)进行比较，其输出端与第六PMOS电流镜管的栅极相连。

2.根据权利要求1所述的差模反馈电路，其特征在于，所述差模取样电路(204)还包括：第一、第二滤波电阻(C1、C2)，其中，

所述第一滤波电阻连接在第九、第十PMOS电流镜管(P9、P10)的源端与地之间；所述第二滤波电阻连接在第一运算放大器的输出端与地之间。

3.根据权利要求1所述的差模反馈电路，其特征在于，所述第九、第十、第十一PMOS电流镜管(P9、P10、P11)具有相同的尺寸。

4.根据权利要求1所述的差模反馈电路，其特征在于，所述第一、第二电阻(R1、R2)的电阻值相等。