CN105206245A - 像素结构、驱动方法、阵列基板、驱动电路及显示装置 - Google Patents

Abstract

本发明提供一种像素结构、驱动方法、阵列基板、驱动电路及显示装置。像素结构包括：由横纵交叉的多条栅线、数据线限定的多个亚像素；相邻两条数据线之间设置有两列亚像素，且每条数据线与其两侧的亚像素连接；相邻两行亚像素之间设置有两行栅线，且同一行亚像素中，数据线两侧的亚像素分别由不同侧的栅线进行驱动；同一行亚像素中，至少一种颜色的亚像素由同一条栅线进行驱动。驱动方法包括：在一帧画面的显示时间内，按照行序逐次对所有栅线加载扫描信号，并在对偶数行的栅线加载扫描信号时，反转所有数据线上加载的数据信号的极性。本发明的能够使至少一种颜色的亚像素，在行向以及纵向上的亮度保持一致，从而提升画面的显示品质。

Description

像素结构、驱动方法、阵列基板、驱动电路及显示装置

技术领域

本发明涉及液晶显示领域，特别是一种像素结构、驱动方法、阵列基板、驱动电路及显示装置。

背景技术

针对竞争激烈的市场，液晶显示器为降低成本，往往采用双栅型的阵列基板。

图1为现有技术中双栅型阵列基板的像素结构，包括横纵交叉的栅线Gate1-Gate12和数据线Data1-Data4，以及由栅线、数据线限定的多个亚像素(图1中方格状图形)，其中，每个亚像素均配置一薄膜晶体管(图1中椭圆形虚线位置)，该薄膜晶体管的两个连接端分别与亚像素和数据线连接，控制端与栅线连接。

根据图1可以看出，在现有的像素结构中，每行亚像素的偶数位由一侧相邻的栅线负责驱动，奇数位由另一侧相邻的栅线负责驱动。在亚像素预充电阶段，栅线会逐行加载扫描信号，使得由栅线驱动的薄膜晶体管被打开，对应的亚像素能够加载数据线的数据信号，完成充电。

但是，现有的像素结构中，由于行向上的亚像素是红r、绿g、蓝b三种颜色循环排列的，因此同行同色的亚像素会由不同侧的栅线驱动。由于栅线之间的扫描信号在加载过程中必然存在差异，因此亚像素在充电过程中，薄膜晶体管的开启时间以及关闭时间也会存在差异，从而导致同行相同颜色的亚像素的充电程度不一致，致使亮度不同。该现象最终会使显示效果出现频繁的闪烁，从而影响用户的体验。

此外，在液晶显示装置中，施加在液晶分子上的电压差的极性(即数据信号极性)必须每隔一段时间进行反转，用以避免液晶材料由于产生极化而造成永久性的破坏，也用以避免图像残存效应。其中，两点式反转(2Dot-Inversion)是液晶显示装置最常用的一种反转方式。两点式点反转是指数据线对其负责的两个像素充电后，反转一次数据信号的极性。

以两点式反转为例，若应用在图1所示的像素结构，那么箭头所指为数据信号进行极性反转时间内进行充电的亚像素(即阴影区域的方格)。由于数据信号从一个极性反转到另一个极性(即为反向预充电)需要消耗一部分时间，这导致箭头所指的亚像素在有限的时充电间下并没有得到预期充电效果。从图1中可以看出，采用两点式反转数据信号的极性，最终会导致数据线一侧的亚像素因数据信号为反向预充电，另一侧亚像素数据信号为正向预充电，而在显示效果上会呈现同一颜色亮度不均一的线条，即V-line现象。

发明内容

本发明的目的是消除同一颜色亚像素在显示画面上出现亮暗不均的现象。

为实现上述目的，一方面本发明的实施例提供一种像素结构，包括由横纵交叉的多条栅线、数据线限定的多个亚像素；其中，相邻两条数据线之间设置有两列亚像素，且每条数据线与其两侧的亚像素连接；相邻两行亚像素之间设置有两行栅线，且同一行亚像素中，数据线两侧的亚像素分别由不同侧的栅线进行驱动；同一行亚像素中，至少一种颜色的亚像素由同一条栅线进行驱动。

可行地，所述亚像素包括第一颜色亚像素、第二颜色亚像素以及第三颜色亚像素，同一行亚像素中，所有第一颜色亚像素由一侧的栅线进行驱动，所有第二颜色亚像素由另一侧的栅线进行驱动，任意相邻的两个第三颜色亚像素分别由不同侧的栅线驱动。

可行地，所述亚像素包括第一颜色亚像素、第二颜色亚像素以及第三颜色亚像素，同一行亚像素中，所有第一颜色亚像素由一侧的栅线进行驱动；在所有第二颜色亚像素中，一部分由一侧栅线进行驱动，另一部分由另一侧栅线进行驱动；在所有第三颜色亚像素中，一部分由一侧栅线进行驱动，另一部分由另一侧栅线进行驱动

另一方面，本发明的实施例还提供一种包括上述像素结构的阵列基板。

此外，本发明的实施例还提供一种适用于上述像素结构的驱动方法，包括：

在一帧画面的显示时间内，按照行序逐次对所有栅线加载扫描信号，并在对偶数行的栅线加载扫描信号时，反转所有数据线上加载的数据信号的极性。

其中，相邻两条数据线所加载的数据信号具有不同极性。

此外，本发明的实施例还提供一种适用于上述像素结构的驱动电路，包括：

第一驱动模块，用于在一帧画面的显示时间内，按照行序逐次对所有栅线加载扫描信号；

第二驱动模块，用于在所述第一驱动模块对偶数行的栅线加载扫描信号时，反转所有数据线上加载的数据信号的极性。

此外，本发明的实施例还提供一种包括上述阵列基板的显示装置。

优选地，所述显示装置还进一步包括上述驱动电路。

本发明的上述技术方案的有益效果如下：

本发明的方案能够使同一颜色的亚像素，在行向上的亮度保持一致，从而提升画面的显示品质。

附图说明

图1为现有的双栅型阵列基板的像素结构示意图；

图2-图5为本发明提供的像素结构示意图；

图6A-图6E为本发明提供的驱动方法应用在本发明的像素结构所对应的充电流程图。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

在现有技术的像素结构中，同行同色的亚像素由不同栅线驱动，因此充电后的亮度会不一致，从而导致显示画面频繁发生闪烁现象。有鉴于此，本发明的实施例提供了一种全新的像素结构，包括：

由横纵交叉的多条栅线、数据线限定的多个亚像素。

其中，相邻两个数据线之间设置两列亚像素，且每个数据线与其两侧的亚像素连接；相邻两行亚像素之间设置有两行栅线，且同一行亚像素中，数据线两侧的亚像素分别由不同侧的栅线进行驱动，且至少一种颜色的亚像素由同一条栅线进行驱动。

本发明的实施例中，将同行至少一种颜色的亚像素由同一条栅线进行驱动，从而保证行向上同一种颜色的亚像素在充电后具有相同的亮度，避免显示画面出现闪烁现象。

具体地，本实施例的亚像素包括第一颜色亚像素、第二颜色亚像素以及第三颜色亚像素，分别对应现有亚像素红、蓝、绿三种颜色中的任意一种。

假设同一行亚像素中，只有第一颜色亚像素由同一条栅线驱动，则在所有第二颜色亚像素中，一部分由一侧栅线进行驱动，另一部分由另一侧栅线进行驱动；在所有第三颜色亚像素中，一部分由一侧栅线进行驱动，另一部分由另一侧栅线进行驱动。

下面结合一个实现方式，对只有一种颜色的亚像素由同一条栅线驱动进行示例性介绍。

实现方式一

如图2所示，横向线条表示栅线，包括Gate1-Gate4。纵向线条表示数据线，包括Data1-Data6。方格表示亚像素，每行亚像素由红r、绿g、蓝b三种颜色进行循环排列，其中椭圆形虚线处为所有红色亚像素对应的薄膜晶体管。

其中，假设行向上的所有红色亚像素由一条栅线驱动，则同行绿色亚像素和蓝色亚像素一部分由上侧栅线驱动，另一部分则由下侧栅线驱动。

从图2中可以看出，第一行所有红色亚像素的薄膜晶体管的控制端均与其下侧相邻的栅线Gate2连接，在充电的阶段，当Gate2上加载扫描信号后，使第一行所有红色亚像素的薄膜晶体管同时开启，从而在充电终始的时间上，缩小了差异性。同理，第二行所有红色亚像素的薄膜晶体管的控制端均与其下侧相邻的栅线Gate4连接，在充电的阶段，当Gate4上加载扫描信号后，第二行所有红色亚像素的薄膜晶体管同时开启，以进行充电。

当然，本实现方式也可以是同行绿色亚像素或者同行蓝色亚像素由一条栅线驱动，由于原理相同，本文不再举例赘述。

此外，本实施例还可以将同行两种颜色的亚像素分别由不同侧的栅线进行驱动，从而进一步改善显示屏的闪烁现象。即同一行亚像素中，所有第一颜色亚像素由一侧的栅线进行驱动，所有第二颜色亚像素由另一侧的栅线进行驱动，任意相邻的两个第三颜色亚像素分别由不同侧的栅线驱动。下面结合实现方式进行详细介绍。

实现方式一

在本实现方式中，红色r和蓝色g亚像素分别由同一条栅线驱动，详细像素结构如图3所示，包括：数据线Data1-Data6，栅线Gate1-Gate4。通过图3的椭圆形虚线处可以看出，第一行所有红色亚像素由Gate2驱动，第一行所有蓝色亚像素由Gate1驱动。第二行所有红色亚像素由Gate4驱动，第二行所有蓝色亚像素由Gate3驱动(当然，在本实现方式中，同行所有红色亚像素也可以与其上侧相邻的栅线驱动，而蓝色亚像素则由其下侧相邻的栅线驱动)。

对应地，图3所示的红r、绿g、蓝b三种颜色亚像素与数据线、栅线的对应关系如下表所示：

从上表中可以看出，针对一行亚像素，每6列亚像素作为一个基础结构，进行循环排布，即，本实现方式的像素结构能够根据循环排布的规律进行制作。

实现方式二

在本实现方式中，红色亚像素和绿色亚像素分别由一条栅线驱动，详细像素结构如图4所示，包括：数据线Data1-Data6，栅线Gate1-Gate4。通过图3的椭圆形虚线处可以看出，第一行所有红色亚像素由Gate2驱动，第一行所有绿色亚像素由Gate1驱动。第二行所有红色亚像素由Gate4驱动，第二行所有绿色亚像素由Gate3驱动。

对应地，图4所示的红r、绿g、蓝b三种颜色的亚像素与数据线、栅线的对应关系如下表所示：

从上表中可以看出，在一行亚像素中，以每6列亚像素作为一个基础结构，进行循环排布，即，本实现方式的像素结构能够根据循环排布的规律进行制作。

实现方式三

在本实现方式中，绿色和蓝色亚像素分别由同一条栅线驱动，详细像素结构如图5所示，包括：数据线Data1-Data6，栅线Gate1-Gate4。

对应地，图5所示的像素结构的排布构架如下表所示

从上表中可以看出，在一行亚像素中，以每6列亚像素作为一个基础结构，进行循环排布，即，本实现方式的像素结构能够根据循环排布的规律进行制作。

根据以上实现方式可以看出，由于同行两种颜色亚像素分别由一条栅线进行驱动的方案能够更有效地消除画面的闪烁现象，因此作为本实施例像素结构的优选方式。

对应地，针对上述实施例所提供的像素结构，本发明还提供一种驱动方法，能够使纵列上的所有亚像素在预充电阶段得到相同的充电效果，从而避免显示画面上出现一亮一暗的线条(即V-line现象)。

其中，本发明的驱动方法包括：

在一帧画面的显示时间内，按照行序逐次对所有栅线加载扫描信号，并在对偶数行的栅线加载扫描信号时，反转所有数据线上加载的数据信号的极性。

作为上述驱动方法的示例性介绍，参考图6A所示的像素结构，包括：数据线Data1-Data6，和栅线Gate1-Gate8。其中，每行的红色亚像素r和蓝色亚像素b分别由一条栅线进行驱动。

针对数据线Data1-Data6，需要在全部画面的显示时间内，一直持续加载数据信号。其中，Data1、Data3和Data5的数据信号为正极性，Data2、Data4和Data6的数据信号为负极性。

针对栅线Gate1-Gate8，在每一帧画面的显示时间内，逐行加载扫描信号。下面以一帧画面的显示时间，对本发明的驱动方法进行具体介绍。

如图6A所示，当栅线Gate1开始加载扫描信号后，由栅线Gate1驱动的薄膜晶体管(即椭圆形虚线)被打开，对应的亚像素此时加载数据线上的数据信号，得到充电。

如图6B所示，当栅线Gate2开始加载扫描信号后，由栅线Gate2驱动的薄膜晶体管(即椭圆形虚线)被打开，此时数据线Data1-Data4开始反转其数据信号的极性(即Data1、Data3和Data5的数据信号变为负极性，Data2、Data4和Data6的数据信号变为正极性)，由Gate2驱动的亚像素此时加载数据线上的数据信号，得到充电。

这里需要给予说明的是，由于在现有的驱动方法中，栅线加载扫描信号的时间是固定的，因此亚像素的充电时间也是固定的。而在Gate2加载扫描信号时，数据线上的数据信号需要发生极性反转，极性反转到位后，才会对亚像素进行有效的充电。由于极性反转需要消耗一部分时间，因此，Gate2所驱动的亚像素的充电效果要不同于Gate1所驱动的亚像素。本文以阴影作为标记，突出在数据信号反转极性时进行充电的亚像素。

如图6C所示，当栅线Gate3开始加载扫描信号后，由栅线Gate3驱动的薄膜晶体管(即椭圆形虚线)被打开，对应的亚像素此时加载数据线上的数据信号，得到充电。

如图6D所示，当栅线Gate4开始加载扫描信号后，由栅线Gate4驱动的薄膜晶体管(即椭圆形虚线)被打开，此时数据线Data1-Data4再次反转其数据信号的极性(即Data1、Data3和Data5的数据信号变回正极性，Data2、Data4和Data6的数据信号变回负极性)，由Gate4驱动的亚像素在此时加载数据线上的数据信号，得到充电。

通过本实施例的驱动方法的原理，当最后一个栅线Gate8加载完扫描信号后，整个像素结构的充电效果如图6E所示，每列上的亚像素的充电效果保持一致，由于一列亚像素只对应一种颜色，因此同一颜色在列向上具有相同的亮度。

相比于图1所示的现有像素结构，相邻的相同亚像素，一列充电不足，一列充电完全。结合本发明提供的像素结构，红色亚像素与蓝色亚像素在行向上亮度能够保持一致，因此假设将图6E所示的像素结构作为整个显示区域，那么在整个显示区域中，所有红色亚像素的亮度保持一致，所有蓝色亚像素的亮度保持一致，从而在一定程度上弱化了纵列上纯色画面一亮一暗的显示效果。

此外，针对上述像素结构，本发明还提供一种驱动电路，包括：

第一驱动模块，用于在一帧画面的显示时间内，按照行序逐次对所有栅线加载扫描信号；

第二驱动模块，用于在所述第一驱动模块对偶数行的栅线加载扫描信号时，反转所有数据线上加载的数据信号的极性。

显然，本实施例的驱动电路作为本发明的驱动方法的执行主体，能够与该驱动方法实现相同的有益效果。

此外，本发明的另一实施例还提供包括上述像素结构的阵列基板，以及具有该阵列基板的显示装置。显示装置包括手机、平板电脑、电视等产品，由于同行至少一种颜色亚像素的亮度能够保持一致，因此能够有效抑制显示画面出现的闪烁现象。

进一步地，本实施例的显示装置还可以包括本发明提供的驱动电路，根据该驱动电路能够保证同列上的所有亚像素保持亮度一致，结合本发明的像素结构，最终能够使至少一种颜色的亚像素能够在整个显示区域内的亮度保持一致，从而有效抑制画面发生V-line现象，提升用户的体验。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种像素结构，包括由横纵交叉的多条栅线、数据线限定的多个亚像素；其中，相邻两条数据线之间设置有两列亚像素，且每条数据线与其两侧的亚像素连接；相邻两行亚像素之间设置有两行栅线，且同一行亚像素中，数据线两侧的亚像素分别由不同侧的栅线进行驱动，其特征在于，同一行亚像素中，至少一种颜色的亚像素由同一条栅线进行驱动。

2.根据权利要求1所述的像素结构，其特征在于，所述亚像素包括第一颜色亚像素、第二颜色亚像素以及第三颜色亚像素，同一行亚像素中，所有第一颜色亚像素由一侧的栅线进行驱动，所有第二颜色亚像素由另一侧的栅线进行驱动，任意相邻的两个第三颜色亚像素分别由不同侧的栅线驱动。

3.根据权利要求1所述的像素结构，其特征在于，所述亚像素包括第一颜色亚像素、第二颜色亚像素以及第三颜色亚像素，同一行亚像素中，所有第一颜色亚像素由一侧的栅线进行驱动；在所有第二颜色亚像素中，一部分由一侧栅线进行驱动，另一部分由另一侧栅线进行驱动；在所有第三颜色亚像素中，一部分由一侧栅线进行驱动，另一部分由另一侧栅线进行驱动。

4.一种阵列基板，其特征在于，包括如权利要求1-3中任一项所述的像素结构。

5.一种像素结构的驱动方法，应用于如权利要求1-3中任一项所述的像素结构，其特征在于，包括：

在一帧画面的显示时间内，按照行序逐次对所有栅线加载扫描信号，并在对偶数行的栅线加载扫描信号时，反转所有数据线上加载的数据信号的极性。

6.根据权利要求5所述的像素结构的驱动方法，其特征在于，

任意相邻的两条数据线所加载的数据信号具有不同极性。

7.一种像素结构的驱动电路，应用于如权利要求1-3中任一项所述的像素结构，其特征在于，包括：

第一驱动模块，用于在一帧画面的显示时间内，按照行序逐次对所有栅线加载扫描信号；

第二驱动模块，用于在所述第一驱动模块对偶数行的栅线加载扫描信号时，反转所有数据线上加载的数据信号的极性。

8.一种显示装置，其特征在于，如权利要求4所述的阵列基板。

9.根据权利要求8所述的显示装置，其特征在于，所述显示装置还包括如权利要求7所述的像素结构的驱动电路。