CN105190871A - 电子组件、其制造方法和具有电子组件的印刷电路板 - Google Patents

电子组件、其制造方法和具有电子组件的印刷电路板 Download PDF

Info

Publication number
CN105190871A
CN105190871A CN201480025043.3A CN201480025043A CN105190871A CN 105190871 A CN105190871 A CN 105190871A CN 201480025043 A CN201480025043 A CN 201480025043A CN 105190871 A CN105190871 A CN 105190871A
Authority
CN
China
Prior art keywords
layer
expansion
building brick
electronic building
thermal coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480025043.3A
Other languages
English (en)
Other versions
CN105190871B (zh
Inventor
T.戈特瓦尔德
A.诺伊曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schweizer Electronic AG
Original Assignee
Schweizer Electronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schweizer Electronic AG filed Critical Schweizer Electronic AG
Publication of CN105190871A publication Critical patent/CN105190871A/zh
Application granted granted Critical
Publication of CN105190871B publication Critical patent/CN105190871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种电子组件，包括载体层和具有至少一个电子部件的安装区域，其中，载体层至少部分地包括具有低热膨胀系数的材料，用于调节载体层的热膨胀系数，并且其中，在载体层上邻接安装区域设置有至少一个补偿层，在补偿层上设置有电绝缘的导热层和至少一个导电层。

Description

电子组件、其制造方法和具有电子组件的印刷电路板
技术领域
本发明涉及一种电子组件以及其制造方法。
背景技术
从DE102009013818A1中已知一种制造电子装置的方法，其中，在制备具有第一导电层的载体之后，在该第一导电层上方施加第一绝缘层，并且产生至少一个从该第一绝缘层的第一面到该第一绝缘层的第二面的通路孔。在载体上安装至少两个半导体芯片，并且在载体上方施加第二绝缘层。然后，打开该第二绝缘层，直到暴露载体，并且在被打开的第二绝缘层上方沉积金属层，之后将该至少两个半导体芯片分离。
从DE102010060855A1中已知一种具有导电芯层的电子组件，该导电芯层具有施加在两面的由导电材料制成的第一层，并且具有至少一个布置在该第一层的凹槽中的电子部件。第一层分别被电绝缘的导热层覆盖，并且在该导热层上分别设置有由导电材料制成的另一层，该另一层分别涂敷有由导电材料制成的覆盖层。此外，设置有由覆盖层的材料制成的通路孔，其延伸通过覆盖电子部件的电绝缘的导热层以及由导热和导电材料制成的另一层，以便接触该电子部件。
发明内容
与此相对，根据本发明，提出了一种具有权利要求1和2的特征的电子组件、一种具有权利要求10的特征的其制造方法以及一种根据权利要求18的具有根据本发明的电子组件的印刷电路板。
本发明的基本思想在于，为电子组件提供载体层，使其热膨胀系数匹配于要装配(即要安装)的电子部件(例如芯片)的热膨胀系数。根据本发明，由此使基板和芯片之间的热膨胀系数的差减小，由此使得可靠性提高。相对于现有技术，根据本发明的电子组件展现了成本低廉并且还更可靠的替选方案。
这通过为电子组件的载体层使用其它材料来实现。载体层的材料的选择标准是低热膨胀系数，以便在例如在进行焊接时出现的温度变化时获得芯层的高的维度稳定性。“低热膨胀系数”在本发明的意义下应当被理解为至少在温度区间内(也就是说在特定温度范围内)出现的特别或者甚至异常小的热膨胀系数。其示例是还以商标已知的铁镍合金FeNi36。然而，对于本领域技术人员来说，已知满足所描述的条件的其它合金，例如Fe65Ni35或者Fe-33Ni-4.5Co，其通过与大约5％的钴制成合金而具有进一步降低的膨胀系数。铜钼合金也是可以的。在市场上例如已知或者在这种情境下，本领域技术人员也使用术语“CTE匹配的合金”。
根据本发明，将芯层的热膨胀系数匹配于设置用于装配的电子部件。这种匹配可以通过一方面优化低膨胀系数(其在提高寿命的方向上起作用)、另一方面优化电和热特性来进行，以便能够使该组件以高性能工作。殷钢(Invar)是一种不良的热和电导体。
对于根据本发明的载体层的构造，提供了多种变形方案：可以对由导电材料制成的芯层涂敷由具有低热膨胀系数的材料制成的层。另一种变形方案提供了对由具有低热膨胀系数的材料制成的芯层涂敷由导电材料制成的层。最后，还可以对由导电材料制成的芯层至少局部地以具有低热膨胀系数的材料掺杂，或者相反。为这种掺杂特别提供了载体层的装配区域，在稍后的装配步骤中在该装配区域上布置总热膨胀系数所针对的电子部件。也可以将这些变形方案组合。
由具有低热膨胀系数的材料制成的芯层在至少一个装配区域中装配有至少一个电子部件、例如功率半导体等。替选地，在装配之前，对芯层在两面镀敷导电的第一层。该镀敷在一些芯层材料的情况下可能是必要或者有利的，而在其它材料的情况下可能是不必要的。施加在芯层上的第一层(或者也称为镀敷层)的材料(至少在温度区间内)具有比芯层高的热膨胀系数。通常，第一层的材料是铜，但是也可以使用其它本领域技术人员熟知的合适的材料。
相反，也可以在由例如具有高膨胀系数的铜制成的芯层上沉积膨胀系数比芯材料的膨胀系数低的例如FeNi36的第一层。该沉积例如可以通过电镀进行。
这也可以通过在(电镀)沉积中在(电镀)镀层中一起掺入膨胀系数非常低的固体、例如SiC来实现。通过掺入该固体，产生比电镀镀层独自的膨胀系数总体上更低的膨胀系数。如果在沉积期间，逐渐增大掺入的固体的比例，则膨胀系数可以逐步地从高向低变化，这使得由具有高膨胀系数的载体材料和具有低膨胀系数的要装配的部件构成的最终的系统的可靠性进一步更高。
根据本发明，通过选择芯层与镀敷层的厚度比，可以对热膨胀系数进行“精细调节”，以便使其尽可能准确地匹配于由要安装的电子部件给出的框架条件。膨胀系数越低，选择越厚的芯层。
如前面已经描述的，载体层的芯层可以至少部分或局部地具有与芯层的材料不同的材料。这使得能够对热膨胀系数进行进一步地“精细调节”。
例如可以将具有另一种材料的芯层的区域设置在安装区域下方。
具有另一种材料的芯层的区域例如可以由芯层的材料中的由电沉积的铜(或者另一种合适的导电材料)填充的孔形成。
附图说明
本发明的其它优点和构造从说明书和附图中得到。
很明显，上面提及的特征和下面还要说明的特征不仅能够以相应地给出的组合、而且能够以其它组合或者单独地应用，而不脱离本发明的范围。
根据实施例在附图中示意性地、而不是按照比例地示出了本发明，以进行图示，下面将参考附图详细地描述本发明。
图1示出了根据本发明的电子组件的芯层。
图2示出了两面施加有第一层的图1的芯层。
图3示出了具有用于部件安装的选择性地镀敷的表面的图2的层序列。
图4示出了安装有部件的图3的层序列。
图5A和5B示出了部件封装的两个实施例变型。
图6A和6B示出了施加有补偿层的图5A和5B的两个层序列。
图7A和7B示出了压合之后的图6A和6B的两个层序列。
图8A和8B示出了制孔和建立通路连接的步骤之后的图7A和7B的两个层序列。
图9示出了具有至少部分地由另一种材料构成的芯层的实施例变型。
图10示出了具有设置在安装区域外部的用于散热的通路孔的实施方式。
图11示出了图10的实施方式的替换方案。
具体实施方式
图1示出了具有上表面12和下表面14的根据本发明的电子组件的芯层10。根据本发明，所示出的实施例的芯层10由具有低热膨胀系数的材料、例如由合适的铁镍合金制成。然而，将常用的具有相对高的热膨胀系数的导电材料、例如铜设置为芯层也在本发明的范围内。
在接下来的步骤中，例如通过镀敷对芯层10的整个表面设置由导电材料构成的薄的第一层16(参见图2)。在基板10的上表面12和/或下表面14上施加第一层16。该施加例如通过沉积(镀敷、电/电化学沉积)或者通过本领域技术人员已知的其它合适的技术措施(例如喷镀、真空沉积等)来进行。芯层10的厚度一般处于大约100μm至大约500μm的范围内。如果芯层由例如铜构成，则使用由具有低热膨胀系数的材料构成的层作为另一个第一层。
替换地，可以使用通过辊压包层制造的预先制造好的在市场上可获得的CIC层(CIC：铜-殷钢-铜)。这种可获得的制造好的CIC层一般的厚度为150μm的和分别18μm的铜。
图3示出了在第一层16上施加有安装层18的图2的层序列。安装层18仅部分地施加在第一层16上设置为进行安装的位置(安装区域A)。安装层18例如是由贵金属(例如银、金、锡等)构成的层，专业术语也称为“接触表面”。安装层通过本领域技术人员已知的方法来施加(利用光刻的选择性镀敷)。
可选地，可以省去第一层16的镀敷，而直接在基板10或施加在基板上的安装层18上进行安装。还可以给出如下应用，在这些应用中，不需要贵金属层18，而可以直接在载体层上进行安装。此外，在所提及的变型中的每一个中，可以设置对于本领域技术人员来说本身已知的增附层，以方便安装过程。
在接下来的步骤中，对图2或图3的层序列安装电子部件20(参见图4)。电子部件20例如是诸如例如MOSFET、IGBT、二极管等的功率半导体。以对于本领域技术人员来说本身已知的方式，借助例如扩散焊接、导电胶、正常焊接等进行安装。在银烧结的情况下，需要前面描述的接触表面18。
然后，用封装材料22或22`封装安装的电子部件20，如在图5A和5B中所示出的。封装可以完整地(图5A)或者仅对部件的侧面(图5B)进行。作为封装材料，例如考虑借助丝网印刷、刻板印刷或者注模法施加的环氧树脂。然而，还可以考虑还以填料在CTE和热导率方面进行优化的其它有机树脂。
为了进行高度补偿，在所封装的部件20的侧面、即围绕由封装22、22`定义的安装区域A，施加至少一个具有与封装22、22`基本上相同的高度的补偿层24(图6A)。必要时可以在第一层16和补偿层24之间设置预浸料层23，如在图6B中所示。后者特别地适合于较厚的电子部件。由于对称性的原因，可以在两面施加补偿层。
将如此形成的层序列与相应的预浸料层28、30和相应的由导电材料(诸如例如铜膜)构成的层35、41压合(图7A)。替换地，代替图7A的铜膜，例如还可以相应地使用CIC层32、34、36或38、40、42(如在图7B的实施例中所示出的)，这允许进一步地调节热膨胀系数。其它材料或合金序列也是可以的，当然还可以实现具有上面的CIC层和下面的铜膜的(未示出的)混合形式；利用这样的非对称构造，可以实现希望的电子组件的弯曲(凹进或凸出)的形状。常用的预浸料树脂材料具有大约0.2至0.3W/mK的热导率。然而，具有0.8至5.0W/mK的热导率的材料(热优化预浸料层)也是可以的。
从所描述的方法流程中得出，用于封装部件20的材料通常是与预浸料层的电绝缘层28的材料不同的材料。
在随后的方法步骤(参见图8A或8B)中，在电子部件20上方的区域中，从最上面的导电层35、36开始以本领域技术人员已知的方式产生通路孔44。随后，以同样本身已知的方式，产生薄的导电层。该层可以例如通过化学沉积例如由铜产生。
然后，对最上面的层35、36施加由导电材料构成的覆盖层46。导电材料例如又可以是铜。例如通过电镀施加覆盖层46，使得通路孔44被完全填充或者至少被充分填充，以保证良好地接触位于下方的电子部件20。也可以对下面(最下面的层41或42)施加覆盖层。通路孔的填充还伴随着层34、35和36中的材料成分的改变，对其可以针对性地进行控制，以将热膨胀系数调节为希望的大小。
不需要进一步强调，最上面的层35、36不是连续的导电层(因为否则整个电路布置会短路)。相反，如毋庸置疑对于本领域技术人员显而易见的那样，将这些层根据预定电路设计结构化，然而这不是本发明的内容，因此也不进一步讨论。
图9示出了具有至少部分地由另一种材料构成的芯层(10`)的图8B的电子组件的实施例变型。
在图9中示出的实施方式变型中，由铁镍合金构成的芯层10`的在部件20下方的一个区域，其由具有较高的热膨胀系数和较高的电导率的另一种材料形成。这种措施使得能够将芯层的总膨胀系数至少在部件20下方的区域中更精细地调整为部件20的膨胀系数。
芯层的一个区域由不同的材料构成的构造能够以不同的方式实现。在所示出的实施例中，芯层10`的在安装区域A下方的区段设置有多个孔L1，其在电镀的过程中被来自施加在芯层10`上的铜层的铜填充。
在图9中示出的实施例变型将X/Y平面上的低热膨胀系数与Z方向上的提高的热导率和电导率结合。
由此，根据本发明，向本领域技术人员提供了如下可能性：对于希望的配置，相互调整参数：i)热膨胀系数，方法是选择芯层的材料，并且ii)确定芯层和在两面施加的导电层的厚度比，与iii)通过在芯层中引入另一种材料来选择Z方向上的热导率相互作用，以在Z方向上实现尽可能良好的热导率的情况下，实现在电子部件下方的区域的热膨胀系数尽可能良好地匹配于电子部件的热膨胀系数。
当然，该目的也可以通过相反的过程来实现，即方法是选择由常用材料(特别是铜)构成的芯层，并且通过在芯层中引入具有低热膨胀系数的材料来进行调节。
图10示出了图9的电子组件的扩展方案，其中，为了进一步优化热导率，在安装区域A外部也引入了用铜46填充的孔L2作为散热孔。代替这些散热孔，用于改善电子组件的上表面上的散热的热导率的优化，可以通过深度铣削随后用铜46电镀填充的凹槽L3来实现(参见图11)。这种变型的优点在于，深度铣削比激光刻孔成本低廉。
根据本发明的电子组件的这种构造保证稳定并且热高效的布置，其与类似效率的陶瓷基板相比，明显能成本更低廉地制造并且尺寸能更小，并且具有更高的断裂强度以及明显更长的寿命。

Claims (18)

1.一种电子组件，包括载体层(10,16；10`)和具有至少一个电子部件(20)的安装区域(A)，其中，载体层(10,16；10`)至少部分地包括具有低热膨胀系数的材料，用于调节载体层的热膨胀系数，并且其中，在载体层(10,16；10`)上邻接安装区域(A)设置有至少一个补偿层(24)，在补偿层(24)上设置有电绝缘的导热层(28)和至少一个导电层(35；32,36)。
2.一种电子组件，包括由导电材料构成的载体层(10,16；10`)，载体层(10,16；10`)在至少一个安装区域(A)中安装有至少一个电子部件(20)，并且在载体层(10,16；10`)上邻接安装区域(A)设置有至少一个补偿层(24)，在补偿层(24)上设置有电绝缘的导热层(28)和至少一个导电层(35；32,36)，其中，载体层(10,16；10`)至少在所述至少一个安装区域(A)下方的区段中具有与所安装的部件(20)的热膨胀系数匹配的热膨胀系数。
3.根据权利要求1或2所述的电子组件，其中，所述载体层具有由导电材料构成的芯层(10；10`)，所述芯层在两面施加有由导电材料构成的第一层(16)。
4.根据权利要求1至3中任一项所述的电子组件，其中，所述载体层的芯层(10`)至少部分地具有与所述芯层的材料不同的材料。
5.根据权利要求4所述的电子组件，其中，所述芯层(10`)至少在安装区域(A)的下方至少部分地具有与所述芯层的材料不同的材料。
6.根据权利要求4或5所述的电子组件，其中，至少部分地不同的材料由在芯层中构造的并且用电镀沉积的铜填充的孔形成。
7.根据权利要求1至6中任一项所述的电子组件，其中，所述至少一个导电层由包括第一导电层(32)、由具有低热膨胀系数的材料构成的中间层(34)和第二导电层(36)的层序列(CIC1)构成。
8.根据权利要求7所述的电子组件，其中，所述由具有低热膨胀系数的材料构成的中间层(34)至少部分地具有另一种材料。
9.根据权利要求1至7中任一项所述的电子组件，其中，对部件(20)进行封装。
10.一种制造电子组件的方法，具有以下步骤：
-制备具有上面(12)和下面(14)的载体层(10；10`)，载体层由具有与要安装的电子部件(20)的热膨胀系数匹配的热膨胀系数的材料构成，
-安装至少一个电子部件(20)，
-对所述至少一个部件(20)进行封装(22)，
-施加至少一个补偿层(24)，
-铺设至少一个预浸料层(28,30)和至少一个导电层(35,41；32,36,38,42)，以及
-压合如此产生的层序列。
11.根据权利要求10所述的方法，其中，所述载体层包括由具有低热膨胀系数的材料构成的芯层(10)，其中，所述方法在安装步骤之前，还包括在基板(10)的上面(12)和/或下面(14)施加由导电材料构成的第一层(16)的步骤。
12.根据权利要求10所述的方法，其中，所述载体层包括由具有传统热膨胀系数的导电材料构成的芯层(10)，其中，所述方法在安装步骤之前，还包括在基板(10)的上面(12)和/或下面(14)施加由具有低热膨胀系数的材料构成的第一层(16)的步骤。
13.根据权利要求10至12中任一项所述的方法，其中，所述芯层(10`)至少部分地具有与所述芯层的材料不同的材料。
14.根据权利要求10至13中任一项所述的方法，具有将通路孔(44)从最上面的导电层(35；36)引入到部件(20)的步骤。
15.根据权利要求10至14中任一项所述的方法，具有在安装区域(A)外部引入通路孔(L2,46)的步骤。
16.根据权利要求10至15中任一项所述的方法，还具有如下步骤：
-邻接安装区域(A)引入至少一个凹槽(L3)，
-用导电材料(46)填充所述至少一个凹槽(L3)。
17.根据权利要求16所述的方法，其中，所述至少一个凹槽(L3)借助激光刻孔以及随后的电镀镀敷产生，或者其中，所述至少一个凹槽(L3)借助深度铣削以及随后的电镀镀敷产生。
18.一种印刷电路板，具有根据权利要求1至9中任一项所述的电子组件。
CN201480025043.3A 2013-03-13 2014-03-11 电子组件、其制造方法和具有电子组件的印刷电路板 Active CN105190871B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013102541.2A DE102013102541A1 (de) 2013-03-13 2013-03-13 Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
DE102013102541.2 2013-03-13
PCT/EP2014/000631 WO2014139666A1 (de) 2013-03-13 2014-03-11 Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil

Publications (2)

Publication Number Publication Date
CN105190871A true CN105190871A (zh) 2015-12-23
CN105190871B CN105190871B (zh) 2019-02-22

Family

ID=50397094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480025043.3A Active CN105190871B (zh) 2013-03-13 2014-03-11 电子组件、其制造方法和具有电子组件的印刷电路板

Country Status (5)

Country Link
US (1) US9913378B2 (zh)
EP (1) EP2973687B1 (zh)
CN (1) CN105190871B (zh)
DE (1) DE102013102541A1 (zh)
WO (1) WO2014139666A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876357A (zh) * 2017-01-24 2017-06-20 东莞市阿甘半导体有限公司 用于芯片封装的电极以及使用该电极的芯片封装结构
CN107403784A (zh) * 2016-05-19 2017-11-28 胡川 线路板制作方法及结构
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114520B4 (de) * 2014-10-07 2020-03-05 Infineon Technologies Austria Ag Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102015113324A1 (de) * 2015-08-12 2017-02-16 Schweizer Electronic Ag Leiterstrukturelement mit einlaminiertem Innenlagensubstrat und Verfahren zu dessen Herstellung
DE102015113322B3 (de) * 2015-08-12 2016-11-17 Schweizer Electronic Ag Hochfrequenzantenne, Hochfrequenzsubstrat mit Hochfrequenzantenne und Verfahren zur Herstellung
EP3206229B1 (en) * 2016-02-09 2020-10-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Methods of manufacturing flexible electronic devices
DE102016222885A1 (de) * 2016-11-21 2018-05-24 Daimler Ag Elektronisches Bauteil und Verfahren zu dessen Herstellung
DE102020132808B4 (de) 2020-12-09 2023-03-09 Schweizer Electronic Aktiengesellschaft Leiterplattenmodul, Leiterplatte, Kühlkörper und Wärmeleitelement
DE102022135026B3 (de) 2022-12-30 2024-01-25 Schweizer Electronic Ag Leistungselektronisches Modul, leistungselektronischer Modulblock, Leiterplatte mit leistungselektronischem Modul bzw. Leiterplattenbauelement und Verfahren zur Herstellung eines leistungselektronischen Moduls

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835598A (en) * 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board
US20010038140A1 (en) * 2000-04-06 2001-11-08 Karker Jeffrey A. High rigidity, multi-layered semiconductor package and method of making the same
CN1460293A (zh) * 2001-04-09 2003-12-03 株式会社住友金属电设备 散热型bga封装及其制造方法
US20050031889A1 (en) * 2002-09-06 2005-02-10 Takashi Yoshida Low-expansion unit, method of manufacturing the same and semiconductor provided with the same
WO2012072212A2 (de) * 2010-11-29 2012-06-07 Schweizer Electronic Ag Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8308751D0 (en) * 1983-03-30 1983-05-11 Era Patents Ltd Mounting of semiconductor devices
US6114048A (en) * 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
CH690397A5 (de) 1999-08-23 2000-08-31 Emanuel Gautier Modulare Femurkopf-Segmentprothese und Instrumente zum präzisen Einbau der Segmentprothese.
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
US7772705B2 (en) * 2005-02-02 2010-08-10 Toshiba America Electronic Components, Inc. Low thermal resistance package
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US7759777B2 (en) * 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
US7893527B2 (en) * 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
US8507320B2 (en) 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835598A (en) * 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board
US20010038140A1 (en) * 2000-04-06 2001-11-08 Karker Jeffrey A. High rigidity, multi-layered semiconductor package and method of making the same
CN1460293A (zh) * 2001-04-09 2003-12-03 株式会社住友金属电设备 散热型bga封装及其制造方法
US20050031889A1 (en) * 2002-09-06 2005-02-10 Takashi Yoshida Low-expansion unit, method of manufacturing the same and semiconductor provided with the same
WO2012072212A2 (de) * 2010-11-29 2012-06-07 Schweizer Electronic Ag Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403784A (zh) * 2016-05-19 2017-11-28 胡川 线路板制作方法及结构
CN107403784B (zh) * 2016-05-19 2020-04-24 胡川 线路板制作方法及结构
CN106876357A (zh) * 2017-01-24 2017-06-20 东莞市阿甘半导体有限公司 用于芯片封装的电极以及使用该电极的芯片封装结构
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same

Also Published As

Publication number Publication date
US20160014901A1 (en) 2016-01-14
EP2973687B1 (de) 2017-05-03
EP2973687A1 (de) 2016-01-20
US9913378B2 (en) 2018-03-06
WO2014139666A1 (de) 2014-09-18
CN105190871B (zh) 2019-02-22
WO2014139666A8 (de) 2014-11-06
DE102013102541A1 (de) 2014-09-18

Similar Documents

Publication Publication Date Title
CN105190871A (zh) 电子组件、其制造方法和具有电子组件的印刷电路板
JP5767338B2 (ja) 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板
CN103219298B (zh) 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法
CN101447442B (zh) 包括在基底上放置半导体芯片的制造装置的方法
CN104882416A (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN104039070A (zh) 具有内建散热座及增层电路的散热增益型线路板
CN101427389A (zh) 具有置于薄膜上的发光二极管芯片的发光二极管平台
US20210143103A1 (en) Power module and method for manufacturing power module
US20130118782A1 (en) Radiant heat circuit board and method for manufacturing the same
JP4875925B2 (ja) 多層配線板及びその製造方法
CN104584207A (zh) 电子部件封装以及其制造方法
US20150382444A1 (en) Thermally enhanced wiring board having metal slug and moisture inhibiting cap incorporated therein and method of making the same
CN108933113A (zh) 设有电隔离件及基底板的线路板、其半导体组体及其制法
CN102254901B (zh) 具有防电磁干扰结构的半导体结构与其制造方法
CN107134441B (zh) 具有可焊接的电接触部的芯片嵌入封装体
CN110268520A (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
CN111031687A (zh) 制备散热电路板的方法
CN107660308A (zh) 用于借助于开孔接触件的电镀式连接来使组件电接触的方法和相应的组件模块
WO2014087470A1 (ja) 回路基板及びこの回路基板の製造方法
CN104303291A (zh) 可表面安装的半导体器件
US9258879B2 (en) Heat radiating substrate and method of manufacturing the same
CN110265365A (zh) 一种高耐热封装载板
US20110075376A1 (en) Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same
KR102440174B1 (ko) 벌집구조를 갖는 led 방열 회로기판 및 이의 제조 방법
JP2007318048A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant