CN105187062A - 一种数模转换器 - Google Patents

Abstract

本发明公开了一种数模转换器，包括基准电压给定装置，用于为位权网络提供基准电压；位权网络，用于依据基准电压在位权网络的N条支路上分别生成权电流；N个模拟开关管，用于依据N路数字信号分别控制N条支路与运算放大器之间的导通或者关断，每个模拟开关管均包括用于吸收模拟开关管在开关转换时释放的寄生电荷的电荷吸收模块；运算放大器，用于对接入运算放大器的N条支路中的支路的权电流进行求和以及放大处理，再转换为模拟电流或者模拟电压。电荷吸收模块会将模拟开关管产生的电荷吸收掉，为寄生电荷提供了一个泄放通道，从而不会影响到数模转换器的输出，有效减小了数模转换器输出端的毛刺现象，改善了数模转换器的输出特性。

Description

一种数模转换器

技术领域

本发明涉及信号处理技术领域，特别是涉及一种数模转换器。

背景技术

DAC(DigitaltoAnalogConverter，数模转换器)作为一种将数字量信号转化为模拟量信号的装置，在信号传输处理领域中起到举足轻重的地位。

DAC通常由基准电压给定装置、模拟开关管、位权网络以及运算放大器组成，其中，模拟开关管包括MOS管，而MOS管存在寄生电容，当由于输入信号转换而引起模拟开关管的动态变化时，模拟开关管会产生电荷的释放，即电荷馈通效应，这会使得DAC在输出时产生毛刺现象，如图1所示，从而使得采用这种模拟开关管的DAC电路的输出特性受到很大影响。

现有技术中，为了减少DAC输出信号中的毛刺，通常是在DAC输出端加入电容或者滤波电路来消除毛刺，这种方法的优点是结构简单，无额外设计成本，但缺点是毛刺的消除不够理想。

因此，如何提供一种能够有效减小输出端毛刺现象、改善输出特性的数模转换器是本领域技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种数模转换器，有效减小了数模转换器输出端的毛刺现象，改善了数模转换器的输出特性。

为解决上述技术问题，本发明提供了一种数模转换器，包括：

基准电压给定装置，用于为位权网络提供基准电压；

所述位权网络通过N个模拟开关管与运算放大器连接，用于依据所述基准电压在所述位权网络的N条支路上分别生成权电流，其中，所述N为正整数；

所述N个模拟开关管，用于依据N路数字信号分别控制所述N条支路与运算放大器之间的导通或者关断，其中，每个所述模拟开关管均包括用于吸收所述模拟开关管在开关转换时释放的寄生电荷的电荷吸收模块；

所述运算放大器，用于对接入所述运算放大器的所述N条支路中的支路的权电流进行求和以及放大处理，再转换为模拟电流或者模拟电压并输出。

优选地，所述电荷吸收模块包括第一电荷吸收单元和第二电荷吸收单元；

所述模拟开关管均还包括第一反相器、第二反相器、第一开关电路以及第二开关电路，其中，所述第一电荷吸收单元位于所述第一开关电路中，所述第二电荷吸收单元位于所述第二开关电路中；

所述第一反相器的输入端输入所述数字信号，所述第一反相器的输出端与所述第二反相器的输入端连接；

所述第一开关电路还包括第一NMOS管以及第二NMOS管；其中，所述第一NMOS管的栅极和所述第二NMOS管的栅极均与所述第二反相器的输出端连接，所述第一NMOS管的漏极与所述位权网络的支路输出端连接，所述第一NMOS管的源极与所述第二NMOS管的漏极连接，所述第二NMOS管的源极与所述运算放大器的反相输入端连接，所述第一NMOS管的源极与所述第二NMOS管的漏极的公共端与所述第一电荷吸收单元的一端连接，所述第一电荷吸收单元的另一端与所述第二反相器的输入端连接；

所述第二开关电路还包括第三NMOS管以及第四NMOS管；其中，所述第三NMOS管的栅极和所述第四NMOS管的栅极均与所述第二反相器的输入端连接，所述第三NMOS管的漏极与所述位权网络的支路输出端连接，所述第三NMOS管的源极与所述第四NMOS管的漏极连接，所述第四NMOS管的源极与所述运算放大器的正相输入端连接，其中，所述运算放大器的正相输入端接地，所述第三NMOS管的源极与所述第四NMOS管的漏极的公共端与所述第二电荷吸收单元的一端连接，所述第二电荷吸收单元的另一端与所述第二反相器的输出端连接。

优选地，所述第一电荷吸收单元为第五NMOS管，所述第五NMOS管的源极与漏极均与所述第一NMOS管的源极以及所述第二NMOS管的漏极的公共端连接，所述第五NMOS管的栅极与所述第二反相器的输入端连接。

优选地，所述第二电荷吸收单元为第六NMOS管，所述第六NMOS管的源极与漏极均与所述第三NMOS管的源极以及所述第四NMOS管的漏极的公共端连接，所述第六NMOS管的栅极与所述第二反相器的输出端连接。

优选地，所述第一反相器包括第一PMOS管、第二PMOS管以及第七NMOS管；

其中，所述第一PMOS管的源极以及所述第二PMOS管的源极均与反相器电源连接，所述第一PMOS管的漏极与所述第二PMOS管的漏极连接，其公共端与所述第七NMOS管的漏极连接，共同作为所述第一反相器的输出端，所述第七NMOS管的源极接地，所述第一PMOS管的栅极与所述第七NMOS管的栅极连接，其公共端作为所述第一反相器的输入端，所述第二PMOS管的栅极与所述第二反相器的输出端连接。

优选地，所述第二反相器包括第三PMOS管、第四PMOS管以及第八NMOS管；

其中，所述第三PMOS管的源极以及所述第四PMOS管的源极均与所述反相器电源连接，所述第三PMOS管的漏极与所述第四PMOS管的漏极连接，其公共端与所述第八NMOS管的漏极连接，共同作为所述第一反相器的输出端，所述第八NMOS管的源极接地，所述第三PMOS管的栅极与所述第八NMOS管的栅极连接，其公共端作为所述第二反相器的输入端，所述第四PMOS管的栅极与所述第二反相器的输入端连接。

优选地，所述位权网络为R-2R倒T型电阻网络。

优选地，所述模拟开关管还包括：

电平转移电路，用于接收所述数字信号并对所述数字信号进行调理，并将调理后的所述数字信号传送至所述第一反相器。

优选地，所述电平转移电路包括第五PMOS管、第六PMOS管以及第九NMOS管；

其中，所述第五PMOS管的源极以及所述第六PMOS管的源极均与所述反相器电源连接，所述第五PMOS管的漏极与所述第六PMOS管的漏极连接，其公共端与所述第九NMOS管的漏极连接，共同作为所述电平转移电路的输出端，所述第九NMOS管的源极接地，所述第五PMOS管的栅极与所述第九NMOS管的栅极连接，其公共端作为所述电平转移电路的输入端，所述第六PMOS管的栅极与所述第一反相器的输出端连接。

本发明提供的一种数模转换器，包括基准电压给定装置、位权网络、N个模拟开关管以及运算放大器，其中，N个模拟开关管中的每个模拟开关管均包括用于吸收模拟开关管在开关转换时释放的寄生电荷的电荷吸收模块，因此，当由于N路数字信号转换而引起模拟开关管的开关动态变化使得模拟开关管产生电荷的释放时，电荷吸收模块会将模拟开关管产生的电荷吸收掉，为寄生电荷提供了一个泄放通道，从而不会影响到数模转换器的输出，有效减小了数模转换器输出端的毛刺现象，改善了数模转换器的输出特性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的采用现有技术中模拟开关管的数模转换器的输出波形图；

图2为本发明提供的一种数模转换器的结构示意图；

图3为本发明提供的一种模拟开关管的电路原理图；

图4为本发明提供的一种运算放大器的结构示意图；

图5为本发明提供的采用本申请中模拟开关管的数模转换器的输出特性局部放大图。

具体实施方式

本发明的核心是提供一种数模转换器，有效减小了数模转换器输出端的毛刺现象，改善了数模转换器的输出特性。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

请参照图2，图2为本发明提供的一种数模转换器的结构示意图；

该数模转换器，包括：

基准电压给定装置11，用于为位权网络12提供基准电压；

位权网络12通过N个模拟开关管13与运算放大器14连接，用于依据基准电压在位权网络12的N条支路上分别生成权电流，其中，N为正整数；

N个模拟开关管13，用于依据N路数字信号分别控制N条支路与运算放大器14之间的导通或者关断，其中，每个模拟开关管13均包括用于吸收模拟开关管13在开关转换时释放的寄生电荷的电荷吸收模块131；

可以理解的是，数字信号可以为0或者1，当N路数字信号中的某一数字信号为1时，该数字信号所控制的模拟开关管13导通，也即通过该模拟开关管13连接的位权网络12的支路与运算放大器14连接，当N路数字信号中的某一数字信号为0时，该数字信号所控制的模拟开关管13关断，也即通过该模拟开关管13连接的位权网络12的支路与运算放大器14之间关断。

另外，N个模拟开关管13中的每个模拟开关管13均包括用于吸收模拟开关管13在开关转换时释放的寄生电荷的电荷吸收模块131，当由于N路数字信号转换而引起模拟开关管13的开关动态变化使得模拟开关管13产生电荷的释放时，电荷吸收模块131会将模拟开关管13产生的电荷吸收掉。

运算放大器14，用于对接入运算放大器14的N条支路中的支路的权电流进行求和以及放大处理，再转换为模拟电流或者模拟电压并输出。

可以理解的是，N路数字信号会控制位权网络12中的某些支路与运算放大器14连接，运算放大器14先对与其连接的支路的权电流进行求和得到总电流，然后对总电流按照比例进行放大处理，再将放大处理后的总电流转换为模拟电流或者模拟电压输出，以便对该模拟电流或者模拟电压的输出特性进行观察。

本发明提供的一种数模转换器，包括基准电压给定装置、位权网络、N个模拟开关管以及运算放大器，其中，N个模拟开关管中的每个模拟开关管均包括用于吸收模拟开关管在开关转换时释放的寄生电荷的电荷吸收模块，因此，当由于N路数字信号转换而引起模拟开关管的开关动态变化使得模拟开关管产生电荷的释放时，电荷吸收模块会将模拟开关管产生的电荷吸收掉，为寄生电荷提供了一个泄放通道，从而不会影响到数模转换器的输出，有效减小了数模转换器输出端的毛刺现象，改善了数模转换器的输出特性。

实施例二

请参照图3，图3为本发明提供的一种模拟开关管的电路原理图；

本实施例提供的数模转换器在上一实施例的基础上：

作为优选地，电荷吸收模块131包括第一电荷吸收单元N5和第二电荷吸收单元N6；

模拟开关管13均还包括第一反相器132、第二反相器133、第一开关电路134以及第二开关电路135，其中，第一电荷吸收单元N5位于第一开关电路134中，第二电荷吸收单元N6位于第二开关电路135中；

第一反相器132的输入端输入数字信号，第一反相器132的输出端与第二反相器133的输入端连接；

第一开关电路134还包括第一NMOS管N1以及第二NMOS管N2；其中，第一NMOS管N1的栅极和第二NMOS管N2的栅极均与第二反相器133的输出端连接，第一NMOS管N1的漏极与位权网络12的支路输出端连接，第一NMOS管N1的源极与第二NMOS管N2的漏极连接，第二NMOS管N2的源极与运算放大器14的反相输入端连接，第一NMOS管N1的源极与第二NMOS管N2的漏极的公共端与第一电荷吸收单元N5的一端连接，第一电荷吸收单元N5的另一端与第二反相器133的输入端连接；

第二开关电路135还包括第三NMOS管N3以及第四NMOS管N4；其中，第三NMOS管N3的栅极和第四NMOS管N4的栅极均与第二反相器133的输入端连接，第三NMOS管N3的漏极与位权网络12的支路输出端连接，第三NMOS管N3的源极与第四NMOS管N4的漏极连接，第四NMOS管N4的源极与运算放大器14的正相输入端连接，其中，所述运算放大器14的正相输入端接地，第三NMOS管N3的源极与第四NMOS管N4的漏极的公共端与第二电荷吸收单元N6的一端连接，第二电荷吸收单元N6的另一端与第二反相器133的输出端连接。

可以理解的是，第一开关电路134中包括第一NMOS管N1以及第二NMOS管N2，且第一NMOS管N1与第二NMOS管N2串联，也即第一NMOS管N1上的寄生电容与第二NMOS管N2上的寄生电容串联，因此，第一NMOS管N1以及第二NMOS管N2构成的整体上的寄生电容的减小了。第一NMOS管N1以及第二NMOS管N2的串联，使第一NMOS管N1工作在饱和区，增大跨导增益，等效于减小第一NMOS管N1的电阻；另外，第一NMOS管N1的源极与第二NMOS管N2的漏极的公共端与第一电荷吸收单元N5的一端连接，第一电荷吸收单元N5的另一端与第二反相器133的输入端连接；因此，当数字信号发生跳变导致第一开关电路134中的第一NMOS管N1以及第二NMOS管N2跳变时，第一NMOS管N1以及第二NMOS管N2上会向外释放寄生电荷，此时的寄生电荷会被第一电荷吸收单元N5吸收，从而不会影响数模转换器的输出，有效地减少了第一开关电路134上寄生电容带来的电荷馈通，进而有效减少毛刺，同时第一开关电路134上的寄生电容的减小还可以加快开关速度，第一开关电路134的动态性能大大提高。

同理，第二开关电路135的电路原理和第一开关电路134相同，在此不再赘述。

另外，由于第一反相器132的输入端输入数字信号，第一反相器132的输出端与第二反相器133的输入端连接，第二反相器133的输出端与第一NMOS管N1的栅极以及第二NMOS管N2的栅极连接，第二NMOS管N2的源极作为第一开关电路134的输出与运算放大器14的反相输入端(也即图3中的out1与运算放大器14的反相输入端连接)；由于第二反相器133的输入端与第三NMOS管N3的栅极以及第四NMOS管N4的栅极连接，第二开关电路135中的第四NMOS管N4的源极与运算放大器14的正相输入端连接(也即图3中的out2与运算放大器14的正相输入端连接)。

当控制该模拟开关管13的数字信号为1(也即第一反相器132的输入端输入数字信号1)时，此时第一开关电路134导通，第二开关电路135不导通，也即通过该模拟开关管13连接的位权网络12的支路与运算放大器14的反相输入端连接。当控制该模拟开关管13的数字信号为0(也即第一反相器132的输入端输入数字信号0)时，此时第一开关电路134不导通，第二开关电路135导通，通过该模拟开关管13连接的位权网络12的支路与运算放大器14的正相输入端连接，也即此时位权网络12接地。

综上，当N路数字信号中的某一数字信号为1时，该数字信号所控制的模拟开关管13导通，也即通过该模拟开关管13连接的位权网络12的支路与运算放大器14的反相输入端连接，当N路数字信号中的某一数字信号为0时，该数字信号所控制的模拟开关管13关断，也即通过该模拟开关管13连接的位权网络12的支路与运算放大器14之间关断，该位权网络12的支路与运算放大器14的正相输入端连接，也即此时位权网络12接地。

作为优选地，第一电荷吸收单元N5为第五NMOS管，第五NMOS管的源极与漏极均与第一NMOS管N1的源极以及第二NMOS管N2的漏极的公共端连接，第五NMOS管的栅极与第二反相器133的输入端连接。

作为优选地，第二电荷吸收单元N6为第六NMOS管，第六NMOS管的源极与漏极均与第三NMOS管N3的源极以及第四NMOS管N4的漏极的公共端连接，第六NMOS管的栅极与第二反相器133的输出端连接。

可以理解的是，本申请中，第一电荷吸收单元N5与第二电荷吸收单元N6均可以选用NMOS管，例如本实施例中，第一电荷吸收单元N5可以为第五NMOS管，第二电荷吸收单元N6可以为第六NMOS管，而由于第五NMOS管的源极与漏极均与第一NMOS管N1的源极以及第二NMOS管N2的漏极的公共端连接，则此时第五NMOS管充当电容的功能；同理，第六NMOS管也充当电容的功能，可以吸收由于N路数字信号转换而引起模拟开关管13的开关动态变化使得模拟开关管13释放的电荷。

可以理解的是，由于实际器件中，NMOS管的体积要比电容的体积小，可见，本申请中选用NMOS管，减小了模拟开关管13的体积。当然，本申请中也并不仅限于NMOS管，能够实现吸收寄生电荷目的的其他电荷吸收单元均在本发明的保护范围之内。

作为优选地，第一反相器132包括第一PMOS管P1、第二PMOS管P2以及第七NMOS管N7；

其中，第一PMOS管P1的源极以及第二PMOS管P2的源极均与反相器电源连接，第一PMOS管P1的漏极与第二PMOS管P2的漏极连接，其公共端与第七NMOS管N7的漏极连接，共同作为第一反相器132的输出端，第七NMOS管N7的源极接地，第一PMOS管P1的栅极与第七NMOS管N7的栅极连接，其公共端作为第一反相器132的输入端，第二PMOS管P2的栅极与第二反相器133的输出端连接。

作为优选地，第二反相器133包括第三PMOS管P3、第四PMOS管P4以及第八NMOS管N8；

其中，第三PMOS管P3的源极以及第四PMOS管P4的源极均与反相器电源连接，第三PMOS管P3的漏极与第四PMOS管P4的漏极连接，其公共端与第八NMOS管N8的漏极连接，共同作为第一反相器132的输出端，第八NMOS管N8的源极接地，第三PMOS管P3的栅极与第八NMOS管N8的栅极连接，其公共端作为第二反相器133的输入端，第四PMOS管P4的栅极与第二反相器133的输入端连接。

可以理解的是，本申请中，以第一反相器132为例，在现有反相器已有第一PMOS管P1和第七NMOS管N7的组成基础上，再加入第二PMOS管P2，其中，第一PMOS管P1的漏极以及第二PMOS管P2的漏极均与反相器电源连接，第一PMOS管P1的源极与第二PMOS管P2的源极连接，也即第二PMOS管P2与第一PMOS管P1并联；因为PMOS管的源极和漏极之间有源漏电阻，因此第一PMOS管P1和第二PMOS管P2并联后，构成正反馈，减小了第一PMOS管P1和第二PMOS管P2构成的整体的电阻值，因此，当第一反相器132的输入数字信号为0时，此时第一PMOS和第二PMOS管P2均导通，第一反相器132输出高电平，此时高电平在第一PMOS管P1和第二PMOS管P2构成的整体上的压降则减小，即反相器输出高电平时的损耗将降低，起到高电平补偿作用。同理，第二反相器133具有和第一反相器132相同的设计原理，在此不再赘述，则最终到达模拟开关管13的栅极的电压就会升高，这在一定程度上可以降低模拟开关管13的导通电阻，也进一步减小了模拟开关管13的导通电阻对数模转换器的各个支路的影响。

作为优选地，位权网络12为R-2R倒T型电阻网络。

可以理解的是，电阻解码网络采用倒T型结构，电阻值只有R、2R两种，电阻网络通过模拟开关管13与运算放大器14的反相输入端相连，权电流流入运算放大器14的反相输入端。由于运算放大器14的虚短、虚断特点，无论模拟开关管13如何接入，与其相连的电阻网络在效果上总是接地的，即模拟开关管13的状态不影响每条支路电流的大小。电流在每条支路(即开关管1～n)的大小按照2的负整数幂递减。I₀＝Vref/R，那么流入每条支路的电流(从左到右)分别为I/2、I/4、I/8…I/2ⁿ。

于是，总电流为：

输出电压：

需要注意的是，在仿真时，可以根据所定义的各个器件的参数，估算模拟开关管13的导通电阻大小，将其计入所在支路的电阻中，从而减小由于模拟开关管13的开关电阻所带来的实际电流值与理论电流值的偏差。

作为优选地，模拟开关管13还包括：

电平转移电路136，用于接收数字信号并对数字信号进行调理，并将调理后的数字信号传送至第一反相器132。

可以理解的是，不同的电路有不同的0、1标准电平，两个不同的电路要进行数据传送的时候要把0、1电平对接，这时就要有电平转换电路。本申请在输入数字信号的后面加入电平转移电路136，使得数字信号与TTL电平兼容，正确识别出0、1逻辑。

作为优选地，电平转移电路136包括第五PMOS管P5、第六PMOS管P6以及第九NMOS管N9；

其中，第五PMOS管P5的源极以及第六PMOS管P6的源极均与反相器电源连接，第五PMOS管P5的漏极与第六PMOS管P6的漏极连接，其公共端与第九NMOS管N9的漏极连接，共同作为电平转移电路136的输出端，第九NMOS管N9的源极接地，第五PMOS管P5的栅极与第九NMOS管N9的栅极连接，其公共端作为电平转移电路136的输入端，第六PMOS管P6的栅极与第一反相器132的输出端连接。

可以理解的是，如果选用上述结构的电平转移电路136，为了实现当N路数字信号中的某一数字信号为1时，通过该模拟开关管13连接的位权网络12的支路与运算放大器14连接，当N路数字信号中的某一数字信号为0时，通过该模拟开关管13连接的位权网络12的支路与运算放大器14之间关断，该位权网络12的支路与地连接。此时，第二NMOS管N2的源极作为第一开关电路134的输出应该与运算放大器14的正相输入端连接(也即图3中的out1与运算放大器14的正相输入端)；第二开关电路135中的第四NMOS管N4的源极与运算放大器14的反相输入端连接(也即图3中的out2与运算放大器14的反相输入端连接)。本发明对于具体的逻辑设置方法不做特别的限定，能够实现本发明目的的逻辑设置方法均在本发明的保护范围之内。

另外，请参照图4，图4为本发明提供的一种运算放大器的结构示意图；

该运算放大器14中，多路电流源为该运算放大器14的三级(三个支路)提供恒定的电流，电流源的设计由一系列的MOS管组成，根据定义的器件的宽长比W/L，可以在每级获得不同大小的电流；第一级放大采用差分结构，二三级放大由NMOS构成，根据跨导其中，u：载流子迁移率，Cox：单位栅电容大小，W和L分别MOS管的宽和长。源漏电阻增益Av＝gm*rds，以及定义的各元器件参数可以计算出理论的增益，而整个运算放大器14的增益为三级增益的乘积。

请参照图5，图5为本发明提供的采用本申请中模拟开关管的数模转换器的输出特性局部放大图。

可见，该数模转换器的输出曲线上的毛刺明显减少了，输出特性得到了极大的改善。

本发明提供的一种数模转换器，在实施例一的基础上，还对反相器做了改进，在现有反相器中已有一个PMOS管和一个NMOS管的基础上，再加入一个PMOS管与原有的PMOS管并联，因为PMOS管的源极和漏极之间有源漏电阻，因此当两个PMOS管并联后，构成正反馈，减小了两个PMOS管和构成的整体的电阻值，因此，当第一反相器的输入数字信号为0时，此时两个并联的PMOS管均导通，第一反相器输出高电平，此时高电平在第一PMOS管和第二PMOS管构成的整体上的压降则减小，则最终到达模拟开关管的栅极的电压就会升高，这在一定程度上可以降低模拟开关管的导通电阻，也进一步减小了模拟开关管的导通电阻对数模转换器的各个支路的影响，进一步改善了数模转换器的输出特性。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种数模转换器，其特征在于，包括：

基准电压给定装置，用于为位权网络提供基准电压；

所述位权网络通过N个模拟开关管与运算放大器连接，用于依据所述基准电压在所述位权网络的N条支路上分别生成权电流，其中，所述N为正整数；

所述N个模拟开关管，用于依据N路数字信号分别控制所述N条支路与运算放大器之间的导通或者关断，其中，每个所述模拟开关管均包括用于吸收所述模拟开关管在开关转换时释放的寄生电荷的电荷吸收模块；

所述运算放大器，用于对接入所述运算放大器的所述N条支路中的支路的权电流进行求和以及放大处理，再转换为模拟电流或者模拟电压并输出。

2.如权利要求1所述的数模转换器，其特征在于，所述电荷吸收模块包括第一电荷吸收单元和第二电荷吸收单元；

所述模拟开关管均还包括第一反相器、第二反相器、第一开关电路以及第二开关电路，其中，所述第一电荷吸收单元位于所述第一开关电路中，所述第二电荷吸收单元位于所述第二开关电路中；

所述第一反相器的输入端输入所述数字信号，所述第一反相器的输出端与所述第二反相器的输入端连接；

所述第一开关电路还包括第一NMOS管以及第二NMOS管；其中，所述第一NMOS管的栅极和所述第二NMOS管的栅极均与所述第二反相器的输出端连接，所述第一NMOS管的漏极与所述位权网络的支路输出端连接，所述第一NMOS管的源极与所述第二NMOS管的漏极连接，所述第二NMOS管的源极与所述运算放大器的反相输入端连接，所述第一NMOS管的源极与所述第二NMOS管的漏极的公共端与所述第一电荷吸收单元的一端连接，所述第一电荷吸收单元的另一端与所述第二反相器的输入端连接；

所述第二开关电路还包括第三NMOS管以及第四NMOS管；其中，所述第三NMOS管的栅极和所述第四NMOS管的栅极均与所述第二反相器的输入端连接，所述第三NMOS管的漏极与所述位权网络的支路输出端连接，所述第三NMOS管的源极与所述第四NMOS管的漏极连接，所述第四NMOS管的源极与所述运算放大器的正相输入端连接，其中，所述运算放大器的正相输入端接地，所述第三NMOS管的源极与所述第四NMOS管的漏极的公共端与所述第二电荷吸收单元的一端连接，所述第二电荷吸收单元的另一端与所述第二反相器的输出端连接。

3.如权利要求2所述的数模转换器，其特征在于，所述第一电荷吸收单元为第五NMOS管，所述第五NMOS管的源极与漏极均与所述第一NMOS管的源极以及所述第二NMOS管的漏极的公共端连接，所述第五NMOS管的栅极与所述第二反相器的输入端连接。

4.如权利要求3所述的数模转换器，其特征在于，所述第二电荷吸收单元为第六NMOS管，所述第六NMOS管的源极与漏极均与所述第三NMOS管的源极以及所述第四NMOS管的漏极的公共端连接，所述第六NMOS管的栅极与所述第二反相器的输出端连接。

5.如权利要求2所述的数模转换器，其特征在于，所述第一反相器包括第一PMOS管、第二PMOS管以及第七NMOS管；

其中，所述第一PMOS管的源极以及所述第二PMOS管的源极均与反相器电源连接，所述第一PMOS管的漏极与所述第二PMOS管的漏极连接，其公共端与所述第七NMOS管的漏极连接，共同作为所述第一反相器的输出端，所述第七NMOS管的源极接地，所述第一PMOS管的栅极与所述第七NMOS管的栅极连接，其公共端作为所述第一反相器的输入端，所述第二PMOS管的栅极与所述第二反相器的输出端连接。

6.如权利要求5所述的数模转换器，其特征在于，所述第二反相器包括第三PMOS管、第四PMOS管以及第八NMOS管；

其中，所述第三PMOS管的源极以及所述第四PMOS管的源极均与所述反相器电源连接，所述第三PMOS管的漏极与所述第四PMOS管的漏极连接，其公共端与所述第八NMOS管的漏极连接，共同作为所述第一反相器的输出端，所述第八NMOS管的源极接地，所述第三PMOS管的栅极与所述第八NMOS管的栅极连接，其公共端作为所述第二反相器的输入端，所述第四PMOS管的栅极与所述第二反相器的输入端连接。

7.如权利要求1-6任一项所述的数模转换器，其特征在于，所述位权网络为R-2R倒T型电阻网络。

8.如权利要求1所述的数模转换器，其特征在于，所述模拟开关管还包括：

电平转移电路，用于接收所述数字信号并对所述数字信号进行调理，并将调理后的所述数字信号传送至所述第一反相器。

9.如权利要求8所述的数模转换器，其特征在于，所述电平转移电路包括第五PMOS管、第六PMOS管以及第九NMOS管；

其中，所述第五PMOS管的源极以及所述第六PMOS管的源极均与所述反相器电源连接，所述第五PMOS管的漏极与所述第六PMOS管的漏极连接，其公共端与所述第九NMOS管的漏极连接，共同作为所述电平转移电路的输出端，所述第九NMOS管的源极接地，所述第五PMOS管的栅极与所述第九NMOS管的栅极连接，其公共端作为所述电平转移电路的输入端，所述第六PMOS管的栅极与所述第一反相器的输出端连接。