CN105184356A - 一种基于薄膜工艺的射频识别标签制备方法 - Google Patents
一种基于薄膜工艺的射频识别标签制备方法 Download PDFInfo
- Publication number
- CN105184356A CN105184356A CN201510633513.0A CN201510633513A CN105184356A CN 105184356 A CN105184356 A CN 105184356A CN 201510633513 A CN201510633513 A CN 201510633513A CN 105184356 A CN105184356 A CN 105184356A
- Authority
- CN
- China
- Prior art keywords
- layer
- sio
- pattern
- thickness
- rfid tag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 238000003860 storage Methods 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000002093 peripheral effect Effects 0.000 claims abstract description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 51
- 238000009413 insulation Methods 0.000 claims description 50
- 229910004205 SiNX Inorganic materials 0.000 claims description 43
- 238000007667 floating Methods 0.000 claims description 34
- 230000004888 barrier function Effects 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 30
- 230000005641 tunneling Effects 0.000 claims description 26
- 239000010408 film Substances 0.000 claims description 21
- 239000011521 glass Substances 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract 1
- 238000000059 patterning Methods 0.000 description 27
- 238000001039 wet etching Methods 0.000 description 15
- 238000001312 dry etching Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 230000010354 integration Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000003475 lamination Methods 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种基于薄膜工艺的射频识别标签制备方法，该射频识别标签主要由天线、模拟前端、时钟及数字逻辑电路和EEPROM存储电路构成，EEPROM存储电路包括存储器件及外围读写电路构成，天线主要由金属线圈所组成，模拟前端和时钟及数字逻辑电路由常规薄膜晶体管所组成，而EEPROM存储电路主要是由常规薄膜晶体管和存储薄膜晶体管所组成。本发明提供了一种采用薄膜工艺在同一基板上一体化制备包括天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路这四部的整个射频识别标签的方法，克服传统的RFID标签存在IC芯片与外接天线整合成本高、工序复杂等缺点，从而降低成本。
Description
技术领域
本发明涉及半导体集成电路技术领域，特别涉及一种基于薄膜工艺的射频识别标签制备方法。
背景技术
射频识别(RFID:RadioFrequencyIdentification)是实现物联网的关键技术，广泛应用于生产、零售、物流、交通、金融等各个行业。典型的RFID系统架构主要由应用系统、阅读器和RFID标签三部分构成。应用系统负责数据处理、传输和控制。阅读器主要负责与电子标签的双向通信，同时接受来自应用系统的控制指令。RFID标签具有唯一的电子编码并存储着被识别物体的相关信息，是射频识别系统真正的数据载体。13.56MHz无源RFID标签是目前使用最多的，其主要由单晶硅集成电路(IC)芯片和外部天线焊接组成。IC芯片内部主要由调制解调电路、整流稳压电路、时钟及数字逻辑电路，EEPROM(电可擦可编程只读存储器)存储电路等模块组成。这种传统的RFID标签存在IC芯片与外接天线整合成本高、工序复杂的缺点，也无法做成柔性形式的标签。
随着薄膜工艺技术的成熟与发展，薄膜晶体管器件已经成为了国内外科研人员的研究热点。人们逐渐开始尝试用TFT工艺替代传统的单晶硅工艺制备RFID标签来解决传统RFID标签的IC芯片与天线整合的问题，最终目标是实现柔性RFID标签。但是对于射频识别标签而言，其中一般都包括天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路这四部分，而对于薄膜工艺而言，其中用来制备模拟前端电路和时钟及数字逻辑电路的常规薄膜晶体管的结构和用来制备存储器件的存储薄膜晶体管的结构有着比较大的差异，所以将这两者用同一套工艺集成在同一个衬底上是有一定的难度，即在同一个基板上集成包含天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路这四部分的射频识别标签是有很大的难度的。因此，亟需设计一种能够同时集成常规薄膜晶体管和存储薄膜晶体管的电路的制备方法，从而实现在基板上利用薄膜工艺集成包含天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路这四部分的射频识别标签。
发明内容
为了克服现有技术存在的缺点与不足，本发明提供一种基于薄膜工艺的射频识别标签制备方法。
本发明采用如下技术方案：
一种基于薄膜工艺的射频识别标签制备方法，所述射频识别标签由天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路，所述EEPROM存储电路包括存储器件及外围读写电路构成，包括如下步骤：
S1在衬底上形成间隔第一栅极金属图案及第二栅极金属图案；
S2在第一栅极金属图案上形成厚度为A的SiNx层；
S3在厚度为A的SiNx层及第二栅极金属图案上形成厚度为B的存储TFT浮栅，所述存储TFT浮栅为SiNx层；
S4在第一栅极金属图案上方的存储TFT浮栅上形成厚度为C的SiO2绝缘层；
S5在SiO2绝缘层及存储TFT浮栅上形成厚度为D的隧穿绝缘层，所述隧穿绝缘层也是SiO2层；
S6在隧穿绝缘层上形成有源层图案；
S7分别在第一、第二栅极金属图案上方的有源层上中间位置形成SiO2刻蚀阻挡层；
S8在SiO2刻蚀阻挡层上形成源/漏电极图案及天线图案，得到射频识别标签。
第一栅极金属图案及在其上面依次形成的SiNx层、存储TFT浮栅、SiO2绝缘层、存储TFT隧穿绝缘层、有源层图案、SiO2刻蚀阻挡层、源/漏电极图案构成常规薄膜晶体管，实现模拟前端电路及时钟、数字逻辑电路及EEPROM的读写电路的功能，所述第二栅极金属图案及其在上面形成的存储TFT浮栅、存储TFT隧穿绝缘层、有源层图案、SiO2刻蚀阻挡层、源/漏电极图案构成存储薄膜晶体管，实现EEPROM存储器件的功能，而天线图案是用源漏极金属实现。
常规薄膜晶体管的SiNx层的厚度为A+B，常规薄膜晶体管的绝缘层SiO2的厚度为C+D，而存储薄膜晶体管的SiNx层的厚度为B，存储薄膜晶体管的SiO2的厚度为D；
其中100nm≤A≤400nm，20nm≤B≤80nm，20nm≤C≤80nm，5nm≤D≤15nm。
栅极绝缘层由SiNx层/SiO2层叠层结构构成。
一种基于薄膜工艺的射频识别标签制备方法，所述射频识别标签包括天线、模拟前端电路、时钟及数字逻辑电路这三部分，包括如下步骤：
S1在衬底上形成栅极金属图案；
S2在栅极金属图案上形成栅极绝缘层；
S3在栅极绝缘层上形成有源层图案；
S4在有源层图案上形成SiO2刻蚀阻挡层；
S5在SiO2刻蚀阻挡层上形成源/漏电极图案及天线图案，得到常规薄膜晶体管，构成射频识别标签。
所述模拟前端电路、时钟及数字逻辑电路都是通过常规薄膜晶体管实现，而天线图案是用源漏极金属实现。
所述衬底为玻璃衬底或者柔性衬底。
一种基于薄膜工艺的射频识别标签制备方法，所述射频识别标签只包括EEPROM存储电路，所述EEPROM存储电路包括存储器件及外围读写电路，其特征在于，包括如下步骤：
S1在衬底上形成间隔一定距离的第一栅极金属图案及第二栅极金属图案；
S2在第一栅极金属图案上形成厚度为A的SiNx层；
S3在厚度为A的SiNx层及第二栅极金属图案上形成厚度为B的存储TFT浮栅，所述存储TFT浮栅为SiNx层；
S4在第一栅极金属图案上方的存储TFT浮栅上形成厚度为C的SiO2绝缘层；
S5在SiO2绝缘层及存储TFT浮栅上形成厚度为D的隧穿绝缘层，所述隧穿绝缘层也是SiO2层；
S6在隧穿绝缘层上形成有源层图案；
S7分别在第一、第二栅极金属图案上方的有源层上中间位置形成SiO2刻蚀阻挡层；
S8在SiO2刻蚀阻挡层上形成源/漏电极图案，得到射频识别标签的EEPROM存储电路。
第一栅极金属图案及在其上面依次形成的SiNx层、存储TFT浮栅、SiO2绝缘层、存储TFT隧穿绝缘层、有源层图案、SiO2刻蚀阻挡层、源/漏电极图案构成常规薄膜晶体管，实现EEPROM的读写电路，所述第二栅极金属图案及其在上面形成的存储TFT浮栅、存储TFT隧穿绝缘层、有源层图案、SiO2刻蚀阻挡层、源/漏电极图案构成存储薄膜晶体管，实现EEPROM存储器件。
所述常规薄膜晶体管的SiNx层的厚度为A+B，常规薄膜晶体管的绝缘层SiO2的厚度为C+D，而存储薄膜晶体管的SiNx层的厚度为B，存储薄膜晶体管的SiO2的厚度为D；
其中100nm≤A≤400nm，20nm≤B≤80nm，20nm≤C≤80nm，5nm≤D≤15nm。
本发明的有益效果：
(1)传统的RFID标签存在IC芯片与外接天线整合成本高、工序复杂的缺点，也无法做成柔性形式的标签。而本发明可以实现在玻璃或者柔性衬底上基于薄膜技术一体化集成制备无源RFID标签(包括天线和集成电路)，解决传统RFID标签的IC芯片与天线整合的问题，降低其成本；
(2)本发明是采用薄膜工艺制程制备，相比于硅工艺的CMOS，在原材料、生产设备、能源消耗等方面都能降低成本，从而实现RFID标签的低成本化，有利于推动RFID在各个领域的商业应用；
(3)本发明的薄膜工艺可以采用低温制备工艺，可以实现在柔性衬底上一体化集成RFID标签，增加RFID的应用范围。
附图说明
图1是常规薄膜晶体管的结构示意图；
图2是存储薄膜晶体管的结构示意图；
图3是本发明实施例1中步骤1的结构示意图；
图4是本发明实施例1中步骤2的结构示意图；
图5是本发明实施例1中步骤3的结构示意图；
图6是本发明实施例1中步骤4的结构示意图；
图7是本发明实施例1中步骤5的结构示意图；
图8是本发明实施例1中步骤6的结构示意图；
图9是本发明实施例1中步骤7的结构示意图；
图10是本发明实施例1中步骤8的结构示意图。
具体实施方式
下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。
实施例1
一个基于薄膜工艺的射频识别标签制备方法，该射频识别标签由天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路，所述EEPROM存储电路包括存储器件及外围读写电路。其中模拟前端电路、时钟及数字逻辑电路、以及EEPROM外围读写电路是由常规薄膜晶体管组成，而EEPROM存储器件是由存储薄膜晶体管组成。常规薄膜晶体管，采用了刻蚀阻挡型结构，该结构如图1所示，衬底1为玻璃基板或柔性衬底，栅电极2采用常规的Mo，物理溅射沉积，湿法刻蚀图案化，其厚度为200nm；栅绝缘层采用SiNx/SiO2叠层结构(包括3，4，5和6)，采用等离子体增强化学气相沉积，干法刻蚀图案化，其中SiNx的厚度为250nm，SiO2的厚度为50nm；有源层7采用半导体材料，射频磁控溅射沉积，湿法刻蚀图案化，其厚度为30nm；刻蚀阻挡层8采用SiO2材料，采用等离子体增强化学气相沉积，干法刻蚀图案化，其厚度为200nm；源/漏电极9采用MoAlMo叠层金属，物理溅射沉积，湿法刻蚀图案化，厚度分别为50nm/100nm/50nm。而存储薄膜晶体管，采用浮栅的结构，该结构如图2所示，衬底1为玻璃基板，栅电极2采用常规的Mo，物理溅射沉积，湿法刻蚀图案化，其厚度为200nm；存储TFT浮栅层4采用SiNx材料，采用等离子体增强化学气相沉积，干法刻蚀图案化，其中SiNx的厚度为50nm，TFT隧穿绝缘层6采用SiO2采用原子层沉积，干法刻蚀图案化，其厚度为10nm；有源层7采用半导体材料，射频磁控溅射沉积，湿法刻蚀图案化，其厚度为30nm；刻蚀阻挡层8采用SiO2材料，采用等离子体增强化学气相沉积，干法刻蚀图案化，其厚度为200nm；源/漏电极9以及天线图案采用MoAlMo叠层金属，物理溅射沉积，湿法刻蚀图案化，厚度分别为50nm/100nm/50nm。这两种薄膜晶体管的结构区别在于绝缘层厚度，本发明利用以下工艺步骤形成不同的绝缘层厚度：
如图3所示，步骤1，在衬底上1形成厚度为200nm的栅极金属图案2，所述栅极金属图案形成栅电极2；
如图4所示，步骤2，在第一栅极金属图案上形成厚度为200nm的SiNx层3；
如图5所示，步骤3，在厚度为A的SiNx层及第二栅极金属图案上形成厚度为50nm的存储TFT浮栅层4，也是SiNx层；
如图6所示，步骤4，在第一栅极金属图案上方的存储TFT浮栅上形成厚度为40nm的SiO2绝缘层5；
如图7所示，步骤5，在SiO2绝缘层及存储TFT浮栅上形成厚度为10nm的存储TFT隧穿绝缘层6，也是SiO2层；
如图8所示，步骤6，在隧穿绝缘层上形成厚度为30nm的有源层7图案；
如图9所示，步骤7，分别在第一、第二栅极金属图案上方的有源层上中间位置形成厚度为200nm的SiO2刻蚀阻挡层8；
如图10所示，步骤8，在SiO2刻蚀阻挡层上形成形成厚度为200nm的源/漏电极9及天线图案。
实施例2
本实施例2的为一个基于薄膜工艺的射频识别标签制备方法，该射频识别标签由天线、模拟前端电路、时钟及数字逻辑电路构成。其中模拟前端电路、时钟及数字逻辑电路是由常规薄膜晶体管组成。常规薄膜晶体管，采用了刻蚀阻挡型结构，该结构如图1所示，衬底1为玻璃基板，栅电极2采用常规的Mo，物理溅射沉积，湿法刻蚀图案化，其厚度为200nm；栅绝缘层采用SiNx/SiO2叠层结构(包括3，4，5和6)，采用等离子体增强化学气相沉积，干法刻蚀图案化，其中SiNx的厚度为250nm，SiO2的厚度为50nm；有源层7采用半导体材料，射频磁控溅射沉积，湿法刻蚀图案化，其厚度为30nm；刻蚀阻挡层8采用SiO2材料，采用等离子体增强化学气相沉积，干法刻蚀图案化，其厚度为200nm；源/漏电极9采用MoAlMo叠层金属，物理溅射沉积，湿法刻蚀图案化，厚度分别为50nm/100nm/50nm。本发明利用以下工艺步骤形成天线、模拟前端电路、时钟及数字逻辑电路的一体化：
步骤1，在衬底上1形成厚度为200nm的栅极金属图案，所述栅极金属图案形成栅电极2；
步骤2，形成厚度为250nm的SiNx层3和4以及50nm的SiO2绝缘层5和6，形成栅极绝缘层图案；
步骤3，形成厚度为30nm的有源层7图案；
步骤4，形成厚度为200nm的SiO2刻蚀阻挡层8；
步骤5，形成厚度为200nm的源/漏电极9及天线图案。
实施例3
本实施例3的为一个基于薄膜工艺的射频识别标签制备方法，该射频识别标签由模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路，所述EEPROM存储电路包括存储器件及外围读写电路。其中模拟前端电路、时钟及数字逻辑电路、以及EEPROM外围读写电路是由常规薄膜晶体管组成，而EEPROM存储器件是由存储薄膜晶体管组成。常规薄膜晶体管，采用了刻蚀阻挡型结构，该结构如图1所示，衬底1为玻璃基板，栅电极2采用常规的Mo，物理溅射沉积，湿法刻蚀图案化，其厚度为200nm；栅绝缘层采用SiNx/SiO2叠层结构(包括3，4，5和6)，采用等离子体增强化学气相沉积，干法刻蚀图案化，其中SiNx的厚度为250nm，SiO2的厚度为50nm；有源层7采用半导体材料，射频磁控溅射沉积，湿法刻蚀图案化，其厚度为30nm；刻蚀阻挡层8采用SiO2材料，采用等离子体增强化学气相沉积，干法刻蚀图案化，其厚度为200nm；源/漏电极9采用MoAlMo叠层金属，物理溅射沉积，湿法刻蚀图案化，厚度分别为50nm/100nm/50nm。而存储薄膜晶体管，采用浮栅的结构，该结构如图2所示，衬底1为玻璃基板，栅电极2采用常规的Mo，物理溅射沉积，湿法刻蚀图案化，其厚度为200nm；浮栅层4采用SiNx材料，采用等离子体增强化学气相沉积，干法刻蚀图案化，其中SiNx的厚度为50nm，隧穿绝缘层6采用SiO2采用原子层沉积，干法刻蚀图案化，其厚度为10nm；有源层7采用半导体材料，射频磁控溅射沉积，湿法刻蚀图案化，其厚度为30nm；刻蚀阻挡层8采用SiO2材料，采用等离子体增强化学气相沉积，干法刻蚀图案化，其厚度为200nm；源/漏电极9采用MoAlMo叠层金属，物理溅射沉积，湿法刻蚀图案化，厚度分别为50nm/100nm/50nm。这两种薄膜晶体管的结构区别在于绝缘层厚度，本发明利用以下工艺步骤形成不同的绝缘层厚度：
步骤1，在衬底上1形成厚度为200nm的第一、第二栅极金属图案，形成栅电极2；
步骤2，在第一栅极金属图案上形成厚度为200nm的SiNx层3；
步骤3，在厚度为A的SiNx层及第二栅极金属图案上形成厚度为50nm的存储TFT浮栅层4，也是SiNx层；
步骤4，在第一栅极金属图案上方的存储TFT浮栅上形成厚度为40nm的SiO2绝缘层5；
步骤5，在SiO2绝缘层及存储TFT浮栅上形成厚度为10nm的存储TFT隧穿绝缘层6，也是SiO2层；
步骤6，在隧穿绝缘层形成厚度为30nm的有源层7图案；
步骤7，分别在第一、第二栅极金属图案上方的有源层上中间位置形成厚度为200nm的SiO2刻蚀阻挡层8；
步骤8，在SiO2刻蚀阻挡层上形成厚度为200nm的源/漏电极9。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
Claims (10)
1.一种基于薄膜工艺的射频识别标签制备方法，所述射频识别标签由天线、模拟前端电路、时钟及数字逻辑电路和EEPROM存储电路，所述EEPROM存储电路包括存储器件及外围读写电路构成，其特征在于，包括如下步骤：
S1在衬底上形成第一栅极金属图案及第二栅极金属图案；
S2在第一栅极金属图案上形成厚度为A的SiNx层；
S3在厚度为A的SiNx层及第二栅极金属图案上形成厚度为B的存储TFT浮栅，所述存储TFT浮栅为SiNx层；
S4在第一栅极金属图案上方的存储TFT浮栅上形成厚度为C的SiO2绝缘层；
S5在SiO2绝缘层及存储TFT浮栅上形成厚度为D的隧穿绝缘层，所述隧穿绝缘层也是SiO2层；
S6在隧穿绝缘层上形成有源层图案；
S7分别在第一、第二栅极金属图案上方的有源层上中间位置形成SiO2刻蚀阻挡层；
S8在SiO2刻蚀阻挡层上形成源/漏电极图案及天线图案，得到射频识别标签。
2.根据权利要求1所述的射频识别标签制备方法，其特征在于，第一栅极金属图案及在其上面依次形成的SiNx层、存储TFT浮栅、SiO2绝缘层、存储TFT隧穿绝缘层、有源层图案、SiO2刻蚀阻挡层、源/漏电极图案构成常规薄膜晶体管，实现模拟前端电路及时钟、数字逻辑电路及EEPROM的读写电路的功能，所述第二栅极金属图案及其在上面形成的存储TFT浮栅、存储TFT隧穿绝缘层、有源层图案、SiO2刻蚀阻挡层、源/漏电极图案构成存储薄膜晶体管，实现EEPROM存储器件的功能，而天线图案是用源漏极金属实现。
3.根据权利要求2所述的射频识别标签制备方法，其特征在于，常规薄膜晶体管的SiNx层的厚度为A+B，常规薄膜晶体管的绝缘层SiO2的厚度为C+D，而存储薄膜晶体管的SiNx层的厚度为B，存储薄膜晶体管的SiO2的厚度为D；
其中100nm≤A≤400nm，20nm≤B≤80nm，20nm≤C≤80nm，5nm≤D≤15nm。
4.根据权利要求1所述的射频识别标签制备方法，其特征在于，栅极绝缘层由SiNx层/SiO2层叠层结构构成。
5.一种基于薄膜工艺的射频识别标签制备方法，所述射频识别标签包括天线、模拟前端电路、时钟及数字逻辑电路这三部分，其特征在于，包括如下步骤：
S1在衬底上形成栅极金属图案；
S2在栅极金属图案上形成栅极绝缘层；
S3在栅极绝缘层上形成有源层图案；
S4在有源层图案上形成SiO2刻蚀阻挡层；
S5在SiO2刻蚀阻挡层上形成源/漏电极图案及天线图案，得到常规薄膜晶体管，构成射频识别标签。
6.根据权利要求5所述的射频识别标签制备方法，其特征在于，所述模拟前端电路、时钟及数字逻辑电路都是通过常规薄膜晶体管实现，而天线图案是用源漏极金属实现。
7.根据权利要求5所述的射频识别标签制备方法，其特征在于，所述衬底为玻璃衬底或者柔性衬底。
8.一种基于薄膜工艺的射频识别标签制备方法，其特征在于，所述射频识别标签只包括EEPROM存储电路，所述EEPROM存储电路包括存储器件及外围读写电路，其特征在于，包括如下步骤：
S1在衬底上形成第一栅极金属图案及第二栅极金属图案；
S2在第一栅极金属图案上形成厚度为A的SiNx层；
S3在厚度为A的SiNx层及第二栅极金属图案上形成厚度为B的存储TFT浮栅，所述存储TFT浮栅为SiNx层；
S4在第一栅极金属图案上方的存储TFT浮栅上形成厚度为C的SiO2绝缘层；
S5在SiO2绝缘层及存储TFT浮栅上形成厚度为D的隧穿绝缘层，所述隧穿绝缘层也是SiO2层；
S6在隧穿绝缘层上形成有源层图案；
S7分别在第一、第二栅极金属图案上方的有源层上中间位置形成SiO2刻蚀阻挡层；
S8在SiO2刻蚀阻挡层上形成源/漏电极图案，得到射频识别标签的EEPROM存储电路。
9.根据权利要求8所述的射频识别标签制备方法，其特征在于，第一栅极金属图案及在其上面依次形成的SiNx层、存储TFT浮栅、SiO2绝缘层、存储TFT隧穿绝缘层、有源层图案、SiO2刻蚀阻挡层、源/漏电极图案构成常规薄膜晶体管，实现EEPROM的读写电路，所述第二栅极金属图案及其在上面形成的存储TFT浮栅、存储TFT隧穿绝缘层、有源层图案、SiO2刻蚀阻挡层、源/漏电极图案构成存储薄膜晶体管，实现EEPROM存储器件。
10.根据权利要求8所述的制备方法，其特征在于，所述常规薄膜晶体管的SiNx层的厚度为A+B，常规薄膜晶体管的绝缘层SiO2的厚度为C+D，而存储薄膜晶体管的SiNx层的厚度为B，存储薄膜晶体管的SiO2的厚度为D；
其中100nm≤A≤400nm，20nm≤B≤80nm，20nm≤C≤80nm，5nm≤D≤15nm。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510633513.0A CN105184356B (zh) | 2015-09-28 | 2015-09-28 | 一种基于薄膜工艺的射频识别标签制备方法 |
| PCT/CN2015/099637 WO2017054353A1 (zh) | 2015-09-28 | 2015-12-29 | 一种基于薄膜工艺的射频识别标签制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510633513.0A CN105184356B (zh) | 2015-09-28 | 2015-09-28 | 一种基于薄膜工艺的射频识别标签制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105184356A true CN105184356A (zh) | 2015-12-23 |
| CN105184356B CN105184356B (zh) | 2018-09-14 |
Family
ID=54906419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510633513.0A Active CN105184356B (zh) | 2015-09-28 | 2015-09-28 | 一种基于薄膜工艺的射频识别标签制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105184356B (zh) |
| WO (1) | WO2017054353A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017054353A1 (zh) * | 2015-09-28 | 2017-04-06 | 华南理工大学 | 一种基于薄膜工艺的射频识别标签制备方法 |
| CN108630605A (zh) * | 2017-03-22 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050130389A1 (en) * | 2003-12-12 | 2005-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN1894803A (zh) * | 2003-12-19 | 2007-01-10 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN101084616A (zh) * | 2004-09-09 | 2007-12-05 | 株式会社半导体能源研究所 | 无线芯片 |
| CN103730513A (zh) * | 2005-02-03 | 2014-04-16 | 株式会社半导体能源研究所 | 电子器件、半导体器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105184356B (zh) * | 2015-09-28 | 2018-09-14 | 华南理工大学 | 一种基于薄膜工艺的射频识别标签制备方法 |
-
2015
- 2015-09-28 CN CN201510633513.0A patent/CN105184356B/zh active Active
- 2015-12-29 WO PCT/CN2015/099637 patent/WO2017054353A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050130389A1 (en) * | 2003-12-12 | 2005-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN1894803A (zh) * | 2003-12-19 | 2007-01-10 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN101084616A (zh) * | 2004-09-09 | 2007-12-05 | 株式会社半导体能源研究所 | 无线芯片 |
| CN103730513A (zh) * | 2005-02-03 | 2014-04-16 | 株式会社半导体能源研究所 | 电子器件、半导体器件及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017054353A1 (zh) * | 2015-09-28 | 2017-04-06 | 华南理工大学 | 一种基于薄膜工艺的射频识别标签制备方法 |
| CN108630605A (zh) * | 2017-03-22 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| US11562932B2 (en) | 2017-03-22 | 2023-01-24 | Semiconductor Manufacturing International (Shanghai) Corporation | Method to improve CMOS device performance |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105184356B (zh) | 2018-09-14 |
| WO2017054353A1 (zh) | 2017-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102252213B1 (ko) | 회로 시스템 | |
| JP5503667B2 (ja) | 電界効果トランジスタおよび電界効果トランジスタの製造方法 | |
| JP2018195837A (ja) | 半導体装置 | |
| Myny et al. | Flexible thin-film NFC tags | |
| CN106129269B (zh) | 一种柔性显示基板的制备方法 | |
| EP2750178A1 (en) | Organic thin-film transistor array substrate and manufacturing method thereof, and display device | |
| US11489004B2 (en) | Display substrate, method for manufacturing same, and display device thereof | |
| JP5629999B2 (ja) | Ｉｃタグ及びその製造方法 | |
| TW201017548A (en) | Semiconductor device and wireless tag using the same | |
| US9842842B2 (en) | Semiconductor memory device and semiconductor device and electronic device having the same | |
| EP2889911B1 (en) | Organic thin film transistor array substrate, method for manufacturing same, and display device | |
| US8146830B2 (en) | RFID tag and method of fabricating an RFID tag | |
| KR101428015B1 (ko) | 그라핀 옥사이드를 이용한 전계효과 트랜지스터 및 그 제조방법 | |
| Nag et al. | Novel back‐channel‐etch process flow based a‐IGZO TFTs for circuit and display applications on PEN foil | |
| TW201030930A (en) | Semiconductor device | |
| US7968368B2 (en) | Method of manufacturing a field effect transistor having an oxide semiconductor | |
| CN105184356A (zh) | 一种基于薄膜工艺的射频识别标签制备方法 | |
| CN104934446A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| US20170104033A1 (en) | Array substrate and manufacturing method for the same | |
| CN102750565B (zh) | 半导体器件 | |
| US20140167035A1 (en) | Array Substrate and Method for Manufacturing The Same, and Display Device | |
| KR20150022671A (ko) | 반도체 장치 | |
| US8022410B2 (en) | Thin film transistors | |
| US20170170212A1 (en) | Thin film transistor array substrate and method of fabricating the same | |
| Wu et al. | Manchester‐encoded data transmission circuit integrated by metal–oxide TFTs suitable for 13.56 MHz radio‐frequency identification tag application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191226 Address after: 510641 Tianhe District, Guangdong, No. five road, No. 381, Patentee after: Wang Lei Address before: 510640 Tianhe District, Guangdong, No. five road, No. 381, Patentee before: South China University of Technology |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200226 Address after: 510640 Tianhe District, Guangdong, No. five road, No. 381, Co-patentee after: Guangzhou South China University of Technology Asset Management Co.,Ltd. Patentee after: Wang Lei Address before: 510641 Tianhe District, Guangdong, No. five road, No. 381, Patentee before: Wang Lei |
|
| TR01 | Transfer of patent right |