CN105183066A - 一种红外焦平面阵列的带隙基准电路 - Google Patents
一种红外焦平面阵列的带隙基准电路 Download PDFInfo
- Publication number
- CN105183066A CN105183066A CN201510565150.1A CN201510565150A CN105183066A CN 105183066 A CN105183066 A CN 105183066A CN 201510565150 A CN201510565150 A CN 201510565150A CN 105183066 A CN105183066 A CN 105183066A
- Authority
- CN
- China
- Prior art keywords
- transistor
- resistance
- circuit
- amplifier circuit
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明实施例公开了一种红外焦平面阵列的带隙基准电路,包括:运算放大器电路10、共漏极放大器电路20和零温漂电压产生电路30,零温漂电压产生电路30用于产生正温系数电流并利用正温系数电路产生基准带隙零温漂电压,共漏极放大器电路20连接到零温漂电压产生电路30和运算放大器电路10,用于为运算放大器电路10提供从输出到输入的反馈环路。本发明的实施例中,零温漂电压产生电路包括两条产生正温系数电流的支路,增大了正温度系数电压,可减小R_trim的阻值,减小芯片面积。而且,电路中不存在电流镜结构,不需要产生PTAT电流,在产生正温系数电流的支路上直接将正温电压与负温电压叠加,大大减小了电路的消耗,实现了低功耗。
Description
技术领域
本发明涉及红外焦平面阵列探测器技术领域,尤其是涉及一种红外焦平面阵列的带隙基准电路。
背景技术
非制冷型红外阵列探测器因在安全保卫、军事防御以及科学研究等多个领域广泛应用。非制冷红外焦平面阵列探测器利用热敏材料吸收红外辐射后引起温度改变,进而影响自身的电阻,通过测量其电阻的变化来探测红外辐射信号的大小。因其可在常温下工作,无需制冷设备,并具有质量轻、体积小、寿命长、成本低、功耗小、启动快以及稳定性好等优点,满足了民用红外系统和部分军事红外系统对长波红外探测器的迫切需要,因而使这项技术得到了快速的发展和应用。
读出电路(ROIC)是非制冷红外焦平面阵列(IRFPA)的关键部件之一,它的主要功能是对红外探测器感应到的微弱信号进行预处理(如积分、放大、滤波、采样/保持等)和阵列信号的并/串转换。作为读出电路的核心模块之一带隙基准源,它的温度稳定度以及抗噪性能影响着整个读出电路系统的精度和性能。使用带隙基准源,是为了得到与电源无关的偏置,或者为了得到与温度无关的偏置,它的好坏直接影响电路的性能。
一般的带隙基准源,能够满足大部分系统对温度漂移、噪声和PSRR等性能的要求。但是,随着集成电路的发展,要求带隙基准源电路具有更低工作电压、更低功耗、更高精度、更低温度系数以及更高的PSRR抑制比。因而存在对高性能低功耗的带隙基准源电路的需要。
发明内容
本发明的目的之一是提供一种低功耗的红外焦平面阵列的带隙基准电路,该电路能够降低整个芯片的功耗,消除或减小由功耗导致的过热或芯片损伤等不利影响。
本发明公开的技术方案包括:
提供了一种红外焦平面阵列的带隙基准电路,包括:运算放大器电路10,所述运算放大器电路10包括正相输入端inp、反相输入端inn和输出端op_out,并且所述运算放大器电路10使所述正相输入端inp的电压和所述反相输入端inn的电压相等;共漏极放大器电路20,所述共漏极放大器电路20的输入端连接到所述运算放大器电路10的输出端op_out;零温漂电压产生电路30,所述零温漂电压产生电路30的第一连接端连接到所述运算放大器电路10的正相输入端inp,所述零温漂电压产生电路30的第二连接端连接到所述运算放大器电路10的反相输入端inn,用于产生正温系数电流并利用所述正温系数电路产生基准带隙零温漂电压;其中,共漏极放大器电路20的输出端连接到所述零温漂电压产生电路30的基准带隙零温漂电压输出端OUT,用于为所述运算放大器电路10提供从输出到输入的反馈环路,并实现所述运算放大器电路10的输出电压与基准带隙电压的线性跟随关系。
本发明的一些实施例中,所述共漏极放大器电路20包括第一场效应管PM1、第二场效应管NM1和第一电阻R1,其中:所述第一场效应管PM1的源极连接到电源,第一场效应管PM1的栅极连接到控制控制信号输入端SW,所述第一场效应管PM1的漏极连接到所述第二场效应管NM1的漏极;所述第二场效应管NM1的栅极连接到所述运算放大器电路10的输出端,所述第二场效应管NM1的源极连接到所述零温漂电压产生电路30的基准带隙零温漂电压输出端OUT并通过所述第一电阻R1接地。
本发明的一些实施例中,所述零温漂电压产生电路30包括第一晶体管Q1、第二晶体管Q2、第二电阻R2、第三电阻R3、第四电阻R4和第六电阻R_trim,其中:所述第一晶体管Q1的发射极连接到所述第二晶体管Q2的发射极并通过所述第四电阻R4接地;所述第一晶体管Q1的集电极连接到所述零温漂电压产生电路30的第二连接端并连接到所述第二电阻R2的一端,所述第二电阻R2的另一端连接到所述第一晶体管Q1的基极并且连接到所述第六电阻R_trim的一端;所述第二晶体管Q2的基极连接到所述零温漂电压产生电路30的第二连接端,所述第二晶体管Q2的集电极连接到所述零温漂电压产生电路30的第一连接端并连接到所述第三电阻R3的一端;所述第三电阻R3的另一端连接到所述第六电阻R_trim的所述一端;所述第六电阻R_trim的另一端连接到所述基准带隙零温漂电压输出端OUT。
本发明的一些实施例中,所述运算放大器电路10包括第三场效应管PM3、第四场效应管PM4、第三晶体管Q3、第四晶体管Q4和第五电阻R5,其中:所述第三晶体管Q3的发射极接地,所述第三晶体管Q3的基极连接到所述运算放大器电路10的同相输入端inp,所述第三晶体管Q3的集电极连接到所述第三场效应管PM3的漏极和栅极;所述第三场效应管PM3的栅极连接到所述第四场效应管PM4的栅极,所述第三场效应管PM3的源极通过所述第五电阻R5连接到系统电源VDD;所述第四晶体管Q4的发射极接地,所述第四晶体管Q4的基极连接到所述运算放大器电路10的反相输入端inn,所述第四晶体管Q4的集电极连接到所述运算放大器电路10的输出端op_out并且连接到所述第四场效应管PM4的漏极;所述第四场效应管PM4的源极通过所述第五电阻R5连接到系统电源VDD。
本发明的实施例中,零温漂电压产生电路包括两条产生正温系数电流的支路,增大了正温度系数电压,可减小R_trim的阻值,减小芯片面积。而且电路中不存在电流镜结构,不需要产生PTAT电流,在产生正温系数电流的支路上直接将正温电压与负温电压叠加,大大减小了电路的消耗,实现了低功耗。
附图说明
图1是本发明一个实施例的红外焦平面阵列的带隙基准电路的结构示意图。
图2是本发明一个实施例的运算放大器电路的结构示意图。。
具体实施方式
下面将结合附图详细说明本发明的实施例的红外焦平面阵列的带隙基准电路的具体结构。
如图1所示,本发明的一些实施例中,一种红外焦平面阵列的带隙基准电路包括运算放大器电路10、共漏极放大器电路20和零温漂电压产生电路30。
运算放大器电路10包括正相输入端inp、反相输入端inn和输出端op_out,并且该运算放大器电路10使正相输入端inp的电压和反相输入端inn的电压相等。共漏极放大器电路20的输入端连接到运算放大器电路10的输出端op_out。零温漂电压产生电路30的第一连接端(图1中也用inp表示)连接到运算放大器电路10的正相输入端inp,零温漂电压产生电路30的第二连接端(图1中也用inn表示)连接到运算放大器电路10的反相输入端inn,用于产生正温系数电流并利用该正温系数电路产生基准带隙零温漂电压。
共漏极放大器电路20的输出端连接到零温漂电压产生电路30的基准带隙零温漂电压输出端OUT,用于为运算放大器电路10提供从输出到输入的反馈环路,并实现运算放大器电路10的输出电压与基准带隙电压的线性跟随关系。
如图1所示,一些实施例中,共漏极放大器电路20可以包括第一场效应管PM1、第二场效应管NM1和第一电阻R1。
第一场效应管PM1的源极连接到电源(图1的实施例中,该电源由运算放大器电路10提供)。第一场效应管PM1的栅极连接到控制控制信号输入端SW,该控制信号输入端SW可以输入数字控制信号,例如用以控制第一场效应管PM1的导通和断开,此时第一场效应管用作开关管。例如,正常工作时,SW可以为低电平,PM1导通。第一场效应管PM1的漏极连接到第二场效应管NM1的漏极。
第二场效应管NM1的栅极连接到运算放大器电路10的输出端op_out。第二场效应管NM1的源极连接到零温漂电压产生电路30的基准带隙零温漂电压输出端OUT并通过第一电阻R1接地。
如图1所示,一些实施例中,零温漂电压产生电路30可以包括第一晶体管Q1、第二晶体管Q2、第二电阻R2、第三电阻R3、第四电阻R4和第六电阻R_trim。
第一晶体管Q1的发射极连接到第二晶体管Q2的发射极并通过第四电阻R4接地,第一晶体管Q1的集电极连接到零温漂电压产生电路30的第二连接端inn并连接到第二电阻R2的一端,第二电阻R2的另一端连接到第一晶体管Q1的基极并且连接到第六电阻R_trim的一端。
第二晶体管Q2的基极连接到零温漂电压产生电路30的第二连接端inn,第二晶体管Q2的集电极连接到零温漂电压产生电路30的第一连接端inp并连接到第三电阻R3的一端,第三电阻R3的另一端连接到第六电阻R_trim的前述的一端(即第二电阻R2也连接于其上的一端),第六电阻R_trim的另一端连接到基准带隙零温漂电压输出端OUT。
这些实施例中,Q2例如可以由8个并列的Q1晶体管单元构成。Q1的集电极与运算放大器电路10的反相输入端inn相连,Q2的集电极与运算放大器电路10的正相输入端inp相连。由于运算放大器电路10的正相输入端inp的电压和反相输入端inn的电压相等(例如,近似相等,本文中,当提及电压相等时,不严格限制电压必须完全相等,而是两个电压之间的差在一定误差范围内时仍然包含在本文中的“相等”的范围内),因此,Q1的集电极与Q2的集电极电位相等。Q1、Q2的发射极相连并连接到电阻R4,R4的另一端接地。Q1的集电极同时接电阻R2,电阻R2的另一端接Q1的基极与电阻R_trim,电阻R2两端的压降是Q1的基极-发射极电压(Vbe1)与Q2的基极-发射极电压(Vbe2)之差,所以,流过R2的电流为正温系数电流。同时,Q2的集电极接电阻R3,电阻R3的另一端接电阻R2,即接晶体管Q1的基极,同理可得流过电阻R3的电流为正温系数电流。因此,这些实施例中,通过简单的电路结构将正温系数电流提高了两倍,可减小电路中的电阻阻值,节约功耗的同时也减小了芯片的面积。电阻R2、R3与R_trim相接,R_trim、R4两端的电压为正温电压,与负温电压Vbe1叠加得到零温漂电压,R_trim的另一端为基准带隙的输出端,输出零温漂电压值。
如图2所示,本发明的一些实施例中,运算放大器电路10可以包括第三场效应管PM3、第四场效应管PM4、第三晶体管Q3、第四晶体管Q4和第五电阻R5。
第三晶体管Q3的发射极接地,第三晶体管Q3的基极连接到运算放大器电路10的同相输入端inp,第三晶体管Q3的集电极连接到第三场效应管PM3的漏极和栅极。
第三场效应管PM3的栅极连接到第四场效应管PM4的栅极,第三场效应管PM3的源极通过第五电阻R5连接到系统电源VDD。
第四晶体管Q4的发射极接地,第四晶体管Q4的基极连接到运算放大器电路10的反相输入端inn,第四晶体管Q4的集电极连接到运算放大器电路10的输出端op_out并且连接到第四场效应管PM4的漏极,第四场效应管PM4的源极通过第五电阻R5连接到系统电源VDD。
本发明的实施例中,运算放大器电路10的两个输入端分别接到零温漂电压产生电路30中的晶体管Q1和Q2的集电极端,并使两端电压相等,从而为零温漂电压产生电路30获得正温度系数电流提供条件。共漏极放大器电路20为运算放大器电路10提供反馈环路,使运算放大器电路10满足虚短条件,即运算放大器电路10工作在负反馈环路中且开环增益很大,从而实现运算放大器电路10的正相输入端与反相输入端的电压相等,同时也使整体系统处于稳定状态。
本发明的实施例中,零温漂电压产生电路30包括两条产生正温系数电流的支路,增大了正温度系数电压,可减小R_trim的阻值,减小芯片面积。而且电路中不存在电流镜结构,不需要产生PTAT电流,在产生正温系数电流的支路上直接将正温电压与负温电压叠加,大大减小了电路的消耗,实现了低功耗。
下面简要说明本发明实施例的电路的工作原理。
例如,图1所示的实施例中,由运算放大器电路强制使正相输入端和反相输入端电压相等,由共漏极放大器电路20实现运算放大器的反馈环路,使系统稳定。运算放大器电路10使零温漂电压产生电路30的晶体管Q1与晶体管Q2的集电极电压相等,即:
Vc1=Vc2=Vb2=VX(1)
其中Vx为图1中点X处的电压,Vc1为晶体管Q1的集电极电压,Vc2为晶体管Q2的集电极电压,Vb2为晶体管Q2的基极电压。。
电阻R2两端的电压为:
Vbe1-Vbe2=VR2=VY-VX(2)
其中Vbe1是Q1的基极-发射极电压,Vbe2是Q2的基极-发射极电压,VR2是电阻R2两端的电压,Vx为图1中点X处的电压,VY为图1中点Y处的电压。
Q2可以例如由8个晶体管Q1并联构成,所以流过电阻R2的电流为正温系数电流。同理,电阻R3两端的电压与R2相等,流过R3的电流也是正温系数电流。因此,流过电阻R4与R_trim的电流为流过电阻R2的电流的两倍。
基准带隙零温漂电压输出端OUT处的输出电压为:
Vbe1+[(Vbe1-Vbe2)/R]×2(R_trim+R4)=VOUT(2)
其中,R=R2=R3。Vbe1即为负温度系数电压,[(Vbe1-Vbe2)/R]×2(R_trim+R4)为正温度系数电压,可以通过调节R_trim和R4的电阻值,使VOUT为一个与温度没有关系的电压值。
可见,本发明的实施例的基准带隙电路利用晶体管的基极-发射极电压具有负温度系数及两个晶体管工作在不相等的电流密度下基极-发射极电压的差值与绝对温度成正比的特点,构造了与温度无关的基准电压。
本发明的实施例的带隙基准电路能够降低整个芯片的功耗,消除或减小了功耗带来的过热或芯片损伤等不利影响。
以上通过具体的实施例对本发明进行了说明,但本发明并不限于这些具体的实施例。本领域技术人员应该明白,还可以对本发明做各种修改、等同替换、变化等等,这些变换只要未背离本发明的精神,都应在本发明的保护范围之内。此外,以上多处所述的“一个实施例”表示不同的实施例,当然也可以将其全部或部分结合在一个实施例中。
Claims (4)
1.一种红外焦平面阵列的带隙基准电路,其特征在于,包括:
运算放大器电路(10),所述运算放大器电路(10)包括正相输入端(inp)、反相输入端(inn)和输出端(op_out),并且所述运算放大器电路(10)使所述正相输入端(inp)的电压和所述反相输入端(inn)的电压相等;
共漏极放大器电路(20),所述共漏极放大器电路(20)的输入端连接到所述运算放大器电路(10)的输出端(op_out);
零温漂电压产生电路(30),所述零温漂电压产生电路(30)的第一连接端连接到所述运算放大器电路(10)的正相输入端(inp),所述零温漂电压产生电路(30)的第二连接端连接到所述运算放大器电路(10)的反相输入端(inn),用于产生正温系数电流并利用所述正温系数电路产生基准带隙零温漂电压;
其中,共漏极放大器电路(20)的输出端连接到所述零温漂电压产生电路(30)的基准带隙零温漂电压输出端(OUT),用于为所述运算放大器电路(10)提供从输出到输入的反馈环路,并实现所述运算放大器电路(10)的输出电压与所述基准带隙零温漂电压的线性跟随关系。
2.如权利要求1所述的电路,其特征在于,所述共漏极放大器电路(20)包括第一场效应管(PM1)、第二场效应管(NM1)和第一电阻(R1),其中:
所述第一场效应管(PM1)的源极连接到电源,第一场效应管(PM1)的栅极连接到控制控制信号输入端(SW),所述第一场效应管(PM1)的漏极连接到所述第二场效应管(NM1)的漏极;
所述第二场效应管(NM1)的栅极连接到所述运算放大器电路(10)的输出端,所述第二场效应管(NM1)的源极连接到所述零温漂电压产生电路(30)的基准带隙零温漂电压输出端(OUT)并通过所述第一电阻(R1)接地。
3.如权利要求1或者2所述的电路,其特征在于,所述零温漂电压产生电路(30)包括第一晶体管(Q1)、第二晶体管(Q2)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)和第六电阻(R_trim),其中:
所述第一晶体管(Q1)的发射极连接到所述第二晶体管(Q2)的发射极并通过所述第四电阻(R4)接地;
所述第一晶体管(Q1)的集电极连接到所述零温漂电压产生电路(30)的第二连接端并连接到所述第二电阻(R2)的一端,所述第二电阻(R2)的另一端连接到所述第一晶体管(Q1)的基极并且连接到所述第六电阻(R_trim)的一端;
所述第二晶体管(Q2)的基极连接到所述零温漂电压产生电路(30)的第二连接端,所述第二晶体管(Q2)的集电极连接到所述零温漂电压产生电路(30)的第一连接端并连接到所述第三电阻(R3)的一端;
所述第三电阻(R3)的另一端连接到所述第六电阻(R_trim)的所述一端;
所述第六电阻(R_trim)的另一端连接到所述基准带隙零温漂电压输出端(OUT)。
4.如权利要求1至3中任意一项所述的电路,其特征在于,所述运算放大器电路(10)包括第三场效应管(PM3)、第四场效应管(PM4)、第三晶体管(Q3)、第四晶体管(Q4)和第五电阻(R5),其中:
所述第三晶体管(Q3)的发射极接地,所述第三晶体管(Q3)的基极连接到所述运算放大器电路(10)的同相输入端(inp),所述第三晶体管(Q3)的集电极连接到所述第三场效应管(PM3)的漏极和栅极;
所述第三场效应管(PM3)的栅极连接到所述第四场效应管(PM4)的栅极,所述第三场效应管(PM3)的源极通过所述第五电阻(R5)连接到系统电源(VDD);
所述第四晶体管(Q4)的发射极接地,所述第四晶体管(Q4)的基极连接到所述运算放大器电路(10)的反相输入端(inn),所述第四晶体管(Q4)的集电极连接到所述运算放大器电路(10)的输出端(op_out)并且连接到所述第四场效应管(PM4)的漏极;
所述第四场效应管(PM4)的源极通过所述第五电阻(R5)连接到系统电源(VDD)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510565150.1A CN105183066A (zh) | 2015-09-08 | 2015-09-08 | 一种红外焦平面阵列的带隙基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510565150.1A CN105183066A (zh) | 2015-09-08 | 2015-09-08 | 一种红外焦平面阵列的带隙基准电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105183066A true CN105183066A (zh) | 2015-12-23 |
Family
ID=54905202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510565150.1A Pending CN105183066A (zh) | 2015-09-08 | 2015-09-08 | 一种红外焦平面阵列的带隙基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105183066A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106933286A (zh) * | 2015-12-31 | 2017-07-07 | 上海贝岭股份有限公司 | 基准电压模块 |
CN107589775A (zh) * | 2017-10-24 | 2018-01-16 | 南京微盟电子有限公司 | 一种正温度系数电流补偿的基准电压源 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5666046A (en) * | 1995-08-24 | 1997-09-09 | Motorola, Inc. | Reference voltage circuit having a substantially zero temperature coefficient |
CN102354250A (zh) * | 2011-08-25 | 2012-02-15 | 西安电子科技大学 | 适应用于无源uhfrfid标签芯片的带隙基准电路 |
CN103440015A (zh) * | 2013-08-30 | 2013-12-11 | 厦门意行半导体科技有限公司 | 一种带隙基准电路 |
US20130328542A1 (en) * | 2012-06-06 | 2013-12-12 | Hui Wang | Voltage Generator and Bandgap Reference Circuit |
CN104035470A (zh) * | 2014-06-19 | 2014-09-10 | 电子科技大学 | 一种低温漂系数的带隙基准电压产生电路 |
-
2015
- 2015-09-08 CN CN201510565150.1A patent/CN105183066A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5666046A (en) * | 1995-08-24 | 1997-09-09 | Motorola, Inc. | Reference voltage circuit having a substantially zero temperature coefficient |
CN102354250A (zh) * | 2011-08-25 | 2012-02-15 | 西安电子科技大学 | 适应用于无源uhfrfid标签芯片的带隙基准电路 |
US20130328542A1 (en) * | 2012-06-06 | 2013-12-12 | Hui Wang | Voltage Generator and Bandgap Reference Circuit |
CN103440015A (zh) * | 2013-08-30 | 2013-12-11 | 厦门意行半导体科技有限公司 | 一种带隙基准电路 |
CN104035470A (zh) * | 2014-06-19 | 2014-09-10 | 电子科技大学 | 一种低温漂系数的带隙基准电压产生电路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106933286A (zh) * | 2015-12-31 | 2017-07-07 | 上海贝岭股份有限公司 | 基准电压模块 |
CN107589775A (zh) * | 2017-10-24 | 2018-01-16 | 南京微盟电子有限公司 | 一种正温度系数电流补偿的基准电压源 |
CN107589775B (zh) * | 2017-10-24 | 2018-11-23 | 南京微盟电子有限公司 | 一种正温度系数电流补偿的基准电压源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106959723B (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN101853040A (zh) | 一种带前馈跨导的高电源抑制比低压差线性稳压器 | |
US9582021B1 (en) | Bandgap reference circuit with curvature compensation | |
CN112987836B (zh) | 一种高性能的带隙基准电路 | |
CN102053645A (zh) | 一种宽输入电压高电源抑制比基准电压源 | |
CN102323842A (zh) | 一种高阶温度补偿的带隙电压基准源 | |
CN107370461B (zh) | 一种应用于跨阻放大器的补偿结构 | |
CN201936216U (zh) | 一种宽输入电压高电源抑制比基准电压源 | |
CN109491433A (zh) | 一种适用于图像传感器的基准电压源电路结构 | |
KR20240016438A (ko) | 전력 검출 회로, 칩 및 통신 단말기 | |
CN107272817A (zh) | 一种带预调制电压不含运放的电压模带隙基准电路 | |
CN103677031A (zh) | 一种提供零温度系数电压和电流的方法及电路 | |
CN105183066A (zh) | 一种红外焦平面阵列的带隙基准电路 | |
CN215219541U (zh) | 一种噪声滤波电路及低压差线性稳压器 | |
CN104253590A (zh) | 全差分运算放大器模块电路、模数转换器和读出电路 | |
CN114265462A (zh) | 一种带隙基准、芯片、电子器件及电子设备 | |
CN109343641A (zh) | 一种高精度的电流基准电路 | |
CN109669501A (zh) | 电压调节器 | |
CN108549455A (zh) | 一种具有宽输入范围的降压电路 | |
CN104914915A (zh) | 高精度的负压分段补偿带隙基准电压源电路 | |
CN110262622A (zh) | 一种具有快速启动和高psrr的带隙基准源 | |
CN101739056B (zh) | 一种参考电流产生电路 | |
US20080001592A1 (en) | Method for generating a reference current and a related feedback generator | |
CN105607685B (zh) | 一种动态偏置电压基准源 | |
Lin et al. | A fully integrated ultra-low noise low-dropout regulator inherently combined with bandgap reference for SoC applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20151223 |
|
WD01 | Invention patent application deemed withdrawn after publication |