CN105182314A - 数字阵列雷达dbf系统基准定时产生模块及方法 - Google Patents
数字阵列雷达dbf系统基准定时产生模块及方法 Download PDFInfo
- Publication number
- CN105182314A CN105182314A CN201510493307.4A CN201510493307A CN105182314A CN 105182314 A CN105182314 A CN 105182314A CN 201510493307 A CN201510493307 A CN 201510493307A CN 105182314 A CN105182314 A CN 105182314A
- Authority
- CN
- China
- Prior art keywords
- timing
- pulse
- benchmark
- signal
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/42—Diversity systems specially adapted for radar
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明涉及一种数字阵列雷达DBF系统基准定时产生模块及方法,其通道1~N的定时脉冲到来时,定时脉冲锁存模块产生锁存各通道定时脉冲;经基准定时判决及产生模块通过对定时锁存信号两两流水相加得到当前到来的有效定时脉冲数计数值;比较有效定时脉冲数计数值和有效定时脉冲阈值,当脉冲数达到参数管理模块给出的有效定时脉冲阈值时,产生一个时钟周期的脉冲输出信号,作为基准定时脉冲输出;产生后的基准定时信号,经延迟清零模块延迟M个周期清出系统各状态及定时锁存信号,将信号置零;其中M个周期是参数管理模块给出的预定阀值。采用多通道定时判决产生基准定时,满足目前数字阵列雷达的可靠性需求。
Description
技术领域
本发明涉及一种数字阵列雷达DBF系统基准定时产生模块及方法,属于雷达探测领域。
背景技术
数字波束形成(DBF)系统是数字阵列雷达中的关键系统,可实现同时多波束扫描。随着雷达阵元的增多,各阵元接收的数据经过模拟一数字转换器(AD)采样打包后,一般通过光纤异步传输给DBF分系统进行波束合成。DBF系统采用现场可编程门阵列(FPGA)实现多通道数据的并行处理。
雷达的定时信号经阵面组件转换为约定的数据,按照约定的协议打包传输给DBF分系统。由于DBF是对各通道数据进行同步并行合成,需要产生基准定时信号,用于系统各通道数据的同步处理。传统的方法选取某一固定光纤传输过来的定时作为系统的基准定时,如果该光纤或光纤对应的组件出现损坏或传输的数据误码较多时,会出现不能产生基准定时或产生错误的基准定的情况,影响后续处理。随着阵面规模的增大和集成度的提高,因一个组件或光纤出现问题而影响系统整体性能和工作不可接受,因此该方法已不适用于目前的数字阵列雷达处理。
发明内容
针对以上问题本发明提供了一种数字阵列雷达DBF系统基准定时产生模块及方法,采用多通道定时判决产生基准定时,满足目前数字阵列雷达的可靠性需求。
为了解决以上问题本发明提供了一种数字阵列雷达DBF系统基准定时产生模块,其特征在于:包括:参数管理,用于系统参数的配置和管理,包含有效定时个数阈值、延迟清零等待时钟周期数;延迟清零模块,用于基准定时脉冲产生后对系统各状态的清零,以进行下一个基准定时产生;定时脉冲锁存模块,在各定时脉冲到来时产生定时锁存信号,在清零信号到来时,对锁存信号进行清零;基准定时判决及产生模块,对到来的定时锁存信号进行计数、比较、产生基准定时脉冲信号输出;时钟模块,产生各模块的工作时钟,在DBF系统中,可与其他模块共用一个时钟模块;
通道1~N的定时脉冲到来时,定时脉冲锁存模块产生锁存各通道定时脉冲,即当该通道定时脉冲到来时,该通道输出信号置为高电平,其中N为大于1的正整数;
经基准定时判决及产生模块通过对定时锁存信号两两流水相加得到当前到来的有效定时脉冲数计数值;比较有效定时脉冲数计数值和有效定时脉冲阈值,当脉冲数达到参数管理模块给出的有效定时脉冲阈值时,即有效定时脉冲阈值小于等于N的正整数时,产生一个时钟周期的脉冲输出信号,作为基准定时脉冲输出;产生后的基准定时信号,经延迟清零模块延迟M个周期清出系统各状态及定时锁存信号,将信号置零;其中M个周期是参数管理模块给出的预定阀值,M≤N。
所述的基准定时判决及产生模块包括流水相加器、比较器、单脉冲产生模块,输入的定时锁存信号经流水相加器进行两两流水相加,相加得到的结果再进行一次两两相加,通过几级相加得到有效定时脉冲数计数值;当通道N为奇数时,最后一个通道加0。有效定时脉冲数计数值与有效定时脉冲阈值进行通过比较器进行比较,若有效定时脉冲数计数值大于等于有效定时脉冲阈值,则输出高电平,否则输出低电平。比较器输出电平信号送入单脉冲产生模块中,当比较器输出信号电平从低向高转换时,单脉冲产生器产生一个时钟周期的脉冲信号输出,该脉冲信号即可作为基准定时脉冲。
有益效果:本发明采用多个输入通道定时进行判决产生基准定时,可靠性高,能容忍系统出现以下错误:a.个别光纤的定时信号严重超前或滞后,指个别光纤的定时脉冲到达时间相对于其他通道超前或滞后很长时间;b.个别通道数据误码率高,产生错误的定时脉冲信号;c.个别光纤物理通道不正常,导致数据输入,因此无定时脉冲输入的错误。
本发明参数化配置,通用性强,可适用于不同输入通道数。
附图说明
图1数字阵列雷达DBF系统基准定时产生模块框图。
图2基准定时产生时序图。
图3有效定时脉冲个数判决原理。
具体实施方式
下面结合附图,对本发明作进一步详细说明。
如图1所示,本发明提供的一种数字阵列雷达DBF系统基准定时产生模块,包括:
参数管理1,用于系统参数的配置和管理,包含有效定时个数阈值、延迟清零等待时钟周期数;
延迟清零模块2,用于基准定时脉冲产生后对系统各状态的清零,以进行下一个基准定时产生;
定时脉冲锁存模块3,在各定时脉冲到来时产生定时锁存信号,在清零信号到来时,对锁存信号进行清零;
基准定时判决及产生模块4,对到来的定时锁存信号进行计数、比较、产生基准定时脉冲信号输出;
时钟模块5,产生各模块的工作时钟,在DBF系统中,可与其他模块共用一个时钟模块。
本模块的实现方法和步骤如下所示:
a.通道1~N(N为大于1的正整数)的定时脉冲到来时,定时脉冲锁存模块3产生锁存各通道定时脉冲,即当该通道定时脉冲到来时,该通道输出信号置为高电平;
b.经基准定时判决及产生模块4通过对定时锁存信号两两流水相加得到当前到来的有效定时脉冲数计数值;
c.比较有效定时脉冲数计数值和有效定时脉冲阈值,当脉冲数达到参数管理1模块给出的有效定时脉冲阈值(小于等于N的正整数)时,产生一个时钟周期的脉冲输出信号,作为基准定时脉冲输出;
d.产生后的基准定时信号,经延迟清零模块2延迟M个周期清出系统各状态及步骤a得到的定时锁存信号,将信号置零;其中M个周期是参数管理1模块给出的预定阀值,M≤N。
图2描述了基准定时产生的时序关系图,以输入4通道为例,有效定时阈值为2,延迟清零周期数为32。
如图2,时钟信号由时钟模块5产生。定时脉冲信号通过通道1至通道4进入定时脉冲锁存模块3,持续时间分别为1个时钟周期。通道1~通道4定时脉冲信号经定时脉冲锁存模块锁存后产生定时锁存信号(通道1~通道4)。由图2可看出,通道3定时脉冲首先到来,通道1定时脉冲其次到来,在通道3和通道1定时脉冲到来后,到来的定时脉冲数已满足系统有效定时阈值数(阈值为2)的要求,产生了基准定时脉冲输出,给DBF后续各模块使用。
图3描述了到来的定时脉冲数判决原理,输入的定时锁存信号经流水相加器6进行相加,得到当前到来的有效定时脉冲数目。四通道流水相加器6的工作原理:通道1与通道2相加,通道3与通道4相加,两者得到的结果再进行一次相加,实时得到输入有效定时计数值,对于多个通道处理有相似结构,即先完成输入通道的两两相加,奇数个数最后一个通道加0,相加得到的结果再进行一次两两相加,通过几级相加得到有效定时脉冲计数。
有效定时计数值与有效定时阈值进行通过比较器7进行比较,若有效定时计数值大于等于有效定时阈值,则输出高电平,否则输出低电平。
比较器7输出电平信号送入单脉冲产生8模块中,当比较器7输出信号电平从低向高转换时,单脉冲产生器产生一个时钟周期的脉冲信号输出,该脉冲信号即可作为基准定时脉冲。
在基准定时脉冲产生后,延迟清零2模块中的延迟等待计数器开始计数,当计数达到延迟等待值(阈值设为32)时,产生一个脉冲的清零信号。清零信号到来时,各定时锁存信号状态清至0,同时计数器值置0,完成一个基准定时脉冲的产生。
以上所述仅为本发明的优选实施例而已,并不限制于本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围之内。
Claims (5)
1.一种数字阵列雷达DBF系统基准定时产生模块,其特征在于:包括:
参数管理(1),用于系统参数的配置和管理,包含有效定时个数阂值、延迟清零等待时钟周期数;
延迟清零模块(2),用于基准定时脉冲产生后对系统各状态的清零,以进行下一个基准定时产生;
定时脉冲锁存模块(3),在各定时脉冲到来时产生定时锁存信号,在清零信号到来时,对锁存信号进行清零;
基准定时判决及产生模块(4),对到来的定时锁存信号进行计数、比较、产生基准定时脉冲信号输出;
时钟模块(5),产生各模块的工作时钟,在DBF系统中,可与其他模块共用一个时钟模块;
通道1~N的定时脉冲到来时,定时脉冲锁存模块(3)产生锁存各通道定时脉冲,即当该通道定时脉冲到来时,该通道输出信号置为高电平,其中N为大于1的正整数;
经基准定时判决及产生模块(4)通过对定时锁存信号两两流水相加得到当前到来的有效定时脉冲数计数值;比较有效定时脉冲数计数值和有效定时脉冲阂值,当脉冲数达到参数管理(1)模块给出的有效定时脉冲阂值时,即有效定时脉冲阂值小于等于N的正整数时,产生一个时钟周期的脉冲输出信号,作为基准定时脉冲输出;
产生后的基准定时信号,经延迟清零模块(2)延迟M个周期清出系统各状态及定时锁存信号,将信号置零;其中M个周期是参数管理(1)模块给出的预定阀值,M≤N。
2.根据权利要求1所述的数字阵列雷达DBF系统基准定时产生模块,其特征在于:所述的基准定时判决及产生模块(4)包括流水相加器(6)、比较器(7)、单脉冲产生(8)模块,
输入的定时锁存信号经流水相加器(6)进行两两流水相加,相加得到的结果再进行一次两两相加,通过几级相加得到有效定时脉冲数计数值;当通道N为奇数时,最后一个通道加0:
有效定时脉冲数计数值与有效定时脉冲阂值进行通过比较器(7)进行比较,若有效定时脉冲数计数值大于等于有效定时脉冲阂值,则输出高电平,否则输出低电平;
比较器(7)输出电平信号送入单脉冲产生(8)模块中,当比较器(7)输出信号电平从低向高转换时,单脉冲产生器产生一个时钟周期的脉冲信号输出,该脉冲信号即可作为基准定时脉冲。
3.一种数字阵列雷达DBF系统基准定时产生方法,其特征在于:包括以下步骤:
a.通道1~N的定时脉冲到来时,定时脉冲锁存模块(3)产生锁存各通道定时脉冲,即当该通道定时脉冲到来时,该通道输出信号置为高电平,其中N为大于1的正整数;
b.经基准定时判决及产生模块(4)通过对定时锁存信号两两流水相加得到当前到来的有效定时脉冲数计数值;
c.比较有效定时脉冲数计数值和有效定时脉冲阂值,当脉冲数达到参数管理(1)模块给出的有效定时脉冲阂值时,即有效定时脉冲阂值小于等于N的正整数时,产生一个时钟周期的脉冲输出信号,作为基准定时脉冲输出;
d.产生后的基准定时信号,经延迟清零模块(2)延迟M个周期清出系统各状态及步骤a得到的定时锁存信号,将信号置零;其中M个周期是参数管理(1)模块给出的预定阀值。
4.根据权利要求3所述的数字阵列雷达DBF系统基准定时产生方法,其特征在于:所述的步骤b包括:输入的定时锁存信号经基准定时判决及产生模块(4)的流水相加器(6)进行两两流水相加,相加得到的结果再进行一次两两相加,通过几级相加得到有效定时脉冲数计数值;当通道N为奇数时,最后一个通道加0。
5.根据权利要求3所述的数字阵列雷达DBF系统基准定时产生方法,其特征在于:所述的步骤c包括:
有效定时脉冲数计数值与有效定时脉冲阂值进行通过基准定时判决及产生模块(4)的比较器(7)进行比较,若有效定时脉冲数计数值大于等于有效定时脉冲阂值,则输出高电平,否则输出低电平;
比较器(7)输出电平信号送入基准定时判决及产生模块(4)的单脉冲产生(8)模块中,当比较器(7)输出信号电平从低向高转换时,单脉冲产生器产生一个时钟周期的脉冲信号输出,该脉冲信号即可作为基准定时脉冲。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510493307.4A CN105182314B (zh) | 2015-08-12 | 2015-08-12 | 数字阵列雷达dbf系统基准定时产生模块及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510493307.4A CN105182314B (zh) | 2015-08-12 | 2015-08-12 | 数字阵列雷达dbf系统基准定时产生模块及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105182314A true CN105182314A (zh) | 2015-12-23 |
CN105182314B CN105182314B (zh) | 2017-09-05 |
Family
ID=54904514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510493307.4A Active CN105182314B (zh) | 2015-08-12 | 2015-08-12 | 数字阵列雷达dbf系统基准定时产生模块及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105182314B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107147379A (zh) * | 2017-04-26 | 2017-09-08 | 烽火通信科技股份有限公司 | 基于fpga的边沿检测方法、系统及时钟数据恢复电路 |
CN111125974A (zh) * | 2019-12-26 | 2020-05-08 | 中国电子科技集团公司第二十研究所 | 基于雷达系统定时时序模块化设计方法及系统 |
CN114325091A (zh) * | 2022-01-06 | 2022-04-12 | 南京海兴电网技术有限公司 | 一种二进制输出的电网频率测量电路和方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1336727A (zh) * | 2001-07-06 | 2002-02-20 | 中国科学院上海冶金研究所 | 一种脉冲计数方法 |
EP1494043A2 (en) * | 2003-07-02 | 2005-01-05 | M/A-Com, Inc. | Short-range vehicular radar system |
CN101741401A (zh) * | 2009-12-11 | 2010-06-16 | 和芯星通科技(北京)有限公司 | 一种无线接收设备的授时系统及授时方法 |
-
2015
- 2015-08-12 CN CN201510493307.4A patent/CN105182314B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1336727A (zh) * | 2001-07-06 | 2002-02-20 | 中国科学院上海冶金研究所 | 一种脉冲计数方法 |
EP1494043A2 (en) * | 2003-07-02 | 2005-01-05 | M/A-Com, Inc. | Short-range vehicular radar system |
US20120256778A1 (en) * | 2003-07-02 | 2012-10-11 | M/A Com, Inc. | Short-range vehicular radar system |
CN101741401A (zh) * | 2009-12-11 | 2010-06-16 | 和芯星通科技(北京)有限公司 | 一种无线接收设备的授时系统及授时方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107147379A (zh) * | 2017-04-26 | 2017-09-08 | 烽火通信科技股份有限公司 | 基于fpga的边沿检测方法、系统及时钟数据恢复电路 |
CN111125974A (zh) * | 2019-12-26 | 2020-05-08 | 中国电子科技集团公司第二十研究所 | 基于雷达系统定时时序模块化设计方法及系统 |
CN114325091A (zh) * | 2022-01-06 | 2022-04-12 | 南京海兴电网技术有限公司 | 一种二进制输出的电网频率测量电路和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105182314B (zh) | 2017-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101174833B (zh) | 精确时间测量的方法及测量电路 | |
CN102346236B (zh) | 一种时间参数测量系统 | |
CN105182314A (zh) | 数字阵列雷达dbf系统基准定时产生模块及方法 | |
CN100478812C (zh) | 精确触发信号产生方法及产生电路 | |
CN104063342A (zh) | 基于jesd204协议的ip核 | |
CN105049146A (zh) | 大型plc系统的精确时钟同步与对时方法 | |
CN103543440B (zh) | 基于fpga可编程延时电路的数字波束形成装置与方法 | |
CN105553593B (zh) | 一种基于sdh多时间源ptp数据同步及时间监测系统 | |
CN103699455A (zh) | 一种多核实时容错系统中获取准确的最晚截止时间的方法 | |
CN103595588A (zh) | 一种非同步以太网精确测量线路延时方法 | |
CN108008676B (zh) | 一种多处理单元继电保护系统及其同步方法 | |
CN102063401B (zh) | 分布录波装置的tdmow串行总线结构及编码方法 | |
Lamonaca et al. | Time coordination of standalone measurement instruments by synchronized triggering | |
CN106505832A (zh) | 一种基于cpld的高压变频器功率单元控制系统及方法 | |
CN1309169C (zh) | 一种多路时钟检测装置 | |
CN111371663A (zh) | 一种多电平换流器控制系统环网通信系统及通信方法 | |
CN102508423A (zh) | 采用增强捕捉模块的irig-b对时方法 | |
CN102289194B (zh) | 运行时钟的方法及装置 | |
RU186034U1 (ru) | Устройство для моделирования подсистемы обнаружения сигналов кадровой синхронизации | |
CN104639165B (zh) | 两步tdc的全时间域误差校正电路 | |
Laakkonen et al. | Time-stamping-based synchronization of power electronics building block systems | |
CN106230536B (zh) | 一种用于电力电子分布式控制的实时通信与同步发送系统 | |
CN105429730A (zh) | 对多路信号进行编码、解码的装置、方法和传输的系统 | |
CN112988631A (zh) | 一种基于现场可编程门阵列的数据处理方法及装置 | |
CN110543118A (zh) | 一种带触发监控的通用fpga同步触发控制器及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |