CN102063401B - 分布录波装置的tdmow串行总线结构及编码方法 - Google Patents

Abstract

本发明公开了一种分布录波装置的TDMOW串行总线结构。装置中的各个子录波器采用对等结构，设有时钟与校时控制电路，子录波器通过总线数据接口电路连接到串行总线上。总线数据接口电路由串行总线接口驱动电路、微帧数据分时控制切换电路、串行编码电路和串行解码电路构成。装置中要传输的信息在时钟的同步下，按帧编码，按帧传输，帧包含子帧与微帧，微帧数据采用统一精简的格式编码。总线具有“线或”结构，支持多站群发。各个子站录波器在发送数据的同时，也可以同步接收数据，不仅提高了总线的工作效率，也为TDMOW串行总线分布录波装置实现同步计算、队列同步与同步录波提供了保证。本发明的录波装置容量大、结构更简单，生产成本更低，工作更可靠且可适用于分布安装。

Description

分布录波装置的TDMOW串行总线结构及编码方法

技术领域

本发明属计算机应用领域，涉及计算机处理的高速测量记录系统，特别是TDMOW串行总线分布录波装置总线传输及编解码方法。

背景技术

动态录波装置在科学研究以及国民经济各领域，特别在电力系统有着广泛的应用。基于并行总线的分布录波装置实现了子录波器的分布集成，既具有并行分布系统大容量、高带宽、低风险的优点，又具有总线集成，系统结构简单、便于实现严格同步的优点。但是基于并行总线的分布录波装置需要通过母板实现集中安装，不适宜用在需要在一定地域范围内实现分布安装的场合。同时，因为装置中多个子录波器需要通过母板实现集成与同步，子录波器与母板上布线较多，母板控制结构复杂，增加了系统的制造难度和成本。而且在系统扩展时，容易因并行总线布线太长而受到干扰，在一定程度上降低了系统可靠性。

发明内容

本发明的目的是提供一种基于串行总线分布录波装置的总线结构和编码方法。按照本发明，录波装置中各个子录波器仍然分布集成，但不需要通过母板安装，而是将装置中多个子录波器连接到TDMOW串行总线上，通过TDMOW总线来传输和接收同步信号，实现系统的严格同步。相对原来并行总线的分布录波装置，基于TDMOW串行总线的分布录波装置的结构更简单，系统更可靠且可实现一定地域范围内的分布安装。

本发明的基本思路是：将多个子录波器通过仅由一根信号线与一根地线构成的串行总线连接起来，再利用时分多路切换和“线或”的方式，在串行总线上通过按帧编码，按帧传输的方式完成多个子录波器工作状态编码信息以及时间与时钟同步信息的实时传输与共享。帧编码采用统一精简的格式，在时钟的同步下，统一按帧、子帧与微帧的方式编码和传输。

本发明的目的是这样达到的：装置中有多个子录波器，子录波器中设置有串行总线数据接口电路、时钟与校时控制电路。时钟与校时控制电路包括时钟电路、校时信号控制电路与精确计时电路三部分。时钟电路包含本地时钟，基准时钟以及脉宽整形电路与脉冲延迟电路。校时信号控制电路包括校时脉冲自动切换电路以及校时脉冲自动延迟电路。

各个子录波器通过总线数据接口电路连接到装置的串行总线上，串行总线由一根信号线与一根地线构成，总线数据接口电路由串行总线接口驱动电路、微帧数据分时控制切换电路、串行编码电路和串行解码电路构成。

串行总线接口驱动电路包括接收和发送两部分。微帧数据分时控制切换电路由控制数据自动切换输出电路、状态数据自动切换输入电路、数据帧同步切换控制电路与子站编号自动识别控制电路4部分构成。串行编码电路由帧头编码电路、分校时脉冲编码电路、数据编码电路以及编码合成电路组成。帧头编码电路包括微帧头编码电路、子帧头编码电路和基准帧头编码电路。串行解码电路由帧基准解码电路、子帧头解码电路、微帧头解码电路、校时分脉冲解码电路、数据解码电路以及帧同步信号发生电路几部分构成。串行解码电路通过总线接口电路中的接收反向门接收来自总线的编码信号，然后解码。

串行总线接口驱动电路中的接收电路由接收反向门DUI构成。发送电路由同向三态门DUO及上拉电阻DUR构成，同向三态门DUO的输入端被固定接地，控制端受编码电路输出编码信号Cout的控制。

微帧数据分时控制切换电路中，控制数据自动切换输出电路由8D触发器GU15及多路切换开关GU16构成。状态数据自动切换输入电路由译码器GU18、8个D触发器GU28—GU35及对应的8个输入控制与门GU20—GU27构成。其中D触发器GU28—GU35的数据输入端接在一起，再连接到串行解码电路的数据解码输出，接收来自总线的解码后的状态位数据；同时其对应的控制与门GU20—GU27的一个输入端连接到串行解码电路的帧同步脉冲输出端，接收来自串行解码电路的帧同步脉冲；与门各自的另一个输入端分别接至译码器GU18的输出端Y0—Y7。数据帧同步切换控制电路由计数器GU17构成。计数器GU17的输出端Q0、Q1、Q2分别同时连接到8选1多路开关GU16的3个编码输入端S0、S1、S2以及3选8译码器GU18的3个译码输入端A0、A1、A2。子站编号自动识别控制电路由8位比较器GU14、计数器GU11、GU12、GU13以及相关门电路GU01—GU10组成。

串行编码电路中的帧头编码电路由计数器CU12、CU14、CU16以及门电路CU13、CU15、CU17、CU18和CU19组成。分校时脉冲编码电路由计数器CU07、CU09，门电路CU06、CU08、CU10、CU11以及校时分脉冲延迟电路组成。计数器CU07及反向门CU06、与门CU08构成校时分起始位编码电路。计数器CU09及与非门CU10构成校时分终止位编码电路。与门CU08及与非门CU10的输出分别接至与门CU11的2个输入脚，与门CU11的另外2个输入脚则分别接至校时分脉冲延迟电路的输出（C1m）以及校时控制切换电路的主从控制（ROW0）输出。

数据编码电路由计数器CU21、CU23及门电路CU20、CU22、CU24、CU25组成，计数器CU21及与门CU22、反向门CU20构成数据起始位编码电路，计数器CU23及与非门CU24构成数据终止位编码电路，与门CU22及与非门CU24的输出分别接至与门CU25的2个输入脚，与门CU25的另一个输入脚则接至8选1多路开关GU16的数据输出端。编码合成电路由或门CU26构成，或门CU26的3个输入脚分别接收来自帧头编码电路CU19、分校时脉冲编码电路CU11及数据编码电路CU25的编码信号。

串行解码电路的帧基准脉冲解码电路由复位电路、正跳变前沿微分电路、基准帧头脉宽识别电路及帧基准脉冲延迟电路构成，其中，复位电路由反向门DU30、与门DU31以及或门DU32构成；正跳变前沿微分电路由D触发器DU38、DU39及门电路DU40、DU41构成；基准帧头脉宽识别电路由R—S触发器DU33、脉宽计数器DU36以及门电路DU34、DU37、DU35构成；帧基准脉冲延迟电路由计数器DU44、DU46及门电路DU42、DU43、DU45、DU47构成。子帧头解码电路由计数器DU08及门电路DU26、DU07、DU09、DU10构成。微帧头解码电路由计数器DU04及门电路DU26、DU03、DU05、DU6构成。

校时分脉冲解码电路由校时分脉冲起始位控制电路、校时分脉冲终止位控制电路及校时分标记脉冲宽度识别电路3部分组成。其中校时分脉冲起始位控制电路由计数器DU12及门电路DU11、DU13构成，校时分脉冲终止位控制电路由计数器DU20及门电路DU19、DU21构成，校时分标记脉冲宽度识别电路由计数器DU16及门电路DU14、DU15、DU17、DU18构成。数据解码电路由数据解码起始位控制电路与数据位标记脉冲宽度识别电路两部分组成，其中数据解码起始位控制电路由计数器DU20及门电路DU19、DU21构成，数据位标记脉冲宽度识别电路由计数器DU24及门电路DU22、DU23、DU25构成。帧同步信号发生电路由计数器DU01及与门DU02构成。

分布录波装置中有多个子录波器，是指TDMOW串行总线最多可以连接32个子录波器，通过5位IP地址拨码开关进行设置。

TDMOW总线是按时分多路原理工作的1总线。工作时，在TDMOW串行总线分布录波装置中，所有子录波器均是从站，装置中编号最小的子录波器将同时自动成为主站，负责向总线输出帧基准信号、帧头信号以及分校时脉冲编码信号。所有子录波器，包括主站本身，都作为从站接收来自总线的帧基准信号、帧头信号以及分校时脉冲编码信号。各个子录波器的编码输出信号Cout与共享的编码输入信号Cin是“或”的关系，各个子录波器将信息编码后，分时切换加载到总线上，实现数据的传输与共享。

装置中要传输的信息在时钟的同步下，按帧编码，按帧传输，帧编码采用统一精简的格式；每20mS为1帧；1帧中包含100个200uS宽的子帧；每个子帧中又包含8个25uS宽的微帧，所有微帧均为数据帧，其结构相同。

子帧分两类，一类是分时帧，一类是合成帧。分时帧是指在200uS的时段内，仅由1个子站独占总线资源，通过总线发送的子帧。而合成帧则是指在200uS的时段内，由所有子站共享总线资源，通过总线同时、同步发送的子帧。分时帧用来向系统中所有其它子站传送本站的相关数据和信息，合成帧用来直接获得控制状态数据。

子帧结构中包含了8个25uS宽的微帧，各个微帧的结构相同，均包括帧头、引导位，校时分脉冲标记位、数据位与帧尾。代表普通微帧开始的帧头为3uS宽，代表一个200uS宽的子帧开始的帧头为7uS宽，代表一个20mS宽的帧开始的帧头为11uS宽；除了帧头，8个微帧各自的引导位与帧尾都是相同的，而每个微帧各自的校时分脉冲标记位的含义也是相同的，即如果前一个微帧期间没有出现校时分脉冲，则本微帧的校时分脉冲标记位为0，否则为1；8个微帧各自的数据位所代表的含义各不相同。其具体含义为；MFR0代表主从控制位；MFR1代表队列同步控制位；MFR2代表同步计算控制位；MFR3代表同步录波控制位；MFR4代表同步录值控制位；MFR5代表定值控制位；MFR6代表令牌控制位；MFR7代表看门狗控制位。

本发明的积极效果是：1、除了具有分布录波装置容量大、使用对等网络与分布文件系统，数据通带宽以及系统风险分散等特点外，还具有结构更简单，生产成本更低，工作更可靠且可适用于分布安装的优点。2、TDMOW总线采用了精简、统一的帧编码格式，使帧编码简化、统一，系统更容易实现；采用了帧广播高效传输机制，既提高了传输效率，也保证了编码信号接收的同步；采用了多站群发与“线或”结构，不仅提高了总线的工作效率，也为TDMOW串行总线分布录波装置实现同步计算、队列同步与同步录波提供了基础保证。3、子录波器采用对等结构，既方便子录波器模板的生产、使用与维护，也便于在主站故障时，下一个编号最小的从站子录波器可以方便地自动取代原来的主站成为新的主站。

附图说明

图1是基于串行总线的录波装置示意图。

图2是TDMOW串行总线子录波器原理框图。

图3是TDMOW串行总线子录波器数据接口电路原理框图。

图4是TDMOW串行总线子录波器数据接口电路原理图。

图5是TDMOW串行总线子录波器通过总线接口驱动电路连接到总线的示意图。

图6是TDMOW总线“线或”原理及等效电路图。

图7是TDMOW串行总线波形合成图。

图8是TDMOW串行总线帧信号编码图。

图9是TDMOW串行总线子帧与微帧信号编码波形图。

具体实施方式

参见图1、图2。TDMOW串行总线分布录波装置是通过多个基于TDMOW串行总线的子录波器集成的。与并行总线子录波器相似，串行总线子录波器也是由基于DSP＋ARM＋CPLD的硬件平台构成的。它具有独立高速并行采样、同步计算、同步录波、数据存储、管理与远传功能，是一个通道相对较少但功能完善的单板录波器。与并行总线子录波器不同的是，串行总线子录波器没有并行总线，不需要通过母板连接，而是通过串行总线数据接口电路与TDMOW总线相连，实现系统集成的。此外，其板上设置的时钟电路与校时控制电路也与并行总线子录波器上相应电路有所不同。

参见图2、图3、图4。TDMOW串行总线接口电路由串行总线接口驱动电路以及烧制在LC4512芯片中的3大部分电路，即微帧数据分时控制切换电路、串行编码电路和串行解码电路构成。其中微帧数据分时控制切换电路主要用来锁存ARM输出的同步控制位，并逐帧切换，控制同步控制位的输出；与此同时，该电路还逐帧切换，控制通过解码获得的同步状态位的接收与锁存。串行编码电路与串行解码电路分别负责帧数据的编码与解码。而串行总线接口驱动电路则用来实现子录波器与TDMOW总线的连接。总线数据接口电路工作所需的同步时钟信号与帧基准信号（LST）分别来自本机的同步时钟电路与基准时钟电路。

时钟与校时控制电路包括时钟电路、校时信号控制电路与精确计时电路三部分。时钟电路包含本地时钟，基准时钟以及脉宽整形电路与脉冲延迟电路，用来为子录波器的工作提供必要的同步时钟。校时信号控制电路包括校时脉冲自动切换电路以及校时脉冲自动延迟电路；前者能自动确定是输出校时脉冲（主站）或接收校时脉冲（从站），并选择自动切换到外校时脉冲，（外接GPS的分脉冲），或内校时脉冲（子录波器自身日历时钟的分输出）；后者则可对输出的校时脉冲进行延迟，以保证校时脉冲与帧信号同步。精确计时电路用来实现对采样数据的精确时间标记。

TDMOW串行总线分布录波装置最多可以连接32个子录波器，编号从0号到31号，可以通过5位IP地址拨码开关进行设置。工作时，装置中编号最小的子录波器将自动成为主站，负责向总线输出帧基准信号、帧头信号以及分校时编码信号。所有子录波器，包括主站本身，都作为从站，接收来自总线的帧基准信号、帧头信号以及分校时编码信号。图5所示系统由0号、1号及N号3个子录波器构成，其中0号子录波器为主站兼从站，1号及N号2个子录波器为从站。子录波器采用对等结构，无论是主站子录波器或是从站子录波器，其硬件结构与软件代码都是完全一样的。主站与从站的区别仅在于，主站工作时，其主从控制位ROW0=1，于是其帧基准信号、帧头编码信号以及分校时脉冲编码信号等被使能，对应的编码信号可以输出到总线；而从站的主从控制位ROW0=0，所以其帧基准信号、帧头编码信号以及分校时脉冲编码信号等被除能，对应的编码信号不能输出到总线。

如图5所示，串行总线子录波器是通过总线接口电路连接到TDMOW总线上的。接口电路分为接收和发送两部分，其中接收电路由反向缓冲门DUI构成；而发送电路则由同向三态门DUO及上拉电阻DUR构成。同向三态门DUO的输入端被固定接地，而控制端则受编码电路输出编码信号Cout的控制。当Cout=1时，三态门导通，DUO输出为0；当Cout=0时，三态门关断并呈高阻态，这时DUO输出由上拉电阻DUR上拉到高电平1。很显然，当多个子录波器同时连接到TDMOW总线上时，其中只要有一个子录波器的Cout=1，其DUO输出0，则总线电平为0；这时所有子录波器接收电路DUI的输出Cin就为1；而只有当连接到总线上的所有子录波器的Cout=0，即都输出低电平，其DUO全输出1，总线电平才为1；这时所有子录波器接收电路DUI的输出Cin就为0，即编码输入为低电平。也就是说，编码输出信号Cout与编码输入信号Cin是“或”的关系，其等效电路如图6所示。这种通过总线直接实现多个站点输入与输出之间“或”运算的电路结构方式也称“线或”结构。采用“线或”结构的好处是，装置中多个子录波器可以同时向总线输出帧编码信号，并且能同步接收到按“或”运算后所得到的合成编码信号。不仅提高了总线传输效率，也保证了编码接收的同步，并为下一步系统的数据同步提供了保障。

需要特别注意是，总线的电平与对应数据位的编码控制电平正好是相反的。参考图5、图6与图7，例如图7中1号子录波器的同步录波控制位=1，则对应的编码输出Cout=1，三态门导通，DUO输出为0，所以总线电平被强制到0；最后接收电路的反向缓冲门DUI又将总线电平反向，从而使编码输入Cin=1。所以编码输出Cout与编码输入Cin是同向的；而编码输出Cout与总线电平则是反向的。

本发明中，各个子录波器是将信息编码后分时切换加载到总线上，实现数据的传输与共享的。TDMOW总线系统中信息采用了按帧编码，按帧传输的方式。帧编码采用统一精简的格式，即无论主站、从站，所有需要传输的信息，首先是在时钟的同步下，统一按帧、子帧与微帧的方式编码。每20mS为1帧（Frame，FRM）；1帧中包含100个200uS宽的子帧（Sub Frame，SFR）；每个子帧中又包含8个25uS宽的微帧（Micro Frame，MFR）。所有微帧均为数据帧，其结构相同。

图8、图9给出了数据帧的实例。设图示A中的T1B时刻是20mS时钟的前沿，也即一个20mS数据帧（FRM00）的开始；则这一时刻同时也应是20mS数据帧中第一个200uS子数据帧（SFR00）的开始以及第一个200uS子数据帧中的第一个25uS微数据帧（MFR00）的开始。在20mS数据帧的第一个200uS子数据帧（SFR00）之后，是第二个200uS子数据帧（SFR01），第三个200uS子数据帧（SFR02），等等，直到第100个200uS子数据帧（SFR99）。第100个200uS子数据帧（SFR99）结束时刻TE1（见图示D），整个20mS数据帧（FRM00）结束，同时这一时刻（TE1=TB2）也就是新的一个20mS数据帧（FRM01）的开始（见图示E）。余此类推，整个编码及数据帧传输就这样持续下去。

子数据帧分两类，一类是分时帧，一类是合成帧。分时帧是指在200uS的时段内，仅由1个子站独占总线资源，通过总线发送的子数据帧。而合成帧则是指在200uS的时段内，由所有子站共享总线资源，通过总线同时、同步发送的子数据帧。由于TDMOW总线具有“线或”结构，所以当总线上所有子站同时、同步发送编码信号时，总线上实际信号为各子站发送信号按“或”的方式合成的结果，故称合成帧。由于子站发送分时帧时独占总线资源，所以分时帧可以用来向系统中所有其它子站传送本站的相关数据和信息。而合成帧是所有子站发送数据的“线或”结果，所以可以用来直接获得控制状态数据，例如同步计算状态位、同步录波状态位以及同步录值状态位。图7所示波形给出了总线波形合成实例。从上至下分别给出的0号、1号、N号子录波器各自的输出编码信号波形Cout0、Cout1与CoutN。最下面一个图则是总线上的合成波形图以及合成输入信号Cin的波形图。

先来看一下Cout0。此例中0号站为主站，因此所有微帧中Cout0都包含帧头。设图中MFR0是20mS数据帧中第2个200uS子数据帧的第1个微数据帧，因此其帧头宽度为7uS，而其后的连续7个微数据帧的帧头宽度则应为3uS。在MFR0中Cout0包含主从位标记（ROW0=1）；在MFR1中Cout0包含队列同步标记，此例中假设本20mS数据帧的前沿也正好是100mS时钟的前沿且此刻数据队列无堆积，所以主站队列同步控制位为1（EGPIO6=1）；同时此例中还假设在MFR0期间出现过校时分脉冲，所以MFR1中的校时分标记位为1；MFR2中计算同步位为0，表明0号子录波器目前处在等待中，未进行同步计算；MFR3中同步录波位为0，表明0号子录波器目前未发出同步录波请求；MFR4—MFR7省略未画出。

再来看一下Cout1。因为此例中1号子录波器为从站，因此所有微帧中Cout1都不包含帧头；在MFR0中Cout1的主从标记位固定为0（ROW0=0）；在MFR1中Cout1的队列同步标记位也固定为0（EGPIO6=0）；虽然此例中假设在MFR0期间出现过校时分脉冲，但由于此例中1号子录波器为从站，所以MFR1中Cout1的校时分标记位为0；MFR2中计算同步位为0，表明1号子录波器目前处在等待中，未进行同步计算；MFR3中同步录波位为1，表明1号子录波器目前发出了同步录波请求；MFR4—MFR7省略未画出。

最后来看一下CoutN。因为此例中N号子录波器也为从站，因此所有微帧中CoutN都不包含帧头；在MFR0中CoutN的主从标记位固定为0（ROW0=0）；在MFR1中CoutN的队列同步标记位也固定为0（EGPIO6=0）；由于N号子录波器是从站，所以MFR1中CoutN的校时分标记位也为0；MFR2中计算同步位为0，表明N号子录波器目前处在等待中，未进行同步计算；MFR3中同步录波位为0，表明N号子录波器目前也未发出同步录波请求；MFR4—MFR7省略未画出。

Cout0、Cout1、CoutN“线或”合成的结果如TDMOW波形所示。从波形可见，由于主站每帧都输出帧头，所以TDMOW合成波形中第1帧含有7uS宽的低电平脉冲，即子帧头；其后每帧都含3uS宽的低电平脉冲，即微帧头；而由于主站主从标记位为1，所以在MFR0中TDMOW波形的对应位置上出现了一个5uS宽的低电平脉冲；同样，由于主站队列同步标记位与校时分标记位均为1，所以在MFR1中TDMOW波形的队列同步标记位与校时分标记位均为0，于是出现了一个连续9uS的低电平脉冲。在MFR2中，由于Cout0、Cout1、CoutN计算位均为0，所以合成波形为1，表明所有子录波器目前均处在等待中，未进行同步计算，所以MFR2中TDMOW波形除了帧头部分，其余为高；MFR3中Cout1同步录波位为1，所以在TDMOW对应位置出现了一个5uS宽的低电平脉冲，表明有子录波器发出了同步录波请求，等等。而同时画出的编码输入Cin波形与TDMOW总线波形完全相同，只是相位相反。

图8给出了20mS数据帧中的100个子数据帧的分配情况。由图可见，在这100个子数据帧中，前3个子数据帧为合成帧（SFR00：C01、SFR01：C02、SFR02：C03），其余97个子数据帧为分时帧。97个分时帧的切换顺序是：第4子帧（SFR03）到第35子帧（SFR34）顺序分配给0号子站到31号子站。之后再按这样的顺序重复，即：第36子帧（SFR35）到第67子帧（SFR66）再次顺序分配给0号子站到31号子站；然后第68子帧（SFR67）到第99子帧（SFR98）又一次顺序分配给0号子站到31号子站。即每个子站都获得了3次独享总线，传送自身数据的机会。而最后1帧即第100子帧（SFR99）分配给主站。表1列出了每个20mS数据帧中的100个200uS子数据帧的功能分配情况。

表1：

子帧序号	子帧编号	类型	功能分配
				1-3	SFR00：C1—SFR02：C3	合成帧	所有子站同时发送编码，形成合成帧，重复3次。
4-35	SFR03：001—SFR34：311	分时帧	顺序分配给0号子站到31号子站。
				36-67	SFR35：002—SFR66：312	分时帧	顺序分配给0号子站到31号子站。
68-99	SFR67：003—SFR98：313	分时帧	顺序分配给0号子站到31号子站。
				100	SFR99：000	分时帧	分配给主站，只发送帧头及校时分标记位信息。

图9中A所示为连续2个微数据帧编码的波形图。从图中可以看出，每个微帧的宽度为25uS，包括帧头、引导位，校时分脉冲标记位、数据位与帧尾，其含义见表2。

表2：

从表2可见，微帧帧头的宽度是不固定的，有3种情况。即如果是在20mS时刻开始的帧，其微帧帧头的宽度为11uS；如果从20mS帧头开始计算，该微帧正好是处在一个200uS子数据帧的开始，其微帧帧头的宽度则为7uS；否则微帧帧头的宽度为3uS。除了帧头之外，其它位的编码宽度都是固定的。例如引导位固定为2uS宽，高电平；帧尾固定为3uS宽，也是高电平；校时分脉冲标记位固定宽4uS，用来标记校时分脉冲的出现。如果在前一个微帧的时间内有校时分脉冲出现，则本微帧的校时分脉冲标记位为低电平，否则为高电平；数据位固定宽5uS，用来表示控制数据位。当微帧所对应的控制数据位为1时，数据位为低，否则为高。

根据表2所列的微帧结构，可见图9中A所示的第2个微数据帧编码的波形图含义为：普通25uS微帧，不带校时分脉冲标记，对应的数据位为1。

图9中B所示为1个子数据帧编码的波形图。从图中可以看出，每个子数据帧的宽度为200uS，包含了8个25uS宽的微数据帧。在这8个微数据帧的帧头中，7个微数据帧的帧头为3uS宽，代表普通微数据帧的开始；只有第一个微数据帧的帧头为7uS宽，代表一个200uS宽的子数据帧的开始（如果该子数据帧正好处在一个20mS帧的开头，则其第一个微数据帧的帧头应为11uS宽）。除了帧头，8个微数据帧各自的引导位与帧尾都是相同的。而每个微数据帧各自的校时分脉冲标记位的含义也是相同的，即如果前一个微帧期间没有出现校时分脉冲，则本微帧的校时分脉冲标记位为0，否则为1。8个微帧真正不同的是其各自的数据位所代表的含义，见表3。

表3：

如表3所列，FRM0的数据位为主从控制位。工作中主站主从控制位=1，从站主从控制位=0，所以在合成帧中，所有子录波器测得的主从控制状态位应为1。而通过分时帧，各个子录波器可以测出目前是几号子站录波器在作主站，其主从控制位输出为1。这对于主站因故退出工作后，确定应由哪个从站自动接替原来的主站成为新的主站工作很重要。

FRM1的数据位为队列同步控制位。工作中所有子录波器将以主站子录波器的队列同步控制位为基准。在100mS时刻，如果主站子录波器的数据队列无堆积，则允许未进入同步的子录波器进入同步，此时主站同步控制位输出1；而如果本数据帧的前沿不是100mS时钟的前沿，或当时主站子录波器的数据队列有堆积，则不允许未进入同步的子录波器进入同步，此时主站同步控制位输出0。装置中的所有子录波器都可以通过合成帧中队列同步控制位的状态来确定是否可以进入队列同步。为了不影响测量结果，工作过程中所有从站的队列同步控制位均应始终输出0。

FRM2的数据位为同步计算控制位。工作中所有子录波器在进入新一轮计算时，都应将自身的同步计算控制位置1，以告知其它子录波器本站处于计算中。而当计算结束时，子录波器则应将自身的同步计算控制位置0，以告知其它子录波器本站已完成本轮计算，目前处于等待中。所有子录波器的同步计算控制位通过合成帧形成同步计算状态位。所以所有子录波器在发起新的一轮计算前，都要检测同步计算状态位，如果同步计算状态位为0，表示当前没有子录波器正在计算中，可以发起新的一轮计算，否则应等待。从而保证了独立、并行、分布的多个子录波器计算的分段同步。

FRM3到FRM5的数据位分别为同步录波控制位、同步录值控制位以及定值控制位。工作中，若某个子录波器有录波或录值要求，即将自身的同步录波控制位或同步录值控制位置1，以告知其它子录波器有同步录波或录值请求。录波或录值结束，相应子录波器则应将自身的同步录波控制位或同步录值控制位置0，以告知其它子录波器录波或录值已经结束，请求被撤消。子录波器同时通过置1或置0定值控制位来告知其它子录波器关于记录的更多要求。装置中多个子录波器的这3个控制位通过合成帧，则分别形成了同步录波、同步录值以及定值这3个状态位。子录波器通过这3个控制位与状态位的配合使用，可以实现独立、并行、分布的多个子录波器数据记录的精确同步。

FRM6的数据位为令牌控制位。工作过程中，所有子录波器均可以通过RS485网接收数据，但只有一个子录波器可以通过RS485网发送数据。工作过程中总是由主站优先使用RS485网。当主站需要某子站发送数据时，将首先发出一条带站号的请求送数命令，然后关断自己的发送电路，并等待该子站回发数据。而被主站点名的子站在接通自己的发送电路之前，应通过微帧中的令牌控制位检测主站是否已经释放RS485网的控制权（主站令牌控制位=0）以及是否有其它子站在使用RS485网输出（对应从站的令牌控制位=1）。如果没有，则该子站应将自身的令牌控制位置1，以告知其它的子站，本机将使用RS485网输出。接下来该子录波器才能将自己的RS485输出电路接通。所以可以看出，所谓令牌控制位，实际就是RS485网的通信联络信号。工作中子录波器通过分时帧向装置中其它所有子录波器发送自身令牌状态，达到协调共享RS485网发送信道的目的。

FRM7的数据位为看门狗控制位。子录波器正常工作时，看门狗控制位（ROW2）应交替输出1和0。通过分时帧中看门狗控制位的变化，各个子录波器可以测出目前装置中有那些站点处于正常工作状态。而此时合成帧中测出的看门狗状态位则没有实际意义。

TDMOW串行总线分布录波装置中信息的编码与传输由设计在各个子录波器中的微帧数据分时控制切换电路、串行编码电路和串行解码电路实现。

参见图2、3、4。微帧数据分时控制切换电路由控制数据自动切换输出电路、状态数据自动切换输入电路、数据帧同步切换控制电路与子站编号自动识别控制电路4部分构成。

控制数据自动切换输出电路由8D触发器GU15及多路切换开关GU16构成。工作时，ARM通过相应的I/O口输出控制数据，包括主从控制、队列控制、计算控制、录值控制、录波控制、定值控制、令牌控制与看门狗控制等。这些信号被分别引至GU15的输入端，然后在20mS时钟的前沿被锁存，并在整个20mS数据帧期间保持不变。该锁存信号被分别接至多路开关GU16的输入端A0—A7，然后在使能端EN使能的情况下，由编码控制端S0—S2控制输出。S0、S1、S2的控制编码受数据帧同步切换控制电路的控制，将从0到7，每25uS自动加1，切换1次，将A0—A7端的锁存数据依次切换到Y端输出，从而实现每1个25uS微数据帧编码1个控制数据位的串行编码要求。

状态数据自动切换输入电路由译码器GU18、8个D触发器GU28—GU35及对应的8个输入控制与门GU20—GU27构成。其中D触发器GU28—GU35的数据输入端接在一起，再连接到串行解码电路的数据解码输出，以接收来自总线的解码后的状态位数据；同时其对应的控制与门GU20—GU27的一个输入端连接到串行解码电路的帧同步脉冲输出端，以接收来自串行解码电路的帧同步脉冲；而与门各自的另一个输入端则分别接至译码器GU18的输出端Y0—Y7。

工作时，帧同步切换控制电路GU17输出的编码信号加到译码器GU18的译码输入端A0—A3上，不同的编码，将使译码器GU18译中不同的输出端。由于帧同步切换控制电路GU17的输出编码从0到7，每25uS自动加1，切换1次，所以将依次使译码器GU18的输出端Y0—Y7被译中并输出高电平，而其余未被译中的输出端则保持低电平。这就使得与门GU20—GU27依次被选通。于是帧同步脉冲将通过被选通的与门加到对应D触发器的时钟（CLK）脚上，并触发D触发器，将其数据输入端接收到的状态位数据锁存到输出Q端。串行解码电路每25uS解出一个状态位，帧同步切换控制电路GU16正好切换一个编码，译码器GU17将选通一个与门，于是串行解码电路解出的状态位被依次锁存到不同的D触发器。在200uS子帧头出现时，ARM被中断并将前200uS子数据帧期间锁存的8个状态位读入，这就完成了1个子数据帧中8个微数据帧解码信号的顺序锁存与同步读取。

帧同步切换控制电路由计数器GU17构成，计数器的输出端Q0、Q1、Q2则分别同时连接到8选1多路开关GU16的3个编码输入端S0、S1、S2以及3选8译码器GU18的3个译码输入端A0、A1、A2。

工作时，计数器GU17在每个200uS时钟前沿被清零，然后开始计数，每25uS自动加1；所以计数器GU17的输出端Q0、Q1、Q2输出的编码将从000变到111（十进制的7），然后回零，重复循环。而这将使控制数据输出电路与状态数据输入电路实现同步切换，每25uS切换1个通道。例如当帧同步切换控制电路输出编码为000时，多路开关GU16的0通道被选中，A0到Y接通。于是主从控制位通过A0—Y输出到编码电路，经编码后加载到总线上，由解码电路接收；解码后的主从状态位则输出到D触发器GU28—GU35的数据输入端。而与此同时，帧同步切换控制电路输出的000编码也使得译码器GU18的Y0输出端被译中，于是与门G20开通，来自解码电路的帧同步脉冲将通过G20输出，触发D触发器GU28，将加至GU28数据端的主从状态位数据锁存到Q端。到下一个25uS帧，计数器GU16的输出编码变为001，于是多路开关GU16的1通道被选中，A1到Y接通。队列控制位通过A1—Y输出到编码电路；解码后的队列状态位则输出到D触发器GU28—GU35的数据输入端。与此同时，帧同步切换控制电路输出的001编码也使得译码器GU18的Y1输出端被译中，于是与门G21开通，来自解码电路的帧同步脉冲将通过G21输出，触发D触发器GU29，将加至GU29数据端的队列状态位数据锁存到Q端。余此类推。

子站编号自动识别控制电路主要用来产生控制数据编码输出的信号，即控制多路开关G16的使能端EN。之所以要控制编码数据的输出，是因为按照前面介绍的数据帧编码与传输法则，在每个20mS数据帧中，第1—3共3个子数据帧是合成帧，所以在这些子帧时段内，所有子站，从0号到31号，无论是何站号（即5位拨码开关设定的本机IP地址），均需输出编码数据，即必须使多路开关G16使能（将其EN端置0）。而第4到第35、第36到第67以及第68到第99这3组子数据帧均为分时帧，所以在这些子帧时段内，则只有与本机IP设置号码相符的子站才允许输出编码数据，需要使能多路开关G16。例如，第4、第36及第68帧，只有0号子站允许输出编码数据，需要使能多路开关G16，其它子站则必须关断G16（将其EN端置1）。又比如，第5、第37及第69帧，只有1号子站允许输出编码数据，需要使能多路开关G16，其它子站则必须关断G16，等等。余此类推。而第100帧，所有子站均不允许输出编码数据，只有主站输出帧头及校时分标记位，所以所有子站均应关断G16。

子站编号自动识别控制电路由8位比较器GU14、计数器GU11、GU12、GU13以及相关门电路GU01—GU10组成。工作时，在每个20mS时钟的前沿，即每个数据帧的开始，计数器被清零。计数器GU13的输出Q0、Q1被置0，与门GU07输出0，反向门GU08输出1，所以或门GU09输出端IDEN=1。同时计数器GU12的输出Q0、Q1、Q5、Q6被置0，与非门GU06输出1。由于此时IDEN端为1，所以与非门GU10输出0，多路开关GU16被使能，控制数据位能够通过GU16输出到数据编码电路。此后每经过一个200uS数据帧，计数器GU13的计数加1，直到计数为3（Q0=1、Q1=1），与门GU07输出由0变1，反向门GU08输出（即计数器的CAI端）由1变0，计数器GU13停止计数，并将此状态一直保持到下一个20mS清零脉冲到来之前（即在本数据帧的其余97个子数据帧的时段内GU13一直停止计数）。这时或门GU09输出端IDEN=0。所以与非门GU10输出0，被关断。很显然，在20mS数据帧开始后的前3个200uS子数据帧期间，多路开关GU16一直开通，且此过程与本机IP地址的设置无关。也就是说，在第0、1、2这3个数据帧时段，所有子站均能输出数据，从而保证了这3个子数据帧是合成帧。

再来看一下第4到第99帧的数据编码控制。图4中GU14是位比较器，它可以用来比较接到其A组输入和B组输入的两组二进制编码数据是否相同，如果相同，其BQ端则输出1，否则输出0。GU14的B组输入B0—B4接收来自拨码开关的本机IP地址设置；A组输入A0—A4接收来自计数器GU11输出端Q0—Q4输出的站号编码。在20mS时钟前沿，站号编码计数器GU11通过或门GU04被清零，其Q0—Q4输出编码为00000。之后由于在前3个子数据帧期间GU07一直输出0，计数器GU11的计数控制门GU02被关断，所以GU11并不计数，并保持其输出为零。从第4个子帧开始，GU07输出由0变1；计数器GU11的计数控制门GU02被打开，GU11开始计数。GU11的计数从0到31，Q0—Q4输出编码也由00000变到11111，每200uS加1。在此期间，每次其编码总与TDMOW串行总线系统中某一个子站的IP设置相同。也就是说，可以选中一个子站，使其位比较器GU14的输出BQ=1，进而使其或门GU09的输出IDEN=1，与非门GU10的输出等于0，从而使多路开关GU16使能，控制数据位能够通过GU16输出到数据编码电路。而其它所有子站则因自身IP设置与GU11输出的站号编码不同而未被选中，相应的位比较器GU14的输出BQ=0，或门GU09输出IDEN=0，与非门GU10的输出等于1，从而使多路开关GU16关断，控制数据位不能输出。这就保证了在第4到第99子数据帧期间，每次只能有一个子站能输出控制位编码，即这些帧均为分时帧。

需要指出的是，当计数器GU11的计数从0计到31，Q0—Q4输出编码变为11111，与门GU05的输出将由0变1。于是计数控制门GU02被关断，清零控制门GU03被打开。下一个200uS脉冲将通过GU03、GU04使GU11清零。GU11清零后其输出Q0—Q4被重置为00000，与门GU05的输出将由1变0。于是清零控制门GU03被关断，而计数控制门GU02再度被打开。计数器GU11将从0到31，重新开始计数。以上过程将重复3次，每次从0到31，共计96帧。如果考虑到前3个合成帧，也就是从第4子帧到第99子帧。

最后来考察第100帧的情况。计数器GU12的计数设定值为99。从20mS脉冲前沿GU12被清零后开始计算，前99个子帧期间GU06始终输出1，所以使能控制门GU10是打开的。但当GU12计数到99，其输出Q0、Q1、Q5、Q6的编码为1111，于是GU06输出由1变0，使能控制门GU10关断，所有子站将被禁止从各自的多路开关GU16输出控制位数据。这时只有主站能够分别通过帧头编码电路和校时分脉冲信号编码电路输出帧头及校时分标记位。

编码电路中帧头编码电路主要用来产生基准帧头、子帧头或微帧头；分校时脉冲编码电路可以用来产生分校时脉冲标记位编码；数据编码电路则负责完成控制数据位的编码。前两种编码，即帧头编码与分校时脉冲标记位编码只需要由主站产生即可，从站子录波器虽然具备同样的电路和能力，但受主从位的控制，从站子录波器并不向总线输出该两种编码。

帧头编码电路由计数器CU12、CU14、CU16以及门电路CU13、CU15、CU17、CU18和CU19组成。

在20mS脉冲前沿，计数器CU16被清零，其输出Q0、Q1、Q3被置0，与非门CU17输出1。之后CU16开始微秒计数。当计数到11uS时，其输出Q0、Q1、Q3变为111。于是与非门CU17的输出由1变0。由于此时计数器CU16的CAI端也同时变为0，所以计数器将停止计数，致使与非门CU17的输出在20mS数据帧的剩余时间内一直保持为0，直到下一个20mS脉冲的前沿到来时计数器CU16被再次清零为止。很显然，在数据帧周期内，从20mS前沿开始，CU17输出了一个11uS宽的正脉冲，即20mS帧基准脉冲编码信号。同时在200uS时钟脉冲的前沿，计数器CU14被清零，其输出Q0、Q1、Q2被置0，与非门CU15输出1。之后CU14开始微秒计数。当计数到7uS时，其输出Q0、Q1、Q2变为111。于是与非门CU15的输出由1变0。计数器将停止计数，致使与非门CU15的输出在200uS的剩余时间内一直保持为0，直到下一个200uS脉冲的前沿到来时计数器CU14被再次清零为止。很显然，在200uS（即1个子数据帧）的周期内，从200uS前沿开始，CU15输出了一个7uS宽的正脉冲，即子帧头脉冲编码信号。

同理，在25uS时钟脉冲的前沿，计数器CU12被清零，其输出Q0、Q1被置0，与非门CU13输出1。之后CU12开始微秒计数。当计数到3uS时，其输出Q0、Q1变为11。于是与非门CU13的输出由1变0。计数器将停止计数，致使与非门CU13的输出在25uS的剩余时间内一直保持为0，直到下一个25uS脉冲的前沿到来时计数器CU12被再次清零为止。很显然，在25uS（即1个微数据帧）的周期内，从25uS前沿开始，CU13输出了一个3uS宽的正脉冲，即微帧头脉冲编码信号。

帧基准、子帧头及微帧头脉冲编码信号被同时接至或门CU18的输入。CU18的输出信号将由3个信号中脉冲宽度最宽的一个来确定。即当20mS、200uS与25uS时钟脉冲同时出现时，CU18将输出11uS宽的帧基准脉冲编码信号。而当200uS与25uS时钟脉冲同时出现时，CU18将输出7uS宽的子帧头脉冲编码信号。否则CU18将输出3uS宽的微帧头脉冲编码信号。

CU18输出的帧头信号接至与门CU19的一个输入端，而与门CU19的另一个输入端则受主从信号的控制。由于主站输出的主从控制信号ROW0＝1，所以CU19开通，帧头信号可以经与门CU19输出。而从站输出的主从控制信号ROW0＝0，所以CU19关断，帧头信号最终不能输出到总线。

分校时脉冲编码电路由计数器CU07、CU09，门电路CU06、CU08、CU10、CU11以及校时分脉冲延迟电路组成。

计数器CU07及反向门CU06、与门CU08构成校时分起始位编码电路。工作时计数器CU07在25uS时钟前沿被清零，CU08输出0。然后CU07开始微秒计数。当计到13uS时，CU08输出由0变1。之后CU07停止计数，CU08保持输出1，直到下一个25uS时钟前沿CU07被清零为止。

计数器CU09及与非门CU10构成校时分终止位编码电路。工作时计数器CU09在25uS时钟前沿被清零，CU10输出1。然后CU09开始微秒计数。当计到17uS时，CU10输出由1变0。之后CU09停止计数，CU10保持输出0，直到下一个25uS时钟前沿CU09被清零为止。

CU08及CU10的输出被分别接至与门CU11的2个输入脚。在25uS宽的微数据帧时段内，CU08输出的校时分起始位脉冲从13uS到25uS为高；而CU10输出的校时分终止位脉冲从0uS到17uS为高；所以通过与门CU11合成的信号应该是从13uS到17uS的一个4uS宽的正脉冲。而该4uS宽的校时分脉冲编码信号最终能否通过与门CU11加载到总线上，还取决于连接到该与门另外2个输入脚上的校时分脉冲信号C1m及主从控制信号ROWO。

校时分脉冲信号C1m是校时分脉冲延迟电路的输出。该延迟电路作用是，当校时控制电路有校时分脉冲信号（L1m）出现时，可将其延迟并展宽。即当L1m出现后，校时分脉冲延迟电路将在紧接的下一个微帧开始时输出（C1m）1个25uS宽的正脉冲。因此，如果在前一个微帧中有L1m出现，使得C1m在本帧整个25uS期间内保持高；同时主站的主从控制信号ROW0＝1，则CU11开通，上述4uS宽的校时分脉冲编码信号就可以经与门CU11输出。也就是说，只要主站有校时分脉冲出现，CU11就会输出校时分脉冲编码。从站不输出校时分脉冲编码。

数据编码电路由计数器CU21、CU23及门电路CU20、CU22、CU24、CU25组成。计数器CU21及与门CU22、反向门CU20构成数据起始位编码电路。该电路与前面提到的校时分起始位生成电路的结构及工作原理相同，它能在25uS宽的微数据帧的时段内，输出1个从17uS到25uS，宽8uS的高电平脉冲。而计数器CU23及与非门CU24则构成数据终止位编码电路。该电路与前面提到的校时分终止位编码电路的结构及工作原理相同，它能在25uS宽的微数据帧的时段内，输出1个从0uS到22uS，宽22uS的高电平脉冲。这两个脉冲信号分别加至与门CU25的2个输入脚，其合成的信号应该是从17uS到22uS的一个5uS宽的正脉冲。与门CU25的另一个输入脚受数据位的控制。如果数据位为1，该5uS宽的数据编码正脉冲将可以通过CU25加载到总线上。如果数据位为0，或者多路开关G16关断（此时其输出Y=0），则CU25输出将为低，不输出数据编码脉冲。

编码合成电路由或门CU26构成。CU26的3个输入脚分别接收来自帧头编码电路、分校时脉冲编码电路及数据编码电路的编码信号。由于在每个25uS宽的微数据帧时段内，帧头脉冲是出现在第0uS—11uS时段，分校时脉冲编码是出现在第13uS—17uS时段，而数据编码出现在第17uS—22uS时段，所以通过或门CU26合成的编码信号即是一个完整的微帧编码信号。该信号被用于控制总线接口电路的DUO，实现微帧编码信号到TDMOW总线的输出。

解码电路通过总线接口电路中接收反向门DUI接收来自总线的编码信号，然后解码。解码电路由帧基准脉冲解码电路、子帧头解码电路、微帧头解码电路、校时分脉冲解码电路、数据解码电路以及帧同步信号发生电路等几部分构成。

帧基准脉冲解码电路由复位电路、正跳变前沿微分电路、基准帧头脉宽识别电路及帧基准脉冲延迟电路构成。参考图4，正跳变前沿微分电路由D触发器DU38、DU39及门电路DU40、DU41构成。工作时，经DUI反向后的总线编码信号Cin加到DU38的输入D端。当信号Cin持续为高、持续为低或发生从高到低的跳变时，DU41的输出均保持为低电平不变；而在Cin发生从低到高的正跳变时，DU41则将输出1个宽度为1uS的正脉冲。该脉冲加到R—S触发器DU33的S端，使DU33的输出Q端置1。

基准帧头脉宽识别电路由R—S触发器DU33、脉宽计数器DU36以及门电路DU34、DU37、DU35构成。当Cin出现正跳变时，正跳变前沿微分电路检出正跳变前沿，使DU33的输出Q端置1，计数控制门DU34开通，脉宽计数器DU36开始250nS计数。如果此后Cin持续为高且高电平宽度达到43（250nSx43 =10.75uS），即其宽度接近基准帧头（11uS），超过了子帧头（7uS）以及分校时脉冲标记位加数据位的宽度（4uS＋5uS＝9uS），计数器DU36将置位并停止计数，表示刚刚检测到的正脉冲即为基准帧头。反之，如果Cin持续为高的时间不到43nS就变低，则表示刚刚检测到的正脉冲不是基准帧头。这时计数控制门DU34关断，DU36将停止计数。此时DU35输出为1，同时DU30输出也为1，于是DU31开通，1uS脉冲将通过DU31、DU32对R—S触发器DU33及计数器DU36、DU44进行复位。此轮对正跳变后可能出现的基准帧头的搜寻即告结束，基准帧头脉宽识别电路将等待下一个正脉冲的出现。

帧基准脉冲延迟电路由计数器DU44、DU46及门电路DU42、DU43、DU45、DU47构成。在上述搜寻基准帧头的过程中，当检测到基准帧头，计数器DU36置位并停止计数后，DU37输出1，计数控制门DU42开通，于是帧基准脉冲延迟电路的第一级计数器DU44开始对来自微帧解码电路的25uS微帧头脉冲进行计数。当计到8时，即正好是一个子帧（8x25uS=200uS）的时间，DU44置位，与门DU45开通。下一微秒时钟到来，DU45将输出一个宽度为1uS的脉冲。该脉冲一方面将送入帧基准脉冲延迟电路的第二级计数器DU46进行计数，同时又通过或门DU43输出，对计数器DU44进行复位。复位后的计数器DU44将继续对微帧头脉冲进行计数。每次计数到8，即通过DU45输出一个1uS的脉冲，然后再复位。直到重复100次，第二级计数器DU46的计数达到100，与门DU47开通。下一微秒时钟到来，DU47将输出一个宽度为1uS的脉冲。该脉冲即为帧基准脉冲（SST）。帧基准脉冲SST与20mS基准LST同步，但正好滞后20mS基准一帧的时间（8x100x25uS=20mS）。

复位电路由反向门DU30、与门DU31以及或门DU32构成。可以有3路信号对计数器DU36、DU44、DU46及R—S触发器DU33复位。一是来自上电复位电路（Power On Reset，缩写POR，图中未画出）的复位信号；另一路是来自DU47输出的帧基准脉冲本身；还有一路信号来自与门DU31。当脉宽计数器DU36计数未达到设定值（DU35输出为1）且总线编码信号Cin为低时（DU30输出为1），与门DU31开通，1uS脉冲信号将通过与门DU31、或门DU32发出复位信号，复位计数器DU36、DU44、DU46及R—S触发器DU33，从而保证在检测到正跳变脉冲，但又未检出基准帧头的情况下，电路能立即复位，以准备下一轮搜索。

帧同步信号发生电路由计数器DU01及与门DU02构成。工作时，计数器DU01在25uS时钟前沿被清零，然后开始计数。当计数到24uS，与门DU02输出将由0变1。在第25uS，新的一个25uS时钟前沿到来，计数器DU01再次被清零，与门DU02输出又将由1变0，如是重复工作。因此该电路产生的输出是一个周期仍为25uS，宽度为1uS的时钟，称作帧同步时钟。因为该时钟实际上与25uS微帧信号同步，但滞后微帧信号24uS。或者说是超前微帧信号1uS。

子帧头解码电路由计数器DU08及门电路DU26、DU07、DU09、DU10构成。总线编码信号Cin加到与门DU26的一个输入端。工作时，计数器DU08在25uS时钟前沿被清零。在接下来的子帧头时段内，Cin应有7uS时间持续为高。于是DU26开通，计数器DU08开始250nS计数。当计数达到27（250nSx27=6.75uS）时，便可确认该帧头为子帧头。于是计数器DU08置位并停止计数。DU09输出1并在下一个25uS脉冲前沿到来之前一直保持为1。此时与门DU10开通。帧同步脉冲到来时，DU10将输出一个1uS宽的正脉冲。该脉冲即为子帧头同步脉冲。子帧头同步脉冲被用来中断ARM，以告知ARM前一个子数据帧已经结束。这时ARM可以读取由D触发器GU28—GU35锁存的状态位数据并作其它相关处理。

微帧头解码电路由计数器DU04及门电路DU26、DU03、DU05、DU6构成。总线编码信号Cin加到与门DU26的一个输入端。工作时，计数器DU04在25uS时钟前沿被清零。在接下来的微帧头时段内，Cin应有3uS时间持续为高。于是DU26开通，计数器DU04开始250nS计数。当计数达到11（250nSx11=2.75uS）时，便可确认该帧头为微帧头。于是计数器DU04置位并停止计数。DU05输出1并在下一个25uS脉冲前沿到来之前一直保持为1。此时与门DU06开通。帧同步脉冲到来时，DU06将输出一个1uS宽的正脉冲。该脉冲即为微帧头同步脉冲。微帧头同步脉冲将用作帧基准脉冲延迟电路的计数时钟。

校时分脉冲解码电路由校时分脉冲起始位控制电路、校时分脉冲终止位控制电路及校时分标记脉冲宽度识别电路3部分组成。其中校时分脉冲起始位控制电路由计数器DU12及门电路DU11、DU13构成。校时分脉冲终止位控制电路则由计数器DU20及门电路DU19、DU21构成。而校时分标记脉冲宽度识别电路则由计数器DU16及门电路DU14、DU15、DU17、DU18构成。工作时，起始位控制计数器DU12、终止位控制计数器DU20及脉冲宽度识别计数器DU16均在25uS脉冲前沿被清零。这时DU19输出1，DU13输出0。之后计数器开始计数。起始位控制计数器DU12计数到14uS时将置位并停止计数。DU13输出由0变1。这时DU20尚未计数到18uS，所以DU19输出仍为1。如果本帧内无校时分标记编码信号，此时总线输入编码信号Cin应为低，所以脉宽计数控制门DU14不开通，脉宽识别计数器DU16也不计数。但如果这时有校时分标记编码信号，Cin应为高且其宽度应在4uS（16x250nS）左右。于是脉宽计数控制门DU14在终止位控制计数器DU20计数达到18uS之前将保持开通，脉宽识别计数器DU16开始250nS计数。计数到15（15x250nS＝3.75uS），DU16将置位并停止计数。于是DU17输出由0变1并在本微帧剩余时间内一直保持为1，因此DU18开通。帧同步脉冲到来时，DU18将输出一个1uS宽的正脉冲。该脉冲即为校时分脉冲（S1m）。

校时分脉冲S1m被接到校时控制电路三态输入驱动门OU64的输入端。对系统中所有从站而言，由于其主从控制位（即内外日历时钟切换控制信号）ROW0＝0，所以OU65与OU36的输入级（A—XB）是关断的，而OU64则是开通的。于是S1m经OU64，OU36的输出级（XB—Z）送达ARM的EGPIO14引脚以及DSP的BIO引脚，分别中断ARM与DSP，以完成系统日历时钟的绝对校时与数据绝对时间标记。

数据解码电路由数据解码起始位控制电路与数据位标记脉冲宽度识别电路两部分组成。其中数据解码起始位控制电路由计数器DU20及门电路DU19、DU21构成。而数据位标记脉冲宽度识别电路则由计数器DU24及门电路DU22、DU23、DU25构成。工作时，起始位控制计数器DU20及脉宽识别计数器DU24均在25uS脉冲前沿被清零。这时DU21输出0，所以脉宽计数控制门DU22关断，脉宽识别计数器DU24不计数。之后起始位控制计数器DU20开始计数。当计数到17uS，DU20置位并停止计数，DU21输出由0变1。如果本微数据帧中数据位的编码为0，总线输入编码信号Cin应为低，这时脉宽计数控制门DU22仍不开通，DU24也不计数。于是DU25在本微数据帧的数据位编码时段内将保持为0。也就是说，本微数据帧解出的状态数据位为0。但如果本微数据帧数据位的编码为１，则从第17uS开始，总线输入编码信号Cin则应为高，且其宽度应在5uS（20x250nS）左右。所以这时脉宽计数控制门DU22开通，DU24开始250nS计数。当计数达到19（19x250nS＝4.75uS），DU24置位并停止计数。于是DU25输出由0变1并在本微数据帧的数据位编码时段内保持为1。也就是说，本微数据帧解出的状态数据位为1。

DU25的输出直接连接到D触发器DU28—DU35的数据输入端。而帧同步控制信号则通过数据位锁存控制门DU20—DU27送到D触发器DU28—DU35的时钟（CLK）端。数据位锁存控制门DU20—DU27受状态数据自动切换输入电路译码器GU18输出编码的控制，每个微数据帧都有1个控制门开通而其它控制门关断。所以无论解码电路解出的状态数据位为0或者为1，都将在帧同步信号的触发下，锁存到相应的数据位锁存器DU28—DU35中。当1个200uS子数据帧中8个25uS微数据帧的状态数据位分别被锁存到8个D触发器中之后，200uS子帧头脉冲将中断ARM，由ARM读取所有8个状态位。 

Claims (4)

1.一种分布录波装置的TDMOW串行总线结构，其特征在于：分布录波装置中有多个子录波器，子录波器设计有串行总线数据接口电路和时钟与校时控制电路；时钟与校时控制电路包括时钟电路、校时信号控制电路与精确计时电路三部分；时钟电路包含本地时钟，基准时钟以及脉宽整形电路与脉冲延迟电路；校时信号控制电路包括校时脉冲自动切换电路以及校时脉冲自动延迟电路；

TDMOW串行总线是按时分多路原理工作的一总线，工作时，在TDMOW串行总线分布录波装置中，所有子录波器均是从站，分布录波装置中编号最小的子录波器将同时自动成为主站，负责向串行总线输出帧基准信号、帧头信号以及分校时脉冲编码信号；所有子录波器，包括主站本身，都作为从站接收来自TDMOW串行总线的帧基准信号、帧头信号以及分校时脉冲编码信号；各个子录波器的编码输出信号Cout与共享的编码输入信号Cin是“或”的关系，各个子录波器将信息编码后，分时切换加载到总线上，实现数据的传输与共享；

各个子录波器通过串行总线数据接口电路连接到分布录波装置的总线上，串行总线由一根信号线与一根地线构成，串行总线数据接口电路由串行总线接口驱动电路、微帧数据分时控制切换电路、串行编码电路和串行解码电路构成；

所述串行总线接口驱动电路包括接收和发送两部分，串行总线接口驱动电路中的接收电路由反向缓冲门DUI构成；发送电路则由同向三态门DUO及上拉电阻DUR构成，同向三态门DUO的输入端被固定接地，而控制端则受编码电路输出编码信号Cout的控制；

所述微帧数据分时控制切换电路由控制数据自动切换输出电路、状态数据自动切换输入电路、数据帧同步切换控制电路与子站编号自动识别控制电路4部分构成；

所述串行编码电路由帧头编码电路、分校时脉冲编码电路、数据编码电路以及编码合成电路组成；其中，帧头编码电路包括微帧头编码电路、子帧头编码电路和基准帧头编码电路；

所述串行解码电路由帧基准脉冲解码电路、子帧头解码电路、微帧头解码电路、校时分脉冲解码电路、数据解码电路以及帧同步信号发生电路几部分构成，串行解码电路通过总线接口电路中接收反向门DUI接收来自总线的编码信号，然后解码；

所述微帧数据分时控制切换电路中，控制数据自动切换输出电路由8D触发器GU15及多路切换开关GU16构成；

状态数据自动切换输入电路由译码器GU18、8个D触发器GU28—GU35及对应的8个输入控制与门GU20—GU27构成，其中D触发器GU28—GU35的数据输入端接在一起，再连接到串行解码电路的数据解码输出，接收来自串行总线的解码后的状态位数据；同时其对应的控制与门GU20—GU27的各一个输入端连接到串行解码电路的帧同步脉冲输出端，接收来自串行解码电路的帧同步脉冲；与门各自的另一个输入端分别接至译码器GU18的输出端Y0—Y7；

数据帧同步切换控制电路由计数器GU17构成，计数器GU17的输出端Q0、Q1和Q2分别同时连接到8选1多路开关GU16的3个编码输入端S0、S1和S2以及3选8译码器GU18的3个译码输入端A0、A1和A2；

子站编号自动识别控制电路由8位比较器GU14、计数器GU11、GU12和GU13以及相关门电路GU01—GU10组成;

所述串行编码电路中的帧头编码电路由计数器CU12、CU14和CU16以及门电路CU13、CU15、CU17、CU18和CU19组成；计数器CU12及与非门CU13构成微帧头编码电路，计数器CU14及与非门CU15构成子帧头编码电路，计数器CU16及与非门CU17构成基准帧头编码电路；或门CU18及与门CU19构成帧头编码合成电路，或门CU18的3个输入脚分别接收来自与非门CU13 、CU15 和CU17的帧头编码信号，CU18的输出接至CU19的一个输入脚，CU19的另一个输入脚则接至校时控制切换电路的主从控制ROW0输出；

分校时脉冲编码电路由计数器CU07和CU09，门电路CU06、CU08、CU10和CU11以及校时分脉冲延迟电路组成；计数器CU07及反向门CU06、与门CU08构成校时分起始位编码电路，计数器CU09及与非门CU10构成校时分终止位编码电路；与门CU08及与非门CU10的输出分别接至与门CU11的2个输入脚，与门CU11的另外2个输入脚则分别接至校时分脉冲延迟电路的输出C1m以及校时控制切换电路的主从控制ROW0输出；

数据编码电路由计数器CU21和CU23及门电路CU20、CU22、CU24和CU25组成，计数器CU21及与门CU22、反向门CU20构成数据起始位编码电路，计数器CU23及与非门CU24构成数据终止位编码电路，与门CU22及与非门CU24的输出分别接至与门CU25的2个输入脚，与门CU25的另一个输入脚则接至8选1多路开关GU16的数据输出端；

编码合成电路由或门CU26构成，或门CU26的3个输入脚分别接收来自帧头编码电路CU19、分校时脉冲编码电路CU11及数据编码电路CU25的编码信号；

所述串行解码电路的帧基准脉冲解码电路由复位电路、正跳变前沿微分电路、基准帧头脉宽识别电路及帧基准脉冲延迟电路构成，其中，复位电路由反向门DU30、与门DU31以及或门DU32构成；正跳变前沿微分电路由D触发器DU38和DU39及门电路DU40和DU41构成；基准帧头脉宽识别电路由R—S触发器DU33、脉宽计数器DU36以及门电路DU34、DU37和DU35构成；帧基准脉冲延迟电路由计数器DU44和DU46及门电路DU42、DU43、DU45和DU47构成；

子帧头解码电路由计数器DU08及门电路DU26、DU07、DU09和DU10构成；微帧头解码电路由计数器DU04及门电路DU26、DU03、DU05和DU6构成；

校时分脉冲解码电路由校时分脉冲起始位控制电路、校时分脉冲终止位控制电路及校时分标记脉冲宽度识别电路3部分组成，其中校时分脉冲起始位控制电路由计数器DU12及门电路DU11和DU13构成，校时分脉冲终止位控制电路则由计数器DU20及门电路DU19和DU21构成，校时分脉冲宽度识别电路由计数器DU16及门电路DU14、DU15、DU17和DU18构成；

数据解码电路由数据解码起始位控制电路与数据位标记脉冲宽度识别电路两部分组成，其中数据解码起始位控制电路由计数器DU20及门电路DU19和DU21构成，数据位标记脉冲宽度识别电路由计数器DU24及门电路DU22、DU23和DU25构成；

帧同步信号发生电路由计数器DU01及与门DU02构成。

2.如权利要求1所述的TDMOW串行总线结构，其特征在于：所述分布录波装置中有多个子录波器，是指 TDMOW串行总线最多可以连接32个子录波器，通过5位IP地址拨码开关进行设置。

3.一种如权利要求1所述的TDMOW串行总线结构的分布录波装置的TDMOW串行总线编码方法，其特征在于：装置中要传输的信息在时钟的同步下，按帧编码，按帧传输，帧编码采用统一精简的格式；每1帧中包含若干子帧；每个子帧中又包含若干微帧，所有微帧均为数据帧，其结构相同；

子帧分两类，一类是分时帧，一类是合成帧；分时帧是指在子帧时段内，仅由1个子站独占总线资源，通过总线发送的子帧；而合成帧则是指在子帧时段内，由所有子站共享总线资源，通过总线同时、同步发送的子帧；分时帧用来向系统中所有其它子站传送本站的相关数据和信息，合成帧用来直接获得控制状态数据；

所述帧中包含若干子帧，子帧中又包含若干微帧，是指每20mS为1帧；1帧中包含100个200uS宽的子帧；每个子帧中又包含8个25uS宽的微帧；

所述子帧结构中包含了8个25 uS宽的微帧，各个微帧的结构相同，均包括帧头、引导位，校时分脉冲标记位、数据位与帧尾；代表普通微帧开始的帧头为3uS宽，代表一个200uS宽的子帧开始的帧头为7uS宽，代表一个20mS宽的帧开始的帧头为11uS宽；除了帧头，8个微帧各自的引导位与帧尾都是相同的，而每个微帧各自的校时分脉冲标记位的含义也是相同的；8个微帧各自的数据位所代表的含义各不相同。

4.如权利要求3所述的TDMOW串行总线编码方法，其特征在于：所述每个微帧各自的校时分脉冲标记位的含义相同，是指如果前一个微帧期间没有出现校时分脉冲，则本微帧的校时分脉冲标记位为0，否则为1；所述8个微帧各自的数据位所代表的含义各不相同，其具体含义为；代表主从控制位MFR0；代表队列同步控制位MFR1；代表同步计算控制位MFR2；代表同步录波控制位MFR3；代表同步录值控制位MFR4；代表定值控制位MFR5；代表令牌控制位MFR6；代表看门狗控制位MFR7。

Images