CN105182207A - 一种芯片错误注入测试方法及装置 - Google Patents
一种芯片错误注入测试方法及装置 Download PDFInfo
- Publication number
- CN105182207A CN105182207A CN201410242091.XA CN201410242091A CN105182207A CN 105182207 A CN105182207 A CN 105182207A CN 201410242091 A CN201410242091 A CN 201410242091A CN 105182207 A CN105182207 A CN 105182207A
- Authority
- CN
- China
- Prior art keywords
- chip
- test data
- data set
- error injection
- report
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明属于芯片的测试技术领域,提供了一种芯片错误注入的测试方法及装置。所述方法包括:将测试数据组输入到待检测芯片的存储区中;在待检测芯片运行过程中对其进行错误注入;读取错误注入后的测试数据组,判断所述错误注入后的测试数据组与输入的测试数据组是否相同;若相同,则对所述存储区中的测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中,以重新进行错误注入测试;若不相同,则记录芯片的告警情况,以计算芯片的漏报率。本发明通过所述对测试数据组进行更改,增加了安全芯片在错误注入后的出错类型,从而提高了对安全芯片的安全性评估的准确性。
Description
技术领域
本发明属于芯片的测试技术领域,尤其涉及一种芯片错误注入测试方法及装置。
背景技术
随着社会信息化的日益发展,信息安全产品逐步得到普及,安全芯片也随之得到越来越广泛的应用。在安全芯片出厂之前,都必须对其安全性进行分析。而错误注入是对安全芯片进行攻击和分析的有效手段之一。错误注入是指在外面干扰(如激光注入)的情况下,使芯片存储数据出错或运算出错。安全芯片对错误注入都会采取相应的防御措施。当芯片检测到数据出错时,则发出告警;若芯片没有检测到数据出错时,则产生漏报警。根据芯片的告警和漏告警情况计算得到的漏报率,成为衡量芯片安全性的重要指标。
现行的采用错误注入对安全芯片进行漏报率的统计方法为:利用计算机向芯片的存储区输入一组数据并进行错误注入,然后对芯片的告警和漏告警次数进行统计。不改变所输入数据的值,重新再进行错误注入和结果统计,根据若干次的统计结果计算出安全芯片的漏报率。然而,由于电路结构、实现工艺等的不同,一些特殊存储器在进行错误注入时,数据出错类型不具有随机性,表现为对存储区中的同一组数据进行错误注入时,产生相同的错误类型,从而导致芯片的告警和漏告警统计不合理,不能准确地实现对安全芯片的安全性评估。
发明内容
本发明的目的在于提供一种基于对输入的测试数据组进行更改的芯片错误注入测试方法及装置,以增加安全芯片在错误注入后的出错类型,提高对安全芯片的安全性评估的准确性。
本发明是这样实现的,一种芯片错误注入测试方法,所述方法包括:
将测试数据组输入到待检测芯片的存储区中;
在待检测芯片运行过程中对其进行错误注入;
读取错误注入后的测试数据组,判断所述错误注入后的测试数据组与输入的测试数据组是否相同;
在所述错误注入后的测试数据组与输入的测试数据组不相同时,记录芯片的告警情况,以计算芯片的漏报率。
进一步地,所述方法还包括:
所述错误注入后的测试数据组与输入的测试数据组相同时,对所述存储区中的测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中,以重新进行错误注入测试。
本发明的第二方面,还提供了一种芯片错误注入测试装置,所述装置包括:
数据输入模块,用于将测试数据组输入到待检测芯片的存储区中;
错误注入模块,用于在待检测芯片运行过程中对其进行错误注入;
数据对比模块,用于读取错误注入后的测试数据组,判断所述错误注入后的测试数据组与输入的测试数据组是否相同;
统计模块,用于在所述错误注入后的测试数据组与输入的测试数据组不相同时,记录芯片的告警情况,以计算芯片的漏报率。
进一步地,所述装置还包括数据变更模块;
所述数据变更模块,用于在所述错误注入后的测试数据组与输入的测试数据组相同时,对所述存储区中的测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中,以重新进行错误注入测试。
与现有技术相比,本发明通过判断错误注入后的测试数据组与输入的测试数据组是否相同;若相同,则对所述存储区中的测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中以重新进行错误注入测试;否则,待检测芯片的告警情况,记录待检测芯片的告警情况,以计算待检测芯片的漏报率。通过所述对测试数据组进行更改,增加了安全芯片在错误注入后的出错类型,从而提高了对安全芯片的安全性评估的准确性。
附图说明
图1是本发明实施例一提供的芯片错误注入测试方法的第一实现流程图;
图2是本发明实施例一提供的芯片错误注入测试方法的第二实现流程图;
图3是本发明实施例二提供的芯片错误注入测试装置的组成结构图;
图4是本发明实施例三提供的芯片错误注入测试的一个应用场景图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明通过判断错误注入后的测试数据组与输入的测试数据组是否相同;若相同,则对所述存储区中的测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中以重新进行错误注入测试;否则,检测芯片的告警情况,记录待检测芯片的未漏报数和漏报数,以计算待检测芯片的漏报率。通过所述对测试数据组进行更改,增加了安全芯片在错误注入后的出错类型,从而提高了对安全芯片的安全性评估的准确性。
实施例一
图1示出了本发明实施例一提供的芯片错误注入测试方法的第一实现流程,为了便于说明,仅示出了与本发明相关的部分。
如图1所示,所述方法包括:
在步骤S101中,将测试数据组输入到待检测芯片的存储区中。
在本实施例中,第一组测试数据由计算机写入到待检测芯片的存储区中,待检测芯片开始运行。所述待检测芯片为安全芯片。
在步骤S102中,在待检测芯片运行过程中对其进行错误注入。
在本实施例中,由于电路结构、实现工艺等的不同,实施错误注入后,一些特殊存储器的出错类型不具有随机性,从而导致待检测芯片出现的错误类型可能相同。
在步骤S103中,读取错误注入后的测试数据组,判断所述错误注入后的测试数据组与输入的测试数据组是否相同。
在本实施例中,所述输入的测试数据组为错误注入前输入的测试数据组,由于本发明增加了数据变更模块,因此在每一次错误注入测试之前,所述输入的测试数据组是不相同的。
判断所述错误注入后的测试数据组与输入的测试数据组是否相同。若相同,则表示此次错误注入失败,执行步骤S104;否则,表示此次错误注入成功,进入芯片的错误注入测试,执行步骤S105。
在步骤S104中,对所述存储区中的测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中,返回步骤S102,重新进行错误注入测试。
在本实施例中,所述对所述存储区中的测试数据组进行更改的方式包括但不限于以下方式:对存储区中的测试数据组中的所有测试数据均加1、对存储区中的测试数据组中的所有测试数据均减1和/或写入随机数到测试数据组中。
对测试数据组进行更改后,再进行错误注入时,其产生的错误类型将与之前错误注入后产生的错误类型不相同,从而达到了增加安全芯片在错误注入后的出错类型。
在步骤S105中,记录芯片的告警情况,以计算芯片的漏报率。
在本实施例中,安全芯片对错误注入都会采取相应的防御措施,例如在发现有数据出错时,进行自动告警;而在没有发现数据错处时,则不进行告警。
所述记录芯片的告警情况的步骤具体为:
在所述待检测芯片发出告警时,将待检测芯片的未漏报数加1;否则,待检测芯片未发出告警,将待检测芯片的漏报数加1。
在本实施例中,安全芯片发现数据出错时,将发出自动告警,此时将芯片的未漏报数加1;否则安全芯片没有发现数据出错,不进行自动告警,此时将芯片的漏报数加1。
一次芯片的错误注入测试结束后,再通过数据变更模块对存储区中的测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中,返回步骤S102,进行下一次的错处注入测试。
在本实施例中,通过判断错误注入后的测试数据组与输入的测试数据组是否相同;若相同,则对所述存储区中的测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中以重新进行错处注入测试;否则,记录待检测芯片的告警情况,以计算待检测芯片的漏报率。通过所述对测试数据组进行更改,增加了安全芯片在错误注入后的出错类型,避免了使用同一组测试数据而导致的单一出错类型,从而提高了对安全芯片的安全性评估的准确性。
图2示出了本发明实施例一提供的芯片错误注入测试方法的第二实现流程,为了便于说明,仅示出了与本发明相关的部分。
如图2所示,所述方法包括:
在步骤S201中,设置错误注入测试的总次数。
在步骤S202中,将测试数据组输入到待检测芯片的存储区中。
将测试数据组输入到待检测芯片的存储区中后,待检测芯片开始运行。
在步骤S203中,在待检测芯片运行过程中对其进行错误注入。
在步骤S204中,读取错误注入后的测试数据组,判断所述错误注入后的测试数据组与输入的测试数据组是否相同。
在本实施例中,判断所述错误注入后的测试数据组与输入的测试数据组是否相同。若相同,则表示此次错误注入失败,执行步骤S205;否则,表示此次错误注入成功,进入芯片的错误注入测试,执行步骤S206。
在步骤S205中,对所述存储区中的测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中。返回步骤S203,重新进行错处注入测试。
在步骤S206中,检测芯片是否发出告警。
在步骤S207中,在所述待检测芯片发出告警时,将芯片的未漏报数加1。执行步骤S209。
在步骤S208中,在所述待检测芯片未发出告警时,将芯片的漏报数加1。执行步骤S209。
在步骤S209中,记录已进行的测试次数。
在本实施例中,所述记录已进行的测试次数为:每完成一次对待检测芯片的漏报数或者未漏报数的统计后,将当前的测试次数加1。
在步骤S210中,判断当前已进行的测试次数是否到达预先设置的总次数。若是,则执行步骤S212;否则,执行步骤S211。
在步骤S211中,对所述存储区中的测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中。返回步骤S203,进行下一次错处注入测试。
在步骤S212中,根据待检测芯片的未漏报数和漏报数计算待检测芯片的漏报率。
在本实施例中,所述漏报率的计算公式为:
其中,r为待检测芯片的漏报率,m为待检测芯片的漏报数,n为待检测芯片的未漏报数。
在本实施例中,所述对存储区中的测试数据进行更改的方式包括但不限于以下方式:对存储区中的测试数据组中的所述测试数据均加1、对存储区中的测试数据组中的所述测试数据均减1和/或写入随机数到测试数据组中。
在本实施例中,通过判断错误注入后的测试数据组与输入的测试数据组是否相同;若相同,则对所述存储区中的测试数据组进行更改,并将更改后的测试数据组输入到待检测芯片的存储区中以重新进行错误注入测试;否则,记录待检测芯片的告警情况,以计算待检测芯片的漏报率。通过所述对测试数据组进行更改,增加了安全芯片在错误注入后的出错类型,避免了使用同一组测试数据而导致的单一出错类型,从而提高了对安全芯片的安全性评估的准确性。
实施例二
图3示出了本发明实施例二提供的芯片错误注入测试装置的组成结构,为了便于说明,仅示出了与本发明相关的部分。
如图3所示,所述装置包括:
数据输入模块31,用于将测试数据组输入到待检测芯片的存储区中。
数据输入模块将测试数据组输入到待检测芯片的存储区中后,待检测芯片开始运行。
错误注入模块32,用于在待检测芯片的运行过程中对其进行错误注入。
数据对比模块33,用于读取错误注入后的测试数据组,判断所述错误注入后的测试数据组与输入的测试数据组是否相同。
统计模块34,用于在所述错误注入后的测试数据组与输入的测试数据组不相同时,记录芯片的告警情况,以计算芯片的漏报率。
在本实施例中,所述统计模块34记录芯片的告警情况为:
所述记录芯片的告警情况的步骤具体为:
检测所述待检测芯片是否发出告警。在所述待检测芯片发出告警时,将待检测芯片的未漏报数加1;否则,待检测芯片未发出告警,将待检测芯片的漏报数加1。
进一步地,所述装置还包括数据变更模块35。
所述数据变更模块35,用于在所述错误注入后的测试数据组与输入的测试数据组相同时,对所述存储区中的测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中,重新进行错误注入测试。
进一步地,所述数据变更模块对所述存储区中的测试数据进行更改的方式包括但不限于以下方式:对存储区中的测试数据组中的测试数据均加1、对存储区中的测试数据组中的测试数据均减1和/或写入随机数到测试数据组中,以实现对所述存储区中的测试数据组的更改。
优选地,所述数据输入模块31还用于:
设置错误注入测试的总次数;
所述数据变更模块还用于:
记录已进行的测试次数,在已进行的测试次数达到设置的总次数时,通知统计模块根据待检测芯片的告警情况计算芯片的漏报率;在已进行的测试次数未达到设置的总次数时,对存储区中的测试数据组进行更改,以进行下一次错误注入测试。
在本实施例中,所述统计模块根据待检测芯片的告警情况计算芯片的漏报率为:根据待检测芯片的未漏报数和漏报数计算待检测芯片的漏报率,其公式为:
其中,r为待检测芯片的漏报率,m为待检测芯片的漏报数,n为待检测芯片的未漏报数。
本发明通过数据比对模块判断错误注入后的测试数据组与输入的测试数据组是否相同;若相同,则通过数据变更模块对所述存储区中的测试数据组进行更改,并将更改后的测试数据组输入到待检测芯片的存储区中以重新进行错误注入测试;否则,记录待检测芯片的告警情况,以计算待检测芯片的漏报率。通过所述数据变更模块对测试数据租进行更改,增加了安全芯片在错误注入后的出错类型,从而提高了对安全芯片的安全性评估的准确性。
实施例三
图4示出了本发明实施例三提供的芯片错误注入测试的一个应用场景。需要说明的是,图4仅提供了芯片错误注入测试装置的一种具体实现架构,容易想到的是,其他能够实现本发明实施例提供的芯片错误注入测试的相关原理的装置都可以用于实现本方案,因此,图4实施例提供的具体实现架构在此不用于限定本发明。
如图4所示,所述芯片错误注入测试装置包括计算机、数据变更模块、数据比对模块以及错误注入模块。
所述计算机集成了上述实施例所述的数据输入模块和统计模块。
所述芯片错误注入测试的工作原理为:
1、计算机向待检测芯片写入测试数据组。
示例性的,在第一次向待检测芯片写入测试数据时,由计算机向数据变更模块发送需要写入待检测芯片的第一组测试数据以及需要进行的错误注入测试的总次数。
2、数据变更模块将测试数据组输入到待检测芯片中。
3、错误注入模块对待检测芯片实施错误注入。
4、数据对比模块读取错误注入后的测试数据;判断所述错误注入后的测试数据组与输入的测试数据组是否相同;若相同,则检测芯片是否进行告警,并将检测结果发送到计算机,执行步骤6。
5、若不相同,则由数据变更模块对测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中,重新进行错误注入测试,执行步骤3。
6、计算机对待检测芯片的告警结果进行统计。在待检测芯片发出告警时,则将待检测芯片的未漏报数n加1;否则,将待检测芯片的漏报数m加1。
7、数据变更模块记录当前的测试次数,并在当前的测试次数未达到预先设置的测试次数时,对所述存储区中的测试数据组进行更改,执行步骤3,以进行下一次的错误注入测试;在当前的测试次数达到预先设置的测试次数时,则通知计算机进行漏报率的计算,执行步骤8。
8、计算机根据待检测芯片的未漏报数n和漏报数m计算漏报率。所述漏报率的计算公式为:
其中,r为待检测芯片的漏报率,m为待检测芯片的漏报数,n为待检测芯片的未漏报数。
在本实施例中,通过判断错误注入后的测试数据组与输入的测试数据组是否相同;若相同,则对所述存储区中的测试数据组进行更改,并将更改后的测试数据组输入到待检测芯片的存储区中以重新进行错误注入测试;否则,记录待检测芯片的告警情况,以计算待检测芯片的漏报率。通过所述对测试数据组进行更改,增加了安全芯片在错误注入后的出错类型,避免了使用同一组测试数据而导致的单一出错类型,从而提高了对安全芯片的安全性评估的准确性。
本领域普通技术人员还可以理解,实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,所述的程序可以在存储于一计算机可读取存储介质中,所述的存储介质,包括ROM/RAM、磁盘、光盘等。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明。例如,各个模块只是按照功能逻辑进行划分的,但并不局限于上述的划分,只要能够实现相应的功能即可;另外,各功能模块的具体名称也只是为了便于相互区分,并不用于限制本发明的保护范围。再例如,所述数据变更模块对测试数据组进行更改的方法包括但不限于以下方式:对测试数据组中的测试数据均加1、减1和/或写入随机数到测试数据组中,还可以为其他更改方式,只要实现对测试数据组的更改使其与更改前的测试数据组不相同即可。
凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种芯片错误注入测试方法,其特征在于,所述方法包括:
将测试数据组输入到待检测芯片的存储区中;
在待检测芯片运行过程中对其进行错误注入;
读取错误注入后的测试数据组,判断所述错误注入后的测试数据组与输入的测试数据组是否相同;
在所述错误注入后的测试数据组与输入的测试数据组不相同时,记录芯片的告警情况,以计算芯片的漏报率。
2.如权利要求1所述的芯片错误注入测试方法,其特征在于,所述错误注入后的测试数据组与输入的测试数据组相同时,对所述存储区中的测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中,以重新进行错误注入测试。
3.如权利要求2所述的芯片错误注入测试方法,其特征在于,所述对所述存储区中的测试数据组进行更改的方式包括:对测试数据组中的测试数据均加1、对测试数据组中的测试数据均减1和/或写入随机数到测试数据组中。
4.如权利要求1或2所述的芯片错误注入测试方法,其特征在于,所述方法之前还包括:
设置错误注入测试的总次数;
所述记录芯片的告警情况,以计算芯片的漏报率的步骤之后还包括:
记录已进行的测试次数,在已进行的测试次数达到设置的总次数时,根据芯片的告警情况计算芯片的漏报率;在已进行的测试次数未达到设置的总次数时,对存储区中的测试数据组进行更改,以进行下一次错误注入测试。
5.如权利要求4所述的芯片错误注入测试方法,其特征在于,所述根据芯片的告警情况计算芯片的漏报率为:
根据芯片的未漏报数和漏报数计算芯片的漏报率,其公式为:
其中,r为芯片的漏报率,m为芯片的漏报数,n为芯片的未漏报数。
6.一种芯片错误注入测试装置,其特征在于,所述装置包括:
数据输入模块,用于将测试数据组输入到待检测芯片的存储区中;
错误注入模块,用于在待检测芯片运行过程中对其进行错误注入;
数据对比模块,用于读取错误注入后的测试数据组,判断所述错误注入后的测试数据组与输入的测试数据组是否相同;
统计模块,用于在所述错误注入后的测试数据组与输入的测试数据组不相同时,记录芯片的告警情况,以计算芯片的漏报率。
7.如权利要求6所述的芯片错误注入测试装置,其特征在于,所述装置还包括数据变更模块;
所述数据变更模块,用于在所述错误注入后的测试数据组与输入的测试数据组相同时,对所述存储区中的测试数据组进行更改,并将更改后的测试数据组重新输入到待检测芯片的存储区中,以重新进行错误注入测试。
8.如权利要求7所述的芯片错误注入测试装置,其特征在于,所述数据变更模块具体用于:
对存储区中的测试数据组中的测试数据均加1、对存储区中的测试数据组中的测试数据均减1和/或写入随机数到测试数据组中,以实现对所述存储区中的测试数据组进行更改。
9.如权利要求6或7所述的芯片错误注入测试装置,其特征在于,所述数据输入模块还用于:
设置错误注入测试的总次数;
所述数据变更模块还用于:
记录已进行的测试次数,在已进行的测试次数达到设置的总次数时,通知统计模块根据芯片的告警情况计算芯片的漏报率;在已进行的测试次数未达到设置的总次数时,对存储区中的测试数据组进行更改,以进行下一次错误注入测试。
10.如权利要求9所述的芯片错误注入测试装置,其特征在于,所述统计模块根据芯片的告警情况计算芯片的漏报率为:
根据芯片的未漏报数和漏报数计算芯片的漏报率,其公式为:
其中,r为芯片的漏报率,m为芯片的漏报数,n为芯片的未漏报数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410242091.XA CN105182207B (zh) | 2014-05-30 | 2014-05-30 | 一种芯片错误注入测试方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410242091.XA CN105182207B (zh) | 2014-05-30 | 2014-05-30 | 一种芯片错误注入测试方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105182207A true CN105182207A (zh) | 2015-12-23 |
CN105182207B CN105182207B (zh) | 2020-10-16 |
Family
ID=54904418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410242091.XA Active CN105182207B (zh) | 2014-05-30 | 2014-05-30 | 一种芯片错误注入测试方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105182207B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107179448A (zh) * | 2017-07-12 | 2017-09-19 | 北京智慧云测科技有限公司 | 电磁错误注入攻击方法及系统 |
CN107505560A (zh) * | 2017-08-28 | 2017-12-22 | 北京银联金卡科技有限公司 | 芯片错误注入测试中的能量参数调整系统及方法 |
CN107505559A (zh) * | 2017-08-28 | 2017-12-22 | 北京银联金卡科技有限公司 | 错误注入测试中检测芯片敏感位置的系统及方法 |
CN108600047A (zh) * | 2018-04-04 | 2018-09-28 | 天津芯海创科技有限公司 | 串行传输芯片及serdes电路测试方法 |
CN110927561A (zh) * | 2019-12-19 | 2020-03-27 | 江西智慧云测安全检测中心有限公司 | 一种单点激光测试平台 |
CN111986707A (zh) * | 2020-08-21 | 2020-11-24 | 苏州浪潮智能科技有限公司 | 一种磁盘链路错误注入方法、异常处理测试方法及装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900004312B1 (ko) * | 1986-10-20 | 1990-06-20 | 니폰덴신덴와 가부시키가이샤 | 반도체메모리와 그 시험방법 |
JPH10106293A (ja) * | 1996-09-30 | 1998-04-24 | Asia Electron Inc | 半導体メモリ試験方法及びその装置 |
CN1204057A (zh) * | 1997-06-30 | 1999-01-06 | 三星电子株式会社 | 可自动产生并发送集成电路测试条件的系统与方法 |
CN1427420A (zh) * | 2001-12-20 | 2003-07-02 | 华为技术有限公司 | Ram高速测试控制电路及其测试方法 |
CN1450355A (zh) * | 2002-04-08 | 2003-10-22 | 华为技术有限公司 | 信号故障注入机 |
CN1450740A (zh) * | 2002-04-08 | 2003-10-22 | 华为技术有限公司 | 多功能故障注入机 |
CN1658381A (zh) * | 2004-02-21 | 2005-08-24 | 华为技术有限公司 | 一种逻辑故障注入的方法和装置 |
CN101490575A (zh) * | 2006-09-28 | 2009-07-22 | 思科技术公司 | 单粒子翻转测试电路及方法 |
CN101740137A (zh) * | 2008-11-06 | 2010-06-16 | 奇岩电子股份有限公司 | 存储器的测试方法 |
CN102967818A (zh) * | 2011-08-31 | 2013-03-13 | 北京中电华大电子设计有限责任公司 | 一种故障检测电路 |
-
2014
- 2014-05-30 CN CN201410242091.XA patent/CN105182207B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900004312B1 (ko) * | 1986-10-20 | 1990-06-20 | 니폰덴신덴와 가부시키가이샤 | 반도체메모리와 그 시험방법 |
JPH10106293A (ja) * | 1996-09-30 | 1998-04-24 | Asia Electron Inc | 半導体メモリ試験方法及びその装置 |
CN1204057A (zh) * | 1997-06-30 | 1999-01-06 | 三星电子株式会社 | 可自动产生并发送集成电路测试条件的系统与方法 |
CN1427420A (zh) * | 2001-12-20 | 2003-07-02 | 华为技术有限公司 | Ram高速测试控制电路及其测试方法 |
CN1450355A (zh) * | 2002-04-08 | 2003-10-22 | 华为技术有限公司 | 信号故障注入机 |
CN1450740A (zh) * | 2002-04-08 | 2003-10-22 | 华为技术有限公司 | 多功能故障注入机 |
CN1658381A (zh) * | 2004-02-21 | 2005-08-24 | 华为技术有限公司 | 一种逻辑故障注入的方法和装置 |
CN101490575A (zh) * | 2006-09-28 | 2009-07-22 | 思科技术公司 | 单粒子翻转测试电路及方法 |
CN101740137A (zh) * | 2008-11-06 | 2010-06-16 | 奇岩电子股份有限公司 | 存储器的测试方法 |
CN102967818A (zh) * | 2011-08-31 | 2013-03-13 | 北京中电华大电子设计有限责任公司 | 一种故障检测电路 |
Non-Patent Citations (3)
Title |
---|
中国宇航学会主编: "《二十一世纪航天科学技术发展与前景高峰论坛暨中国宇航学会第二届学术年会论文集》", 30 November 2007, 北京:中国宇航出版社 * |
俞金寿: "《工业过程先进控制》", 28 February 2002, 中国石化出版社 * |
姜春祥: "IDS误报漏报率的计算和检测方法", 《信息安全与通信保密》 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107179448A (zh) * | 2017-07-12 | 2017-09-19 | 北京智慧云测科技有限公司 | 电磁错误注入攻击方法及系统 |
CN107505560A (zh) * | 2017-08-28 | 2017-12-22 | 北京银联金卡科技有限公司 | 芯片错误注入测试中的能量参数调整系统及方法 |
CN107505559A (zh) * | 2017-08-28 | 2017-12-22 | 北京银联金卡科技有限公司 | 错误注入测试中检测芯片敏感位置的系统及方法 |
CN107505559B (zh) * | 2017-08-28 | 2019-09-06 | 北京银联金卡科技有限公司 | 错误注入测试中检测芯片敏感位置的系统 |
CN107505560B (zh) * | 2017-08-28 | 2019-09-06 | 北京银联金卡科技有限公司 | 芯片错误注入测试中的能量参数调整系统及方法 |
CN108600047A (zh) * | 2018-04-04 | 2018-09-28 | 天津芯海创科技有限公司 | 串行传输芯片及serdes电路测试方法 |
CN108600047B (zh) * | 2018-04-04 | 2021-04-27 | 天津芯海创科技有限公司 | 串行传输芯片及serdes电路测试方法 |
CN110927561A (zh) * | 2019-12-19 | 2020-03-27 | 江西智慧云测安全检测中心有限公司 | 一种单点激光测试平台 |
CN110927561B (zh) * | 2019-12-19 | 2021-08-24 | 江西智慧云测安全检测中心股份有限公司 | 一种单点激光测试平台 |
CN111986707A (zh) * | 2020-08-21 | 2020-11-24 | 苏州浪潮智能科技有限公司 | 一种磁盘链路错误注入方法、异常处理测试方法及装置 |
CN111986707B (zh) * | 2020-08-21 | 2021-12-21 | 苏州浪潮智能科技有限公司 | 一种磁盘链路异常处理测试方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105182207B (zh) | 2020-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105182207A (zh) | 一种芯片错误注入测试方法及装置 | |
US11144648B2 (en) | Trojan insertion tool | |
CN103984900A (zh) | Android应用漏洞检测方法及系统 | |
CN107741559B (zh) | 一种面向空间辐射环境下的单粒子翻转测试系统及方法 | |
CN105676105A (zh) | 芯片测试方法及芯片测试机 | |
CN103699480A (zh) | 一种基于java的web动态安全漏洞检测方法 | |
CN105159281B (zh) | Fpga单粒子翻转故障模拟测试系统和方法 | |
CN103488563A (zh) | 并行程序的数据竞争检测方法、装置及多核处理系统 | |
CN104297665A (zh) | 一种用于芯片量产测试的ate接口电路板管理组件 | |
Xu et al. | The research of memory fault simulation and fault injection method for bit software test | |
US10264011B2 (en) | Persistent cross-site scripting vulnerability detection | |
CN115686961A (zh) | 处理器测试方法、装置及电子设备 | |
WO2015069869A1 (en) | Temporal logic robustness guided testing for cyber-physical sustems | |
CN104220992A (zh) | 用于确定软件的正确的执行的系统和方法 | |
CN113127331B (zh) | 一种基于故障注入的测试方法、装置及计算机设备 | |
CN105653455A (zh) | 一种程序漏洞的检测方法及检测系统 | |
CN101639816A (zh) | 一种总线的实时跟踪系统及相应的跟踪、调试方法 | |
CN104063308B (zh) | 数据的验证方法及装置 | |
CN117373525A (zh) | Ecc功能测试方法、装置、电子设备及存储介质 | |
CN104572470B (zh) | 一种基于蜕变关系的整数溢出故障检测方法 | |
CN115562918A (zh) | 计算机系统故障的测试方法、装置、电子设备及可读介质 | |
CN114238956A (zh) | 基于属性自动提取和形式化验证的硬件木马搜索检测方法 | |
Yeon et al. | Fault detection and diagnostic coverage for the domain control units of vehicle E/E systems on functional safety | |
Zhao et al. | Radar System Testability Design and Demonstration Based on Fault Modes and Software Control | |
CN111241560B (zh) | 设备检测控制方法和系统、计算机设备、计算机存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |