CN105141311B - 模拟数字转换器及其方法 - Google Patents

模拟数字转换器及其方法 Download PDF

Info

Publication number
CN105141311B
CN105141311B CN201510278011.0A CN201510278011A CN105141311B CN 105141311 B CN105141311 B CN 105141311B CN 201510278011 A CN201510278011 A CN 201510278011A CN 105141311 B CN105141311 B CN 105141311B
Authority
CN
China
Prior art keywords
signal
analog
digital
digital converter
initial data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510278011.0A
Other languages
English (en)
Other versions
CN105141311A (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN105141311A publication Critical patent/CN105141311A/zh
Application granted granted Critical
Publication of CN105141311B publication Critical patent/CN105141311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1235—Non-linear conversion not otherwise provided for in subgroups of H03M1/12
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及模拟数字转换器及其方法。模拟数字转换器包括一输入调度单元、N个模拟数字转换单元、一输出调度单元、一校正控制器和一数字模拟转换器。输入调度单元接收输入信号及校正信号并依据选择信号输出N个调度信号。N个模拟数字转换单元分别接收N个调度信号、N个控制信号及N个映射表并分别输出N个原始数据及N个精炼数据。输出调度单元接收N个精炼数据并依据选择信号输出一输出数据。校正控制器接收N个原始数据并输出选择信号、N个控制信号、N个映射表及一数字码。数字模拟转换器接收数字码并输出校正信号。N个调度信号中选择信号所指定的一个调度信号是源自于校正信号，而N个调度信号中的其他N‑1个调度信号是源自输入信号。

Description

模拟数字转换器及其方法
技术领域
本发明涉及一种模拟数字转换器(analog-to-digital converter；ADC)，特别涉及一种自校正式以电压控制振荡器为基础的模拟数字转换器及其方法。
背景技术
本领域技术人员应了解于说明书中所使用的与微电子相关的各种术语与基本概念，例如：P型金属氧化物半导体晶体管(p-channel metal-oxide semiconductortransistor；PMOS transistor)、「源极退化(source degeneration)」、「电压」、「电流」、「振荡」、「电压控制振荡器(voltage-controlled oscillator；VCO)」、「环形振荡器」、「频率」、「时钟」、「模拟数字转换器(analog-to-digital converter；ADC)」及「数字模拟转换器(digital-to-analog converter；DAC)。这些术语与基本概念能由诸如教科书等现有技术文件而显而易见，因此于说明书中不再对其进行定义或解释。其中，教科书可例如：模拟CMOS集成电路的设计(Design of Analog CMOS Integrated Circuits，Behzad Razavi着、McGraw-Hill出版，且ISBN0-07-118839-8)。
电压控制振荡器接收一电压并输出一振荡信号，且振荡信号的频率(振荡的频率)是由接收到的电压所决定。图1为电压控制振荡器的理想转移特性的示意图。参照图1，频率随着电压增加而线性增加；当电压为「Va」时，频率为「fa」；而当电压增加为「Vb」时，频率亦对应线性增加为「fb」。若减少振荡信号的频率，则能推论出电压会因而减少。有时，取代直接检测振荡信号的频率，检测振荡信号的相位更为方便；于此，频率能藉由先检测相位再执行相位的时间导数(time derivative)来直接检测。只要频率是以数字字来检测及表示，此数字字就是电压的数字表示法。在此方式下，电压控制振荡器能用以实现模拟数字转换器。
参照图2，以电压控制振荡器为基础的模拟数字转换器200包括一电压控制振荡器210、一相位数字转换器(phase-to-digital converter；PDC)220以及一导数运算器(derivative operator)230。电压控制振荡器210接收一电压V并输出一振荡信号K。相位数字转换器220接收振荡信号K并依据一时钟CLK所提供的时序输出一相位取样信号P，并且此相位取样信号P表示振荡信号K的相位。导数运算器230又称微分运算器，并且其表达式为「1-Z-1」。导数运算器230接收相位取样信号P并输出一数字输出信号D。其中，电压控制振荡器210包括一电压电流转换器(voltage-to-current converter；V2I)211以及一电流控制环形振荡器(current-controlled ring oscillator；ICRO)212。电压电流转换器211转换电压V为一电流I。电流控制环形振荡器212依据电流I产生振荡信号K。相位数字转换器220包括一环形取样器(ring sampler)221以及一相位译码器(phase decoder)222。环形取样器221藉由利用时钟CLK取样振荡信号K来输出一数字取样信号S。相位译码器222将数字取样信号S译码成相位取样信号P。如同前述，振荡信号K的频率取决于电压V；振荡信号K的相位以相位取样信号P来检测及表示；数字输出信号D为相位取样信号P的时间导数，并且数字输出信号D表示振荡信号K的频率(因为频率为相位的时间导数)因而能直接表示电压V。电压电流转换器211、电流控制环形振荡器212、环形取样器221及相位译码器222的详细架构及运作如下列作者G.Taylor及I.Galton的二篇文献所述：(1)2010年12月第45卷第12号的IEEE固态电路期刊(IEEE Journal of Solid-State Circuits)中第2634-1546页的「Mostly-Digital Variable-Rate Continuous-Time Delta-Sigma Modulator ACD」；以及(2)2013年2月第48卷第4号的IEEE固态电路期刊中第983-995页的「A ReconfigurableMostly-Digital Delta-Sigma ADC with a Worst-case FOM of 160dB」。
模拟数字转换器200有一议题是：电压控制振荡器210的转移特性实际上无法完全地线性；即，振荡信号K的频率无法随着电压V线性地改变。于此，除非执行校正，不然数字输出信号D无法精准地表示电压V。虽然作者G.Taylor及I.Galton已努力研究以藉由校正来达成精准的模拟数字转换，但是校正架构是麻烦的且要耗费长时间来完成。
发明内容
鉴于以上的问题，本发明在于提供一种自校正式以电压控制振荡器为基础的模拟数字转换器及其方法，藉以利用自校正架构以电压控制振荡器为基础执行准确的模拟数字转换，进而有效地校正以电压控制振荡器为基础的模拟数字转换器。
在一实施例中，一种模拟数字转换器包括一输入调度单元、N个模拟数字转换单元、一输出调度单元、一校正控制器以及一数字模拟转换器。于此，N为大于2的整数。输入调度单元接收输入信号及校正信号并依据选择信号输出N个调度信号。N个模拟数字转换单元分别接收N个调度信号、N个控制信号及N个映射表并分别输出N个原始数据及N个精炼数据。输出调度单元接收N个精炼数据并依据选择信号输出一输出数据。校正控制器接收N个原始数据并输出选择信号、N个控制信号、N个映射表及一数字码。数字模拟转换器接收数字码并输出校正信号。其中，选择信号具有N个可能值，并且N个调度信号中选择信号所指定的一个调度信号是源自于校正信号，而N个调度信号中的其他N-1个调度信号是源自输入信号。在一实施例中，选择信号是在N个可能值之间轮转。在一实施例中，各模拟数字转换单元包括一电压控制振荡器、一相位数字转换器、一导数运算器以及一非线性校正单元。电压控制振荡器接收各自对应的调度信号并依据各自对应的控制信号输出一振荡信号。相位数字转换器接收振荡信号并输出一数字相位信号。导数运算器接收数字相位信号并输出一原始数据。非线性校正单元接收对应的原始数据并根据对应的映射表输出一精炼数据。在一实施例中，当输入调度单元是将校正信号调度为调度信号时，校正控制器根据对应的原始数据的结果更新对应的映射表。在一实施例中，校正控制器使用一最小均方误差算法更新对应的映射表。
在一实施例中，一种模拟数字转换方法包括：接收一输入信号、利用一数字模拟转换器产生一校正信号、提供N个模拟数字转换器、选择N个模拟数字转换器中之一以进行校正、将校正信号调度给选择的模拟数字转换器以执行校正信号的模拟数字转换并收集其产生的原始数据、将输入信号调度给其他N-1个模拟数字转换器以执行输入信号的模拟数字转换并收集其精炼数据、基于从选择的模拟数字转换器收集的原始数据更新耦接于执行校正信号的模拟数字转换的选择的模拟数字转换器的控制信号与映射表、加总从其他N-1个模拟数字转换器收集的精炼数据以产生一输出数据、以及选择N个模拟数字转换器中的另一个模拟数字转换器并重复执行调度步骤、更新步骤与加总步骤。其中，各模拟数字转换器耦接控制信号与映射表并输出原始数据与精炼数据。在一实施例中，更新步骤是利用一最小均方误差算法来更新映射表。在一实施例中，各模拟数字转换器包括：一电压控制振荡器、一相位数字转换器、一导数运算器以及一非线性校正单元。电压控制振荡器接收校正信号和输入信号中之一并依据耦接的控制信号输出一振荡信号。相位数字转换器接收振荡信号并输出一数字相位信号。导数运算器接收数字相位信号并输出原始数据。非线性校正单元接收原始数据并依据耦接的映射表输出精炼数据。
在一实施例中，一种模拟数字转换的自校正方法包括：将一校正信号调度给一模拟数字转换器以执行校正信号的模拟数字转换来得到一原始数据、设定校正信号为一第一位准并执行原始数据的平均以得到一第一均值、设定校正信号为一第二位准并执行原始数据的平均以得到一第二均值、设定校正信号为一第三位准并执行原始数据的平均以得到一第三均值、设定校正信号为一第四位准并执行原始数据的平均以得到一第四均值、以模拟数字转换为理想状态的推测情况决定第一均值的第一理想值、第二均值的第二理想值、第三均值的第三理想值及第四均值的第四理想值、以及实施最小均方误差算法来获得用以将第一均值、第二均值、第三均值及第四均值分别映射成第一理想值、第二理想值、第三理想值及第四理想值的一组系数，以缩小均方误差。
附图说明
图1为电压控制振荡器(VCO)的理想转移特性的示意图。
图2为已知的以电压控制振荡器为基础的模拟数字转换器(ADC)的功能方块图。
图3是根据本发明一实施例的模拟数字转换器(ADC)的功能方块图。
图4为适用于实现图3的模拟数字转换单元的模拟数字转换单元的功能方块图。
图5为适用于实现图4的电压电流转换器的电压电流转换器的概要示意图。
图6为适用于实现图3的模拟数字转换单元的校正控制器的流程图。
图7是根据本发明一实施例的模拟数字转换方法的流程图。
图8是根据本发明一实施例的模拟数字转换的自校正方法的流程图。
具体实施方式
以下的详细描述系参照附图，藉由图式说明，公开本发明各种可实行的实施例。所记载的实施例是明确且充分公开，以使所属技术领域中普通技术人员能据以实施。不同的实施例间并非相互排斥，某些实施例可与一个或一个以上的实施例进行合并而成为新的实施例。因此，下列详细描述并非用以限定本发明。
参照图3，模拟数字转换器(ADC)300包括一输入调度单元310、一抖动调度单元330、三个模拟数字转换单元340、350、360、一输出调度单元370、一校正控制器380以及一数字模拟转换器(DAC)390。三个模拟数字转换单元340、350、360各自耦接在输入调度单元310、抖动调度单元330与输出调度单元370之间。校正控制器380的输入端耦接三个模拟数字转换单元340、350、360的输出端，而校正控制器380的输出端耦接输入调度单元310的控制端、抖动调度单元330的控制端、三个模拟数字转换单元340、350、360的控制端、输出调度单元370的控制端以及数字模拟转换器390的输入端。数字模拟转换器390的输出端耦接输入调度单元310的输入端。输入调度单元310接收一输入信号Vi及一校正信号Vc，藉以依据一选择信号SS输出三个调度信号V0、V1、V2。抖动调度单元330依据选择信号SS输出三个抖动信号I0、I1、I2。三个模拟数字转换单元340、350、360接收三个调度信号V0、V1、V2、三个抖动信号I0、I1、I2及三个控制信号C0、C1、C2，藉以与三个精炼数据D0、D1、D2一起输出三个原始数据R0、R1、R2。其中，三个精炼数据D0、D1、D2分别基于三个映射表T0、T1、T2而产生。输出调度单元370接收三个精炼数据D0、D1、D2，藉以依据选择信号SS输出一输出数据Dout。校正控制器380接收三个原始数据R0、R1、R2，藉以输出选择信号SS、三个控制信号C0、C1、C2、三个映射表T0、T1、T2及数位码Wc。数字模拟转换器390接收数字码Wc，藉以输出一校正信号Vc。模拟数字转换单元340、350、360均为以电压控制振荡器(VCO)为基础的模拟数字转换器，即，如同图2中的模拟数字转换器200。
在时序上，三个模拟数字转换单元340、350、360是依据一第一时钟CK1运作；校正控制器380是依据一第二时钟CK2运作；以及抖动调度单元330是依据一第三时钟CK3运作。举例来说(但本发明不限于此)，在一实施例中，第一时钟CK1的频率为1.28GHz；第二时钟CK2的频率为5MHz；而第三时钟CK3的频率为160MHz。
对于模拟数字转换器300，输入信号Vi为需转换成数字数据的输入信号，而校正信号Vc为以校正为目的而自我产生的预先已知的校正信号。三个模拟数字转换单元340、350、360对输入信号Vi或校正信号Vc执行模拟数字转换。在给定阶段，输入调度单元310将输入信号Vi调度给三个模拟数字转换单元340、350、360中之二者，并将校正信号Vc调度给三个模拟数字转换单元340、350、360中之剩余者。三个原始数据R0、R1、R2为三个模拟数字转换单元340、350、360的模拟数字转换的直接结果，并且因模拟数字转换单元340、350、360中的电压控制振荡器的非线性转换特性(如同前述)而具有误差。三个映射表T0、T1、T2用来修正非线性转换特性，并分别提供给三个模拟数字转换单元340、350、360来产生三个精炼数据D0、D1、D2。然而，三个精炼数据D0、D1、D2中只有二个精炼数据为对输入信号Vi进行模拟数字转换的结果，而剩余一个精炼数据为对校正信号Vc进行模拟数字转换的结果。输出调度单元370基于与对输入信号Vi进行模拟数字转换的二个模拟数字转换单元对应的二个精炼数据产生输出数据Dout。剩余的一个模拟数字转换单元称之为校正中；其对校正信号Vc进行模拟数字转换来产生对应的原始数据(R0、R1或R2)，并且所产生的对应的原始数据(R0、R1或R2)是用以更新其所对应的控制信号(C0、C1或C2)及映射表(T0、T1或T2)。校正控制器380发出选择信号SS给输入调度单元310，使其有效地选择三个模拟数字转换单元340、350、360中之一者进行校正，并允许另外二个模拟数字转换单元对输入信号Vi进行模拟数字转换。校正控制器380亦发出选择信号SS给输出调度单元370，使其有效地选择来自对输入信号Vi进行模拟数字转换的二个模拟数字转换单元的精炼数据。此外，校正控制器380发出选择信号SS给抖动调度单元330，使其将抖动信号调度给对输入信号Vi进行模拟数字转换的二个模拟数字转换单元。校正控制器380处理来自校正中的模拟数字转换单元的一原始数据(R0、R1或R2)，并更新对应的控制信号(C0、C1或C2)及对应的映射表(T0、T1或T2)。再者，校正控制器380发出数字码Wc给数字模拟转换器390，使其依据校正程序产生校正信号Vc。
抖动信号I0、I1、I2是用以抑制寄生基调(spurious tone)，否则此寄生基调会产生并减低模拟数字转换的效能；他们是可有可无，但是最好是有。换言之，若移除抖动调度单元330且三个抖动信号I0、I1、I2不存在(或为0)，尽管模拟数字转换器300可能有很差的效能，但将仍然可以运作。
在一实施例中，选择信号SS具有三个可能值：0、1及2。当选择信号SS为0时，模拟数字转换单元340为校正中；当选择信号SS为1时，模拟数字转换单元350为校正中；以及当选择信号SS为2时，模拟数字转换单元360为校正中。在一实施例中，输入调度单元310执行可由下列Verilog模型(一种硬件描述语言)来行为上描述的功能：
即，当选择信号SS为0时，校正信号Vc被分配为调度信号V0，而输入信号Vi被分配为调度信号V1、V2；当选择信号SS为1时，校正信号Vc被分配为调度信号V1，而输入信号Vi被分配为调度信号V0、V2；以及当选择信号SS为2时，校正信号Vc被分配为调度信号V2，而输入信号Vi被分配为调度信号V0、V1。
在一实施例中，输出调度单元370执行可由下列Verilog模型来行为以上描述的功能：
即，当选择信号SS为0时，输出数据Dout为精炼数据D1与精炼数据D2的总合；当选择信号SS为1时，输出数据Dout为精炼数据D0与精炼数据D2的总合；以及当选择信号SS为2时，输出数据Dout为精炼数据D0与精炼数据D1的总合。
在一实施例中，抖动调度单元330包括一抖动信号产生器，并且此抖动信号产生器产生一第一拟随机信号Id1以及一第二拟随机信号Id2。于此，第二拟随机信号Id2为第一拟随机信号Id1的反向。抖动调度单元330是以可由下列Verilog模型来行为以上描述的方式来调度第一拟随机信号Id1与第二拟随机信号Id2：
即，当选择信号SS为0时，抖动信号I0为0、第一拟随机信号Id1被分配为抖动信号I1，并且反相信号(第二拟随机信号Id2)被分配为抖动信号I2；当选择信号SS为1时，抖动信号I1为0、第一拟随机信号I d1被分配为抖动信号I2，并且反相信号(第二拟随机信号Id2)被分配为抖动信号I0；以及当选择信号SS为2时，抖动信号I2为0、第一拟随机信号Id1被分配为抖动信号I0，并且反相信号(第二拟随机信号Id2)被分配为抖动信号I1。在一实施例中，第一拟随机信号Id1与第二拟随机信号Id2为由电流式数字模拟转换器依据第三时钟CK3运作而产生的电流信号。例如，以线性回授位移缓存器来产生拟随机信号；此为本领域所熟知，故于此不再赘述。
在一实施例中，输入信号Vi、校正信号Vc、三个调度信号V0、V1、V2以及三个抖动信号I0、I1、I2可为差动信号。差动信号包括一第一端信号(标示有「+」)与一第二端信号(标示有「-」)。举例来说，应能了解，当输入信号标示为「Vi」时，输入信号Vi包括第一端输入信号Vi+与第二端输入信号Vi-。同样地，能以此类推地标示校正信号Vc、三个调度信号V0、V1、V2以及三个抖动信号I0、I1、I2；即，校正信号Vc包括第一端校正信号Vc+与第二端校正信号Vc-；调度信号V0/V1/V2包括第一端调度信号V0+/V1+/V2+与第二端调度信号V0-/V1-/V2-；抖动信号I0/I1/I2包括第一端抖动信号I0+/I1+/I2+与第二端抖动信号I0-/I1-/I2-。另外，各数据报括一第一部分数据(标示有「+」)与一第二部分数据(标示有「-」)；即，各原始数据R0/R1/R2包括第一部分原始数据R0+/R1+/R2+与第二部分原始数据R0-/R1-/R2-。同样地，各映射表包括一第一子表(标示有「+」)与一第二子表(标示有「-」)；即，各映射表T0/T1/T2包括第一子表T0+/T1+/T2+与第二子表T0-/T1-/T2-。
图4为适用于实现图3的模拟数字转换单元340、350、360的模拟数字转换单元400的功能方块图。以图3所示的模拟数字转换单元350的信号方式(其接收调度信号V1、抖动信号I1、控制信号C1及映射表T1并且输出精炼数据D1及原始数据R1)为例，然而应可明了的，除了输入/输出信号不同外，相同的实施例亦能应用到模拟数字转换单元340、360。同样地，于此使用差动信号，因此各信号包括一第一端信号(标示有「+」)与一第二端信号(标示有「-」)，如同前述。模拟数字转换单元400包括一电压电流转换器(V2I)401、一对加总电路411、412、一对电流控制环形振荡器(ICRO)421、422、一对相位数字转换器(PDC)431、432、一对导数运算器(derivative operator)441、442(其表达式为「1-Z-1」)、一对非线性校正(nonlinearity correction；NLC)单元451、452以及一加总单元461。加总电路411耦接在电压电流转换器401与电流控制环形振荡器421之间，并且加总电路412耦接在电压电流转换器401与电流控制环形振荡器422之间。相位数字转换器431耦接在电流控制环形振荡器421与导数运算器441之间，并且相位数字转换器432耦接在电流控制环形振荡器422与导数运算器442之间。非线性校正单元451耦接在导数运算器441与加总单元461之间，并且非线性校正单元452耦接在导数运算器442与加总单元461之间。电压电流转换器401依据控制信号C1将调度信号V1转换成一中间电流信号Ii(其包括第一端中间电流信号Ii+与第二端中间电流信号Ii-)。加总电路411、412加总中间电流信号Ii与抖动信号I1以产生一总合电流It(其包括第一端总合电流It+与第二端总合电流It-)。电流控制环形振荡器421、422接收总合电流It并输出一振荡信号K1(其包括第一端振荡信号K1+与第二端振荡信号K1-)。相位数字转换器431、432接收振荡信号K1并输出一数字相位信号P1(其包括第一端数字相位信号P1+与第二端数字相位信号P1-)。导数运算器441、442接收数字相位信号P1并输出原始数据R1。非线性校正单元451、452接收原始数据R1并依据映射表T1输出精炼数据D1。如前述，于此使用差动信号，因此精炼数据D1包括一加端精炼数据D1+及一减端精炼数据D1-。为了将差动信号转换成单端信号，因此需要使用加总单元461以将加端精炼数据D1+减去减端精炼数据D1-。注意，于此使用第一时钟CK1来提供时序。
图5为适用于实现图4的电压电流转换器401的电压电流转换器500的概要示意图。电压电流转换器500包括一对电流源501、502以及一差动对晶体管505、506。晶体管505耦接在电流源501与电流节点507之间，而晶体管506耦接在电流源502与电流节点508之间。电流源501、502受控于控制信号C1并用以输出一偏压电流Ib(其包括第一端偏压电流Ib+与第二端偏压电流Ib-)。差动对晶体管505、506可以P型金氧半晶体管(PMOS transistor)实现。差动对晶体管505、506接收偏压电流Ib与调度信号V1，并输出中间电流信号Ii给电流节点507、508。同时，抖动信号I1(其包括第一端抖动信号I1+与第二端抖动信号I1-)亦注入至电流节点507、508，因而形成总合电流It。应注意的是，图4的加总电路411、412能隐含地由将抖动信号I1与中间电流信号Ii都注入至电流节点507、508来实现。电压电流转换器500更包括一电阻503。电阻503耦接在电流源501与晶体管505的接点以及电流源502与晶体管506的接点之间。电阻503提供差动对晶体管505、506的源极退化。在一实施例中，当控制信号C1的值增加时，偏压电流Ib则随之增加；反之，当控制信号C1的值减少时，偏压电流Ib则随之减少。应注意的是，「VDD」表示供电节点，如同本领域通常技术人员所熟知。在一实施例中，控制信号C1为8位数字字，并且电流源501、502皆为8位电流式数字模拟转换器。
再次参照图4。相位数字转换器431、432能以环形取样器及在其后的相位译码器来实现，如同图2所示的相位数字转换器220。有关实现电流控制环形振荡器421、422、环形取样器及相位译码器的详细信息能由前述的作者G.Taylor及I.Galton的二篇文献而显而易见，故于此不再赘述。
在一实施例中，第一子表T1+与第二子表T1-为分别将第一部分原始数据R1+与第二部分原始数据R1-映射为加端精炼数据D1+及减端精炼数据D1-的子表。在一实施例中，电流控制环形振荡器421、422皆为28相位环形振荡器；第一端数字相位信号P1+与第二端数字相位信号P1-分别代表振荡信号K1(其包括第一端振荡信号K1+与第二端振荡信号K1-)的数字相位，且为在范围{0,1,2,3,...,27}中的整数；括第一部分原始数据R1+与第二部分原始数据R1-为在范围{-14,-13,–12,...,11,12,13}中的整数；第一子表T1+为表列第一部分原始数据R1+的28个可能值中的每一者与加端精炼数据D1+的对应值的28项目表；以及第二子表T1-为表列第二部分原始数据R1-的28个可能值中的每一者与减端精炼数据D1-的对应值的28项目表。非线性校正单元451、452分别透过查表依据第一子表T1+与第二子表T1-将第一部分原始数据R1+与第二部分原始数据R1-映射为加端精炼数据D1+与减端精炼数据D1-。
参照图3，在一实施例中，校正控制器380包括一有限状态机(finite statemachine)。有限状态机依据第二时钟CK2运作，并且在三个状态S0、S1、S2下循环以分别校正模拟数字转换单元340、350、360，如图6所示的流程图600所示。在状态S0，将选择信号SS设为0，并且依据原始数据R0校正模拟数字转换单元340；在状态S1，将选择信号SS设为1，并且依据原始数据R1校正模拟数字转换单元350；在状态S2，将选择信号SS设为2，并且依据原始数据R2校正模拟数字转换单元360。以校正模拟数字转换单元350(当选择信号SS设为1时)的架构为例，应能明了的是相同架构亦能透过改变信号而应用在校正模拟数字转换单元340、360，即，分别将选择信号SS改变为0及2、分别改变调度信号V1为调度信号V0及调度信号V2、分别改变控制信号C1为控制信号C0及控制信号C2、分别改变原始数据R1为原始数据R0及原始数据R2、分别改变映射表T1为映射表T0及映射表T2、以及分别改变抖动信号I1为抖动信号I0及抖动信号I2。
当校正模拟数字转换单元350时，有二个必要的校正：控制信号C1与映射表T1。
控制信号C1需被建立，以致使电流控制环形振荡器421、422(参照图4)的平均频率约等于第一时钟CK1的频率。当电流控制环形振荡器421、422的平均频率约等于第一时钟CK1的频率时，第一部分原始数据R1+与第二部分原始数据R1-的平均(即，(R1++R1-)/2)的均值将约为0。在一实施例中，下列算法是用以适应控制信号C1：计算在第一时钟CK1的216个周期的期间(R1++R1-)/2的均值；若在第一时钟CK1的216个周期的期间(R1++R1-)/2的均值为负，增加控制信号C1的值以增加偏压电流Ib(参照图5)，以致提升电流控制环形振荡器421、422的平均频率；反之，则减少控制信号C1的值。
映射表T1的自适应性如下所述。如前述，诸如图3的模拟数字转换单元350等以电压控制振荡器为基础的模拟数字转换器(其能以图4的模拟数字转换单元400实现，且此模拟数字转换单元400是使用电压电流转换器401与电流控制环形振荡器421、422来实现一对电压控制振荡器)因电压控制振荡器的非线性转移特性而发生效能退化。因此，调度信号V1的线性变化不会导致原始数据R1的线性变化。为了修正非线性特性，非线性校正单元451、452(参照图4)是用以将原始数据R1映射为精炼数据D1，以致使调度信号V1的线性变化导致精炼数据D1的近乎线性变化。于模拟数字转换单元350的校正期间(即，选择信号SS设为1)，调度信号V1设为一预知值，并且映射表T1(第一子表T1+与第二子表T1-)必须被调整(适应)，以致使精炼数据D1的结果值相等于由具有线性转移特性的理想电压控制振荡器所预期的值。在一实施例中，第一子表T1+与第二子表T1-是基于三次多项式函数，并且此三次多项式函数能由下列二个公式所数学上地描述：
D1+(R1+)＝β0++β1+R1++β2+R1+ 2+β3+R1+ 3 (1)
D1-(R1-)＝β0-+β1-R1-+β2-R1- 2+β3-R1- 3 (2)
于此，β0+、β1+、β2+、β3+为用以将第一部分原始数据R1+映射为加端精炼数据D1+的映射表(第一子表T1+)的三次多项式函数的系数；以及β0-、β1-、β2-、β3-为用以将第二部分原始数据R1-映射为减端精炼数据D1-的映射表(第二子表T1-)的三次多项式函数的系数。校正的目的是为了找到β0+、β1+、β2+、β3+、β0-、β1-、β2-、β3-的理想值，以致使加端精炼数据D1+及减端精炼数据D1-的结果值与由第一端调度信号V1+与第二端调度信号V1-的预知值所预期的值，如此彷佛其中的电压控制振荡器为理想且完美的线性。为了找到三次多项式函数的四个系数，需要彼此不同的四个输入值。在一实施例中，数字码Wc(其是由图3的校正控制器380发出以建立校正信号Vc，并且此校正信号Vc于选择信号SS为1时被调度给模拟数字转换单元350)具有相互不同的四个值Wc1、Wc2、Wc3、Wc4，并且此四个值Wc1、Wc2、Wc3、Wc4分别对应于校正信号Vc(其于选择信号SS为1时被调度给模拟数字转换单元350)的四个位准Vc1、Vc2、Vc3、Vc4；针对其中具有电压控制振荡器的推测情况，精炼数据D1的四个目标值Dc1、Dc2、Dc3、Dc4为理想且完美的线性。系数(β0+、β1+、β2+、β3+、β0-、β1-、β2-、β3-)能利用一最小均方误差方法得到。在一实施例中，校正控制器380使用由下列步骤细分的算法，以更新系数：
步骤1：设定第一时钟CK1的216个周期的数字码Wc为Wc1，并且在这段时间跨度的期间得到第一部分原始数据R1+与第二部分原始数据R1-的统计均值分别为Rc1+与Rc1–。
步骤2：设定第一时钟CK1的216个周期的数字码Wc为Wc2，并且在这段时间跨度的期间得到第一部分原始数据R1+与第二部分原始数据R1-的统计均值分别为Rc2+与Rc2–。
步骤3：设定第一时钟CK1的216个周期的数字码Wc为Wc3，并且在这段时间跨度的期间得到第一部分原始数据R1+与第二部分原始数据R1-的统计均值分别为Rc3+与Rc3–。
步骤4：设定第一时钟CK1的216个周期的数字码Wc为Wc4，并且在这段时间跨度的期间得到第一部分原始数据R1+与第二部分原始数据R1-的统计均值分别为Rc4+与Rc4–。
步骤5：藉由使用下列公式实施一最小均方误差方法以得到能将原始数据R1的统计均值映射成精炼数据D1的对应目标值的系数：
藉由使用由公式(3)(4)获得的系数并且实施由公式(1)(2)所描述的映射，校正信号Vc的四个位准Vc1、Vc2、Vc3、Vc4将分别导致四个目标值Dc1、Dc2、Dc3、Dc4，其是由理想且完美线性的模拟数字转换器所预期的值。在此方式下，模拟数字转换单元350则被校正。
藉由使用上述的方法，能较前述作者G.Taylor及I.Galton的二篇文献所教导的方法(其是使用拟随机校正信号来执行校正，因此因校正信号的随机本质而需要更长的时间来获得可靠的统计平均值)更快地得到系数。
如图7的流程图700所示，模拟数字转换方法包括：接收一输入信号(步骤710)、利用一数字模拟转换器产生一校正信号(步骤720)、提供N个模拟数字转换器(ADC)(步骤730)、选择N个模拟数字转换器中之一以进行校正(步骤740)、将校正信号调度给选择之模拟数字转换器以执行校正信号的模拟数字转换并收集其原始数据(步骤750)、将输入信号调度给其他N-1个模拟数字转换器以执行输入信号的模拟数字转换并收集其精炼数据(步骤760)、基于来自选择的模拟数字转换器的原始数据更新耦接于选择的模拟数字转换器(其执行校正信号的模拟数字转换)的控制信号与映射表(步骤770)、加总从其他N-1个模拟数字转换器收集的精炼数据以产生一输出数据(步骤780)、以及选择N个模拟数字转换器中的另一个模拟数字转换器并重复执行调度步骤、更新步骤与加总步骤。其中，N为大于二的整数。各模拟数字转换器包括一电压控制振荡器、一相位数字转换器、一导数运算器以及一非线性校正单元。电压控制振荡器接收输入信号或校正信号并依照一控制信号输出一振荡信号。相位数字转换器接收振荡信号并输出一数字相位信号。导数运算器接收数字相位信号并输出一原始数据。非线性校正单元接收原始数据并基于一映射表输出一精炼数据。在一实施例中，使用一最小均方误差算法来更新映射表。
如图8的流程图800所示，模拟数字转换的自校正方法包括：将一校正信号调度给一模拟数字转换器以执行校正信号的模拟数字转换来得到一原始数据(步骤810)、设定校正信号为一第一位准并执行原始数据的平均以得到一第一均值(步骤820)、设定校正信号为一第二位准并执行原始数据的平均以得到一第二均值(步骤830)、设定校正信号为一第三位准并执行原始数据的平均以得到一第三均值(步骤840)、设定校正信号为一第四位准并执行原始数据的平均以得到一第四均值(步骤850)、以模拟数字转换为理想状态的推测情况决定第一均值的第一理想值、第二均值的第二理想值、第三均值的第三理想值及第四均值的第四理想值(步骤860)、以及实施最小均方误差算法来获得用以将第一均值、第二均值、第三均值及第四均值分别映射成第一理想值、第二理想值、第三理想值及第四理想值的一组系数，以缩小均方误差(步骤870)。
虽然本发明以前述的实施例公开如上，然其并非用以限定本发明，任何技术人员，在不脱离本发明的精神和范围的情况下，可作处某些更动与润饰，因此本发明的专利保护范围须视本说明书所附权利要求所界定的范围为准。
【符号说明】
Va 电压
Vb 电压
fa 频率
fb 频率
200 模拟数字转换器
210 电压控制振荡器
211 电压电流转换器
212 电流控制环形振荡器
220 相位数字转换器
221 环形取样器
222 相位译码器
230 导数运算器
V 电压
I 电流
K 振荡信号
S 数字取样信号
CLK 时钟
P 相位取样信号
D 数字输出信号
300 模拟数字转换器
310 输入调度单元
330 抖动调度单元
340 模拟数字转换单元
350 模拟数字转换单元
360 模拟数字转换单元
370 输出调度单元
380 校正控制器
390 数字模拟转换器
Vi 输入信号
Vc 校正信号
V0 调度信号
V1 调度信号
V2 调度信号
SS 选择信号
I0 抖动信号
I1 抖动信号
I2 抖动信号
C0 控制信号
C1 控制信号
C2 控制信号
D0 精炼数据
D1 精炼数据
D2 精炼数据
R0 原始数据
R1 原始数据
R2 原始数据
T0 映射表
T1 映射表
T2 映射表
Dout 输出数据
CK1 第一时钟
CK2 第二时钟
CK3 第三时钟
Wc 数字码
400 模拟数字转换单元
401 电压电流转换器
411 加总电路
412 加总电路
421 电流控制环形振荡器
422 电流控制环形振荡器
431 相位数字转换器
432 相位数字转换器
441 导数运算器
442 导数运算器
451 非线性校正单元
452 非线性校正单元
461 加总单元
V1+ 第一端调度信号
V1- 第二端调度信号
Ii+ 第一端中间电流信号
Ii- 第二端中间电流信号
I1+ 第一端抖动信号
I1- 第二端抖动信号
It+ 第一端总合电流
It- 第二端总合电流
K1+ 第一端振荡信号
K1- 第二端振荡信号
P1+ 第一端数字相位信号
P1- 第二端数字相位信号
R1+ 第一部分原始数据
R1- 第二部分原始数据
T1+ 第一子表
T1- 第二子表
D1+ 加端精炼数据
D1- 减端精炼数据
500 电压电流转换器
501 电流源
502 电流源
503 电阻
505 差动对晶体管
506 差动对晶体管
507 电流节点
508 电流节点
VDD 供电节点
Ib+ 第一端偏压电流
Ib- 第二端偏压电流
600 流程图
S0 将选择信号SS设为0，并依据原始数据R0校正模拟数字转换单元340
S1 将选择信号SS设为1，并依据原始数据R1校正模拟数字转换单元350
S2 将选择信号SS设为1，并依据原始数据R2校正模拟数字转换单元360
700 流程图
710 接收一输入信号
720 利用一数字模拟转换器产生一校正信号
730 提供N个模拟数字转换器，其中各模拟数字转换器耦接一控制信号与一映射表并输出一原始数据与一精炼数据
740 选择N个模拟数字转换器中之一以进行校正
750 将校正信号调度给选择的模拟数字转换器
760 将输入信号调度给其他N-1个模拟数字转换器
770 基于来自选择的模拟数字转换器的原始数据更新耦接选的模拟数字转换器的控制信号与映射表
780 加总来自其他N-1个模拟数字转换器的精炼数据以产生一输出数据
790 选择另一模拟数字转换器并重复执行调度步骤、更新步骤与加总步骤
800 流程图
810 将一校正信号调度给一模拟数字转换器以执行校正信号的模拟数字转换来得到一原始数据
820 设定校正信号为一第一位准并执行原始数据的平均以得到一第一均值
830 设定校正信号为一第二位准并执行原始数据的平均以得到一第二均值
840 设定校正信号为一第三位准并执行原始数据的平均以得到一第三均值
850 设定校正信号为一第四位准并执行原始数据的平均以得到一第四均值
860 以模拟数字转换为理想状态的一推测情况决定第一均值的第一理想值、第二均值的第二理想值、第三均值的第三理想值及第四均值的第四理想值
870 实施一最小均方误差算法来获得用以将第一均值、第二均值、第三均值及第四均值分别映射成第一理想值、第二理想值、第三理想值及第四理想值的一组系数，以缩小一均方误差。

Claims (8)

1.一种模拟数字转换器，包括：
一输入调度单元，接收一输入信号及一校正信号并依据一选择信号输出N个调度信号，其中，N为大于二的整数；
N个模拟数字转换单元，分别接收N个调度信号、N个控制信号及N个映射表并分别输出N个原始数据及N个精炼数据；
一输出调度单元，接收该N个精炼数据并依据该选择信号输出一输出数据；
一校正控制器，接收该N个原始数据并输出该选择信号、该N个控制信号、该N个映射表及一数字码；及
一数字模拟转换器，接收该数字码并输出该校正信号；
其中，该选择信号具有N个可能值，并且该N个调度信号中该选择信号所指定的一个调度信号源自于该校正信号，而该N个调度信号中的其他N-1个调度信号源自该输入信号。
2.根据权利要求1所述的模拟数字转换器，其中，该选择信号是在该N个可能值之间轮转。
3.根据权利要求1所述的模拟数字转换器，其中，各该模拟数字转换单元包括：
一电压控制振荡器，接收对应的该调度信号并依据对应的该控制信号输出一振荡信号；
一相位数字转换器，接收该振荡信号并输出一数字相位信号；
一导数运算器，接收该数字相位信号并输出该原始数据；及
一非线性校正单元，接收对应的该原始数据并根据对应的该映射表输出该精炼数据。
4.根据权利要求3所述的模拟数字转换器，其中，当该输入调度单元是将该校正信号调度为该调度信号时，该校正控制器根据对应的该原始数据的结果更新对应的该映射表。
5.根据权利要求4所述的模拟数字转换器，其中，该校正控制器使用一最小均方误差算法更新各自对应的该映射表。
6.一种模拟数字转换方法，包括：
接收一输入信号；
利用一数字模拟转换器产生一校正信号；
提供N个模拟数字转换器，每一该模拟数字转换器耦接一控制信号与一映射表并输出一原始数据与一精炼数据；
选择该N个模拟数字转换器中之一以进行校正；
将该校正信号调度给选择的该模拟数字转换器以执行该校正信号的模拟数字转换，并将该输入信号调度给该N个模拟数字转换器中的其他N-1个模拟数字转换器以执行该输入信号的模拟数字转换；
基于来自选择的该模拟数字转换器的该原始数据更新与选择的该模拟数字转换器耦接的该控制信号与该映射表；
加总来自该其他N-1个模拟数字转换器的该些精炼数据以产生一输出数据；及
选择该N个模拟数字转换器中的另一个模拟数字转换器并重复执行该些调度步骤、该更新步骤与该加总步骤。
7.根据权利要求6所述的模拟数字转换方法，其中，该更新步骤利用一最小均方误差算法来更新该映射表。
8.根据权利要求6所述的模拟数字转换方法，其中，各该模拟数字转换器包括：一电压控制振荡器，接收该校正信号和该输入信号中之一并依据耦接的该控制信号输出一振荡信号；一相位数字转换器，接收该振荡信号并输出一数字相位信号；一导数运算器，接收该数字相位信号并输出该原始数据；及一非线性校正单元，以接收该原始数据并依据耦接的该映射表输出该精炼数据。
CN201510278011.0A 2014-05-30 2015-05-27 模拟数字转换器及其方法 Active CN105141311B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/291,441 US9214951B1 (en) 2014-05-30 2014-05-30 Self-calibrating VCO-based analog-to-digital converter and method thereof
US14/291,441 2014-05-30

Publications (2)

Publication Number Publication Date
CN105141311A CN105141311A (zh) 2015-12-09
CN105141311B true CN105141311B (zh) 2018-12-21

Family

ID=54702981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510278011.0A Active CN105141311B (zh) 2014-05-30 2015-05-27 模拟数字转换器及其方法

Country Status (3)

Country Link
US (1) US9214951B1 (zh)
CN (1) CN105141311B (zh)
TW (1) TWI554040B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10382048B2 (en) * 2015-05-28 2019-08-13 Analog Devices, Inc. Calibration of analog-to-digital converter devices
US10530372B1 (en) 2016-03-25 2020-01-07 MY Tech, LLC Systems and methods for digital synthesis of output signals using resonators
US10020818B1 (en) 2016-03-25 2018-07-10 MY Tech, LLC Systems and methods for fast delta sigma modulation using parallel path feedback loops
US9634681B1 (en) * 2016-07-27 2017-04-25 Nxp Usa, Inc. Analog-to-digital conversion with linearity calibration
US10367522B2 (en) 2016-11-21 2019-07-30 MY Tech, LLC High efficiency power amplifier architectures for RF applications
TWI685208B (zh) * 2018-12-07 2020-02-11 財團法人工業技術研究院 位置編碼裝置與方法
US10931299B1 (en) 2020-03-31 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter with VCO-based and pipelined quantizers
US11933919B2 (en) 2022-02-24 2024-03-19 Mixed-Signal Devices Inc. Systems and methods for synthesis of modulated RF signals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361067A (en) * 1992-11-30 1994-11-01 Motorola Inc. Digital linearization calibration for analog to digital converter
TW200807888A (en) * 2006-07-27 2008-02-01 Realtek Semiconductor Corp A calibration apparatus for mismatches of time-interleaved analog-to-digital converter
CN101388667A (zh) * 2007-09-14 2009-03-18 瑞昱半导体股份有限公司 可自我校准的数字模拟转换器及其方法
CN102484480A (zh) * 2009-06-30 2012-05-30 联发科技（新加坡）私人有限公司 电流引导式数字至模拟转换器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102289B2 (en) * 2009-02-19 2012-01-24 Hitachi, Ltd. Analog/digital converter and semiconductor integrated circuit device
US8542138B2 (en) * 2011-01-28 2013-09-24 The Regents Of The University Of California Ring oscillator delta sigma ADC modulator with replica path nonlinearity calibration
US8525711B2 (en) * 2011-06-24 2013-09-03 Mediatek Inc. Method and apparatus for performing nonlinearity calibration
US9041569B2 (en) * 2013-06-28 2015-05-26 Silicon Laboratories Inc. Method and apparatus for calibration of successive approximation register analog-to-digital converters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361067A (en) * 1992-11-30 1994-11-01 Motorola Inc. Digital linearization calibration for analog to digital converter
TW200807888A (en) * 2006-07-27 2008-02-01 Realtek Semiconductor Corp A calibration apparatus for mismatches of time-interleaved analog-to-digital converter
CN101388667A (zh) * 2007-09-14 2009-03-18 瑞昱半导体股份有限公司 可自我校准的数字模拟转换器及其方法
CN102484480A (zh) * 2009-06-30 2012-05-30 联发科技（新加坡）私人有限公司 电流引导式数字至模拟转换器

Also Published As

Publication number Publication date
US9214951B1 (en) 2015-12-15
TWI554040B (zh) 2016-10-11
CN105141311A (zh) 2015-12-09
TW201545484A (zh) 2015-12-01
US20150349794A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
CN105141311B (zh) 模拟数字转换器及其方法
Taylor et al. A reconfigurable mostly-digital delta-sigma ADC with a worst-case FOM of 160 dB
JP6257077B2 (ja) グリッチ・エネルギー・エラーを低減するための電流ステアリング源を有するデジタル−アナログ変換器
KR20240051295A (ko) 고 선형성 위상 보간기
JP6114390B2 (ja) アナログデジタル変換器
McNeill et al. “Split ADC” background linearization of VCO-based ADCs
Aminzadeh MOSFET-only pipelined analogue-to-digital converters: non-linearity compensation by digital calibration
Yousry et al. A Third-Order 9-Bit 10-MHz CMOS $\Delta\Sigma $ Modulator With One Active Stage
Kobayashi et al. SAR ADC design using golden ratio weight algorithm
EP3461008A1 (en) Resistor ladder digital-to-analog converter with mismatch correction and method therefor
CN103916126A (zh) 一种具有数字校正模块的流水线adc电路
CN108039887B (zh) 可编程的电流控制振荡器
TW201724758A (zh) 注入鎖定的時間模式類比至數位轉換器
Ding et al. Approaches to digital compensation of excess loop delay in continuous-time delta-sigma modulators using a scaled quantizer
Yu et al. A two-step ADC with statistical calibration
Parekh et al. Power efficient all-digital delta-sigma TDC with differential gated delay line time integrator
JP6512929B2 (ja) データ加重平均化回路、インクリメンタルデルタシグマａｄ変換器、及びデータ加重平均化方法
Chen et al. An On-Chip Self-Characterization of a Digital-to-Time Converter by Embedding it in a First-Order $\Delta\Sigma $ Loop
Vekslender et al. Full IC design of a PWM controller with integrated high-resolution ADC and DPWM peripherals using digital backend tools
Uenohara et al. A pulse-width-modulation mode CMOS integrated circuit implementation of threshold-coupled map
Eltaliawy et al. A new digital locking MPPT control for ultra low power energy harvesting systems
Zhao et al. A 14-bit 1-GS/s DAC with a programmable interpolation filter in 65 nm CMOS
JP6591780B2 (ja) データ加重平均化回路、インクリメンタルデルタシグマａｄ変換器、及びデータ加重平均化方法
Unnikrishnan et al. A NAND gate based standard cell VCO for use in synthesizable ADCs
Li et al. VCO-Based ADC With Digital Background Calibration in 65nm CMOS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant