CN105138489B - 网络数据包缓存空间id管理单元 - Google Patents

网络数据包缓存空间id管理单元 Download PDF

Info

Publication number
CN105138489B
CN105138489B CN201510497528.9A CN201510497528A CN105138489B CN 105138489 B CN105138489 B CN 105138489B CN 201510497528 A CN201510497528 A CN 201510497528A CN 105138489 B CN105138489 B CN 105138489B
Authority
CN
China
Prior art keywords
spatial cache
request
application
fifo
bid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510497528.9A
Other languages
English (en)
Other versions
CN105138489A (zh
Inventor
李冰
史俊达
杨宇
陈帅
刘勇
董乾
赵霞
王刚
张龙飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201510497528.9A priority Critical patent/CN105138489B/zh
Publication of CN105138489A publication Critical patent/CN105138489A/zh
Application granted granted Critical
Publication of CN105138489B publication Critical patent/CN105138489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Communication Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了网络数据包缓存空间ID管理单元，属于网络数据处理的技术领域。所述网络数据包缓存空间ID管理单元包括：部件请求预处理模块、BID申请请求FIFO模块、BID释放请求FIFO模块、BID申请请求处理模块、BID释放请求处理模块、申请BID读接口控制模块、释放BID写接口控制模块、申请应答分发模块、释放应答分发模块。本发明结合并行兼顾优先级的思想采用FIFO的存储机制和交叉互连方式，并行执行BID申请、BID释放，提高了处理速度，实现了网络处理器中缓存空间ID乱序、高效的管理，明显改善了网络处理器中带宽瓶颈的问题。

Description

网络数据包缓存空间ID管理单元
技术领域
本发明公开了网络数据包缓存空间ID管理单元，属于网络锁数据处理的技术领域。
背景技术
随着互联网的高速发展，互联网已经进入千家万户，人们的生活越来越离不开网络。网络的出现给人们的生活带来了不可言喻的便利，同时人们对网络数据处理速度也是提出了越来越高的要求，专用网络处理器ASIC芯片已经逐渐取代传统的网络数据处理结构。随着人们对网络处理性能要求进一步提高，网络处理器的处理带宽不断地增大，处理速度也在不停地提高，及其需求高效、快速的缓存管理机制。由于存储响应速度和存储利用率低下，传统的缓存管理机制逐渐暴露出其弊端，已经无法满足大数据的高效、高性能、高利用率的缓存要求。
在网络时代的高速发展时代，在一些骨干网络数据处理设备上已经应用高性能专用网络处理器ASIC芯片来处理大数据。网络处理器在处理网络数据包时需要把网络数据包缓存在大容量的存储芯片中，由于网络数据包分层次处理、大小长短不一、处理协议多样化、传播的杂乱无序，传统的缓存管理机制无法满足大数据的高效、高性能、高利用率的缓存要求；在网络大数据的时代，低速、功能单一的缓存管理单元已经成为高性能网络处理器中的瓶颈。一种由硬件实现的高性能缓存管理单元已经成为网络处理器中追求高速处理网络数据包中不可忽视的一部分。
因此，网络数据包缓存管理单元在各种网络处理设备中的应用是相当广泛的，也是高性能网络包处理设备中不可或缺的一环。
发明内容
本发明所要解决的技术问题是针对上述背景技术的不足，提供了网络数据包缓存空间ID管理单元，实现了网络处理器中缓存空间ID的高效申请和释放，明显改善了网络处理器中带宽瓶颈的问题。
本发明为实现上述发明目的采用如下技术方案：
网络数据包缓存空间ID管理单元，包括：部件请求预处理模块、缓存空间ID申请请求FIFO模块、缓存空间ID释放请求FIFO模块、缓存空间ID申请请求处理模块、缓存空间ID释放请求处理模块、申请缓存空间ID读接口控制模块、释放缓存空间ID写接口控制模块、申请应答分发模块、释放应答分发模块；
部件请求预处理模块：请求输入端接外部对应部件的请求输出端，申请请求输出端接缓存空间ID申请请求FIFO模块的申请请求输入端，释放请求输出端接缓存空间ID释放请求FIFO模块的释放请求输入端，
缓存空间ID申请请求FIFO模块：申请请求输出端接缓存空间ID申请请求处理模块的输入端，
缓存空间ID申请请求处理模块：应答输出端接申请应答分发模块输入端，缓存空间ID应急申请请求输出端接缓存空间ID释放请求处理模块的缓存空间ID应急申请请求输入端，总线读请求输出端接申请缓存空间ID读接口控制模块输入端，
缓存空间ID释放请求FIFO模块：释放请求输出端接缓存空间ID释放请求处理模块的输入端，
缓存空间ID释放请求处理模块：应答输出端接释放应答分发模块输入端，应急申请缓存空间ID输出端接缓存空间ID申请请求处理模块的应急申请缓存空间ID输入端，总线写请求输出端接释放缓存空间ID写接口控制模块输入端，
申请缓存空间ID读接口控制模块：输出端与AXI总线的读接口相接，
释放缓存空间ID写接口控制模块：输出端与AXI总线的写接口相接；
所述部件请求预处理模块解析部件请求信号后将缓存空间ID申请请求以预定的申请请求包格式缓存在缓存空间ID申请请求FIFO模块中或将缓存空间ID释放请求以预定的释放请求包格式缓存在缓存空间ID释放请求FIFO模块中，所述缓存空间ID申请请求处理模块仲裁各部件的缓存空间ID申请请求后执行与网络报文长度对应的缓存空间ID申请操作，申请应答分发模块根据输入的申请请求信息将申请的缓存空间ID分发至外部对应部件，所述缓存空间ID释放请求处理模块仲裁各部件的缓存空间ID释放请求后执行与网络报文长度对应的缓存空间ID释放操作，所述释放应答分发模块根据输入的释放请求信息将释放的缓存空间ID分发至外部对应部件，所述申请缓存空间ID读接口控制模块仲裁缓存空间ID申请请求处理模块的总线读请求后通过AXI总线访问片外DDR3 SDRAM，所述释放缓存空间ID写接口控制模块仲裁缓存空间ID释放请求模块的总线写请求后通过AXI总线访问片外DDR3 SDRAM。
作为所述网络数据包缓存空间ID管理单元的进一步优化方案，部件请求预处理模块包括与外部各部件对应的功能、逻辑一致且相互独立的请求预处理子模块，缓存空间ID申请请求FIFO模块包括与外部各部件对应的功能、逻辑一致且相互独立的缓存空间ID申请请求FIFO子模块，缓存空间ID释放请求FIFO模块包括与外部各部件对应的功能、逻辑一致且相互独立的缓存空间ID释放请求FIFO子模块；
所述各部件对应的请求预处理子模块：申请请求输出端接缓存空间ID申请请求FIFO子模块的申请请求输入端，释放请求输出端接缓存空间ID释放请求FIFO子模块的释放请求输入端；
各部件对应的请求预处理子模块解析对应部件的请求信号后将缓存空间ID申请请求以预定的申请请求包格式缓存在对应部件的缓存空间ID申请请求FIFO子模块中，或将缓存空间ID释放请求以预定的释放请求包格式缓存在对应部件的缓存空间ID释放请求FIFO子模块中。
作为所述网络数据包缓存空间ID管理单元的进一步优化方案，缓存空间ID申请请求处理模块包括与网络报文长度对应的功能、逻辑一致且相互独立的缓存空间ID申请请求处理子模块，各缓存空间ID申请请求处理子模块采用交叉互连方式接收来自各部件的缓存空间ID申请请求；
各缓存空间ID申请请求处理子模块均包括缓存空间ID申请请求仲裁子模块以及缓存空间ID申请FIFO控制子模块，缓存空间ID申请FIFO控制子模块包括与网络报文长度对应的预申请缓存空间ID队列，缓存空间ID申请请求仲裁子模块的请求输入端与各缓存空间ID申请请求FIFO子模块的请求输出端连接，缓存空间ID申请请求仲裁子模块的仲裁结果输出端与缓存空间ID申请FIFO控制子模块的请求输入端连接，缓存空间ID申请FIFO控制子模块的应答输出端与申请请求应答分发模块输入端连接，缓存空间ID申请FIFO控制子模块的总线读请求输出端与申请缓存空间ID读接口控制模块输入端连接；
所述缓存空间ID申请请求仲裁子模块对发出缓存空间ID申请请求的部件进行仲裁确定申请请求的执行部件，所述缓存空间ID申请FIFO控制子模块在预申请缓存空间ID队列非空时根据缓存空间ID申请请求仲裁子模块的仲裁结果从预申请缓存空间ID队列中申请一个缓存空间ID，缓存空间ID申请FIFO控制子模块将申请的缓存空间ID连同该申请请求的其它信息一起输出给申请应答分发模块。
作为所述网络数据包缓存空间ID管理单元的进一步优化方案，缓存空间ID释放请求处理模块包括与网络报文长度对应的功能、逻辑一致且相互独立的缓存空间ID释放请求处理子模块，各缓存空间ID释放请求处理子模块采用交叉互连方式接收来自各部件的缓存空间ID释放请求；
各缓存空间ID释放请求处理子模块均包括缓存空间ID释放请求仲裁子模块以及缓存空间ID释放FIFO控制子模块，缓存空间ID释放FIFO控制子模块包括与网络报文长度对应的待释放缓存空间ID队列，缓存空间ID释放请求仲裁子模块的请求输入端与各缓存空间ID释放请求FIFO子模块的请求输出端连接，缓存空间ID释放请求仲裁子模块的仲裁结果输出端与缓存空间ID释放FIFO控制子模块的请求输入端连接，缓存空间ID释放FIFO控制子模块的应答输出端与释放请求应答分发模块输入端连接，缓存空间ID释放FIFO控制子模块的总线写请求输出端与释放缓存空间ID写接口控制模块输入端连接，缓存空间ID释放FIFO控制子模块的缓存空间ID应急申请请求输入端接缓存空间ID申请FIFO控制子模块的缓存空间ID应急申请请求输出端，缓存空间ID释放FIFO控制子模块的应急申请缓存空间ID输出端接缓存空间ID申请FIFO控制子模块的应急申请缓存空间ID输入端；
所述缓存空间ID释放请求仲裁子模块对发出缓存空间ID释放请求的部件进行仲裁确定释放请求的执行部件，所述缓存空间ID释放FIFO控制子模块根据缓存空间ID释放请求仲裁子模块的仲裁结果将需释放的缓存空间ID释放到待释放缓存空间ID队列中，缓存空间ID释放FIFO控制子模块将需释放的缓存空间ID连同该释放请求的其它信息一起输出给释放应答分发模块，缓存空间ID申请FIFO控制子模块在预申请缓存空间ID队列为空时从相同网络报文长度对应的待释放缓存空间ID队列中申请一个缓存空间ID，缓存空间ID申请FIFO控制子模块将申请的缓存空间ID连同该申请请求的其它信息一起输出给申请应答分发模块。
进一步的，所述网络数据包缓存空间ID管理单元中，缓存空间ID申请请求仲裁子模块采用可配置权重固定优先级仲裁算法确定申请请求的执行部件，缓存空间ID释放请求仲裁子模块采用可配置权重固定优先级仲裁算法确定释放请求的执行部件，可配置权重固定优先级仲裁算法具体为：
根据各部件的业务类型及请求频率配置初始权重值和权重调整使能初值，依据初始权重值由高至低的顺序依次仲裁各部件，仲裁过的部件其权重值减1，待各部件权重减为0后重置初始权重值并进入下一轮仲裁；
其中，
对于权重值相等的部件按照固定优先级仲裁，
权重调整使能值为1的部件在其权重值减为0时发生仲裁请求而其余部件无请求其权重值加1，
权重值为0的部件不得参与仲裁。
进一步的，所述网络数据包缓存空间ID管理单元中，缓存空间ID申请FIFO控制子模块通过申请缓存空间ID读接口控制模块读取挂在AXI总线上的片外DDR3 SDRAM中的缓存空间ID，缓存空间ID释放FIFO控制子模块通过释放缓存空间ID写接口控制模块写入缓存空间ID到挂在AXI总线上的片外DDR3 SDRAM中，在芯片上电复位时根据网络报文长度将DDR3SDRAM存储颗粒中存储区域划分成不同固定大小的缓存空间及对应的缓存空间ID标签区，采用两级FIFO加速方法对各大小缓存空间ID标签区间进行管理，具体步骤为：
在各网络报文长度对应的缓存空间ID申请FIFO控制子模块需申请缓存空间ID时，从对应网络报文长度的预申请缓存空间ID队列中读出缓存空间ID；
在各网络报文长度对应的缓存空间ID释放FIFO控制子模块需释放缓存空间ID时，向对应网络报文长度的待释放缓存空间ID队列中写入缓存空间ID；
在有网络报文长度对应的预申请缓存空间ID队列中的缓存空间ID数量低于低阈值线时，该网络报文长度对应的缓存空间ID申请FIFO控制子模块向申请缓存空间ID读接口控制模块发起读请求，申请缓存空间ID读接口控制模块向挂在AXI总线上的DDR3 SDRAM发起Burst读操作，该网络报文长度对应的缓存空间ID申请FIFO控制子模块将读回的缓存空间ID写入到对应网络报文长度的预申请缓存空间ID队列中；
在有网络报文长度对应的待释放缓存空间ID队列中的缓存空间ID数量高于高阈值线时，该网络报文长度对应的缓存空间ID释放FIFO控制子模块向缓存空间ID写接口控制模块发起写请求，释放缓存空间ID写接口控制模块向挂在AXI总线上的DDR3 SDRAM发起Burst写操作，该网络报文长度对应的缓存空间ID释放FIFO控制子模块将需释放的缓存空间ID写入到DDR3 SDRAM对应网络报文长度的缓存空间ID标签区。
更进一步的，所述网络数据包缓存空间ID管理单元中，申请缓存空间ID读接口控制模块包括申请缓存空间ID轮询仲裁子模块，申请缓存空间ID轮询仲裁子模块采用轮询仲裁算法确定批量预申请缓存空间ID的缓存空间ID申请请求处理子模块，释放缓存空间ID写接口控制模块包括释放缓存空间ID轮询仲裁子模块，释放缓存空间ID轮询仲裁子模块采用轮询仲裁算法确定批量写回缓存空间ID的缓存空间ID释放请求处理子模块。
本发明采用上述技术方案，具有以下有益效果：
(1)缓存空间ID的申请通道与释放通道分离，结合并行兼顾优先级的思想采用FIFO方式和交叉互连方式，并行执行BID申请、BID释放，提高了处理速度；
(2)各部件对应的BID申请/释放FIFO子模块与BID申请/释放请求控制子模块一一对应但逻辑上互补交叉，采用交叉互连的方式实现各部件对不同大小BID请求的并行处理，比每次只仲裁出一个部件进行申请/释放BID操作要更高效；
(3)将整个缓存空间根据网络数据包长度的差异性划分为16KB、8KB、4KB、2KB、1KB、512B、256B、128B、64B大小的区间，每种大小的区间基地址和区间长度都可由CPU根据实际需求进行实时配置变更，既缓解了缓存空间浪费的问题，又增强了区间规划的灵活性；
(4)采用简单的FIFO存储机制实现对整个缓存空间ID的乱序管理，结构简单，硬件易实现，采用两级FIFO加速处理方法，让BID以FIFO的形式存在DDR3 SDRAM中，结合Burst操作进一步提高了BID申请、释放的效率；
(5)当预申请缓存空间ID队列中BID被申请空，而此时待释放缓存空间ID队列中的BID未达到高阈值线不足以写入DDR3 SDRAM中时，预申请缓存空间ID队列与待释放缓存空间ID队列之间的应急通道可以充分利用完剩余未被申请的BID。
本发明附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1是缓存空间ID的管理模块的在网络处理器中的位置图。
图2是缓存空间ID的管理模块整体设计结构图。
图3是缓存空间ID的管理模块整体详细设计结构。
图4是两级FIFO加速原理图。
图5是两级FIFO加速实现图。
图6是交叉互连详细结构图。
图7是申请、释放应答分发模块分发示意图。
具体实施方式
下面详细描述本发明的实施方式，下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本领域的技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)具有本发明所属技术领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。
如图2所示的缓存空间ID的管理模块，包括：部件请求预处理模块、BID(BufferIdentity)申请请求FIFO模块、BID释放请求FIFO模块、BID申请请求处理模块、BID释放请求处理模块、申请BID读接口控制模块、释放BID写接口控制模块、申请应答分发模块、释放应答分发模块。
部件请求预处理模块：请求输入端接外部对应部件的请求输出端，申请请求输出端接BID申请请求FIFO模块的申请请求输入端，释放请求输出端接BID释放请求FIFO模块的释放请求输入端。
BID申请请求FIFO模块的申请请求输出端接BID申请请求处理模块的输入端。
BID申请请求处理模块：应答输出端接申请应答分发模块输入端，BID应急申请请求输出端接BID释放请求处理模块的BID应急申请请求输入端，总线读请求输出端接申请BID读接口控制模块输入端。
BID释放请求FIFO模块的释放请求输出端接BID释放请求处理模块的输入端。
BID释放请求处理模块：应答输出端接释放应答分发模块输入端，应急申请BID输出端接BID申请请求处理模块的应急申请BID输入端，总线写请求输出端接释放BID写接口控制模块输入端。
申请BID读接口控制模块的输出端与AXI总线的读接口相接。
释放BID写接口控制模块的输出端与AXI总线的写接口相接。
如图1、图2所示：部件请求预处理模块解析部件请求信号后将BID申请请求以预定的申请请求包格式缓存在BID申请请求FIFO模块中或将BID释放请求以预定的释放请求包格式缓存在BID释放请求FIFO模块中；BID申请请求处理模块仲裁各部件的BID申请请求后执行与网络报文长度对应的BID申请操作；申请应答分发模块根据输入的申请请求信息将申请的BID分发至外部对应部件；BID释放请求处理模块仲裁各部件的BID释放请求后执行与网络报文长度对应的BID释放操作；释放应答分发模块根据输入的释放请求信息将释放的BID分发至外部对应部件；申请BID读接口控制模块仲裁BID申请请求处理模块的总线读请求后通过AXI总线访问片外DDR3 SDRAM；释放BID写接口控制模块仲裁BID释放请求模块的总线写请求后通过AXI总线访问片外DDR3 SDRAM。
缓存空间ID的管理模块整体详细设计结构如图3所示：部件请求预处理模块包括与外部各部件对应的功能、逻辑一致且相互独立的请求预处理子模块，BID申请请求FIFO模块包括与外部各部件对应的功能、逻辑一致且相互独立的BID申请请求FIFO子模块，BID释放请求FIFO模块包括与外部各部件对应的功能、逻辑一致且相互独立的BID释放请求FIFO子模块，BID申请请求处理模块包括与网络报文长度对应的功能、逻辑一致且相互独立的BID申请请求处理子模块，BID释放请求处理模块包括与网络报文长度对应的功能、逻辑一致且相互独立的BID释放请求处理子模块。
部件请求预处理模块，包含与多个外部部件对应的请求预处理子模块，每个部件请求预处理子模块的接口完全一致但相互独立，不存在逻辑交叉。各部件对应请求预处理子模块的申请请求输出端接BID申请请求FIFO子模块的申请请求输入端，各部件对应请求预处理子模块的释放请求输出端接BID释放请求FIFO子模块的释放请求输入端。各部件对应的请求预处理子模块解析对应部件的请求信号后将BID申请请求以预定的申请请求包格式缓存在对应部件的BID申请请求FIFO子模块中或将BID释放请求以预定的释放请求包格式缓存在对应部件的BID释放请求FIFO子模块中。请求预处理子模块主要功能是接收外部部件发起的请求信号req、请求类型信号req_type、请求大小信号req_size、请求释放缓存编号buffer_id。请求信号req高有效；请求类型信号req_type＝＝0，表示当前该部件请求是申请请求；请求类型信号req_type＝＝1，表示当前该部件请求是释放请求；请求大小信号req_size＝＝0时，表示当前部件申请BID的大小为16KB；请求大小信号req_size＝＝1时，表示当前部件申请BID的大小为8KB；请求大小信号req_size＝＝2时，表示当前部件申请BID的大小为4KB；请求大小信号req_size＝＝3时，表示当前部件申请BID的大小为2KB；请求大小信号req_size＝＝4时，表示当前部件申请BID的大小为1KB；请求大小信号req_size＝＝5时，表示当前部件申请BID的大小为512B；请求大小信号req_size＝＝6时，表示当前部件申请BID的大小为256B；请求大小信号req_size＝＝7时，表示当前部件申请BID的大小为128B；请求大小信号req_size＝＝8时，表示当前部件申请BID的大小为64B。当请求信号req＝＝1,请求类型信号req_type＝＝1时，释放缓存编号buffer_id才有效。各部件对应的请求处理子模块根据请求信号req、请求类型信号req_type、请求大小信号req_size、请求释放缓存编号buffer_id来解析外部模块请求并以指定的包格式分发给对应的BID申请请求FIFO子模块或BID释放请求FIFO子模块。
BID申请请求FIFO模块，该模块包含了与外部各部件对应的BID申请请求FIFO子模块，模块间功能均一致；各部件的BID申请请求信息以指定的包格式缓存在对应的BID申请请求FIFO子模块中，为下级BID申请请求处理模块提供了解析依据。结合交叉互连、并行的思想，每个部件对应的BID申请请求FIFO子模块都与下级各网络报文长度对应的BID申请请求处理子模块相接，实现多个部件请求不同大小的BID时可以并行处理，提高处理效率。每个部件对应的BID申请请求FIFO子模块都会设定高水线和低水线：当FIFO中的数据高于高水线就是反压上级部件请求预处理模块；当FIFO中的数据低于低水线就是反压下级BID申请请求处理模块；当FIFO中数据不为空且下级BID申请请求FIFO中的数据不为空时，部件BID申请请求FIFO模块主动向下级BID申请请求处理模块发起读对应大小的BID操作。
BID释放请求FIFO模块，该模块包含了与外部各个部件对应的BID释放请求FIFO子模块，模块间功能均一致；各部件的BID释放请求信息以指定的包格式缓存在BID释放请求FIFO子模块中，为下级BID释放请求处理模块提供了解析依据。结合交叉互连、并行的思想，每个部件对应的BID释放请求FIFO子模块都与下级各网络报文长度对应的BID释放请求处理子模块相接。每个部件对应的BID释放请求FIFO子模块都会设定高水线和低水线，当FIFO中的数据高于高水线就是反压上级对应部件请求预处理模块；当FIFO中的数据低于低水线就是反压下级BID释放请求处理模块；当FIFO中数据不为空且下层BID释放请求FIFO中的数据不为满时，部件BID释放请求FIFO模块主动向下级BID释放请求处理模块发起写对应大小的BID操作。
BID申请请求处理模块，该模块中与网络报文长度对应的各个申请请求处理子模块采用如图6所示的交叉互连方式接收来自各部件对应的BID申请请求FIFO子模块的BID申请请求，实现并行处理并提高处理效率。该模块具体包括：16KB BID申请请求处理子模块、8KB BID申请请求处理子模块、4KB BID申请请求处理子模块、2KB BID申请请求处理子模块、1KB BID申请请求处理子模块、512B BID申请请求处理子模块、256B BID申请请求处理子模块、128B BID申请请求处理子模块、64B BID申请请求处理子模块。各大小的BID申请请求处理子模块功能、结构类似，具体包括：可配置权重固定优先级的BID申请请求仲裁子模块、BID申请FIFO控制子模块，BID申请FIFO控制子模块包括与网络报文长度对应的预申请缓存空间ID队列，BID申请请求仲裁子模块的请求输入端与各BID申请请求FIFO子模块的请求输出端连接，BID申请请求仲裁子模块的仲裁结果输出端与BID申请FIFO控制子模块的请求输入端连接，BID申请FIFO控制子模块的应答输出端与申请请求应答分发模块输入端连接，BID申请FIFO控制子模块的总线读请求输出端与申请BID读接口控制模块输入端连接。
可配置权重固定优先级的BID申请请求仲裁子模块，在实现方式上采用并行思想，根据权重值将各部件请求分类，同时也将有请求的权重值编码成独热码相或，用相或后的编码值中最高位为1的位置来选择对应权重值的所有请求输入，再根据预定的优先级定义给出仲裁结果；该子模块在算法上采用可配置权重固定优先级仲裁算法，具体如下：
A.根据外部各个部件的业务类型及请求的频率配置初始权重值和权重调整使能初值；
B.在请求仲裁时，权重值高的部件优先得到仲裁，或权重值相等的部件按照固定优先级得到仲裁，且该部件的权重值减一；
C.权重调整使能值为1的部件在其权重值减为0时发生请求，且别的部件无请求，其权重值加一；
D.等各个部件的权重都减为0时，重新恢复到初始的权重值进入新一轮的仲裁。
BID申请FIFO控制子模块根据BID申请请求仲裁子模块的仲裁结果来接收上级各个部件BID申请请求FIFO子模块的申请请求，实现对BID申请FIFO的读写控制；只要上级各个部件BID申请请求FIFO子模块的FIFO不为空就可以向BID申请请求处理模块发起仲裁请求，每次仲裁只能仲裁出一个部件向该BID申请FIFO控制子模块发起申请BID的请求，该BID申请FIFO控制子模块再从BID申请FIFO中读出一个BID，和该申请请求的其它信息一起返回给申请应答分发模块。
BID释放请求处理模块，该模块中与网络报文长度对应的各个申请请求处理子模块采用如图6所示的交叉互连方式接收来自各部件对应BID释放请求FIFO子模块的BID释放请求，实现并行处理并提高处理效率。该模块具体包括：16KB BID释放请求处理子模块、8KBBID释放请求处理子模块、4KB BID释放请求处理子模块、2KB BID释放请求处理子模块、1KBBID释放请求处理子模块、512B BID释放请求处理子模块、256B BID释放请求处理子模块、128B BID释放请求处理子模块、64B BID释放请求处理子模块。各大小的BID释放请求处理子模块功能、结构类似，具体包括：可配置权重固定优先级的BID释放请求仲裁子模块、BID释放FIFO控制子模块，各BID释放请求处理子模块均包括BID释放请求仲裁子模块以及BID释放FIFO控制子模块，BID释放FIFO控制子模块包括与网络报文长度对应的待释放缓存空间ID队列，BID释放请求仲裁子模块的请求输入端与各BID释放请求FIFO子模块的请求输出端连接，BID释放请求仲裁子模块的仲裁结果输出端与BID释放FIFO控制子模块的请求输入端连接，BID释放FIFO控制子模块的应答输出端与释放请求应答分发模块输入端连接，BID释放FIFO控制子模块的总线写请求输出端与释放BID写接口控制模块输入端连接，BID释放FIFO控制子模块的BID应急申请请求输入端接BID申请FIFO控制子模块的BID应急申请请求输出端，BID释放FIFO控制子模块的应急申请BID输出端接BID申请FIFO控制子模块的应急申请BID输入端。
可配置权重固定优先级的BID释放请求仲裁子模块在实现方式上采用并行思想，根据权重值将各部件请求分类，同时也将有请求的权重值编码成独热码相或，用相或后的编码值中最高位为1的位置来选择对应权重值的所有请求输入，再根据预定的优先级定义给出仲裁结果；该子模块采用可配置权重固定优先级仲裁算法，具体如下：
A.根据外部各个部件的业务类型及请求的频率配置初始权重值和权重调整使能初值；
B.在请求仲裁时，权重值高的部件优先得到仲裁，或权重值相等的部件按照固定优先级得到仲裁，且该部件的权重值减一；
C.权重调整使能值为1的部件在其权重值减为0时发生请求，且别的部件无请求，其权重值加一；
D.等各个部件的权重都减为0时，重新恢复到初始的权重值进入新一轮的仲裁。
BID释放FIFO控制子模块根据BID释放请求仲裁子模块的仲裁结果来接收上级各部件对应BID释放请求FIFO子模块的请求，对BID释放FIFO进行读写操作；只要上级各个部件BID释放请求FIFO子模块的FIFO不为空就可以向BID释放请求处理模块发起仲裁请求，每次仲裁只能仲裁出一个部件向该BID释放FIFO控制子模块发起释放BID的请求，该BID释放FIFO控制子模块再从BID释放FIFO中读出一个BID，和该释放请求的其它信息一起返回给释放应答分发模块。BID申请FIFO控制子模块与BID释放FIFO控制子模块之间的应急通道：当BID申请请求处理模块中对应网络包大小的BID申请请求处理子模块中的预申请BID队列为空时，该大小的BID申请请求处理子模块就会向对应大小的BID释放请求处理子模块发起BID应急申请请求，该大小的BID释放请求处理子模块收到该请求后就会从自身的待释放BID队列里读出BID反馈给BID申请请求处理子模块；BID申请FIFO控制子模块在预申请缓存空间ID队列为空时从相同网络报文长度对应的待释放缓存空间ID队列中申请一个缓存空间ID，BID申请FIFO控制子模块将申请的缓存空间ID连同该申请请求的其它信息一起输出给申请应答分发模块。
BID申请FIFO控制子模块通过申请BID读接口控制模块读取挂在AXI总线上的片外DDR3 SDRAM中的缓存空间ID，BID释放FIFO控制子模块通过释放BID写接口控制模块写入缓存空间ID到挂在AXI总线上的片外DDR3 SDRAM中，在芯片上电复位时根据网络报文长度将DDR3 SDRAM存储颗粒中存储区域划分不同固定大小的缓存空间及对应的缓存空间ID标签区，采用两级FIFO加速方法对各大小BID标签区间进行管理，两级FIFO加速方法的原理和图和实现图如图4、图5所示。
申请BID读接口控制模块，该模块通过上级各个大小的BID申请FIFO控制子模块和AXI总线的读接口对各个大小的BID申请FIFO进行写操作。该模块根据预定的优先级来接收上级各个大小的BID申请FIFO控制子模块的请求。BID被存在DDR3 SDRAM中指定的区间内，该区间根据网络报文长度划分为16KB BID区间、8KB BID区间、4KB BID区间、2KB BID区间、1KB BID区间、512B BID区间、256B BID区间、128B BID区间、64B BID区间，每个大小的BID区间的起始地址和区间长度都可以由CPU进行配置。该模块采用FIFO的存储机制对各个大小的BID区间进行管理，根据上级模块的请求实时地更新读指针，结合对应大小的BID释放请求处理子模块的写指针就可以算出DDR3 SDRAM对应大小区间中剩余BID的数量，根据BID余量来设定总线Burst Length、Burst Size，进一步提高从DDR3 SDRAM中读取BID的效率。这以16KB BID申请FIFO子模块来说明，在16KB BID申请FIFO子模块需申请BID时，从16KB预缓存空间ID队列中读出BID，具体步骤如下：
A.16KB BID申请FIFO控制子模块中BID的数量已经低于低阈值线时，16KB BID申请FIFO控制子模块向申请BID读接口控制模块发起从DDR3 SDRAM中读出BID的请求；
B.申请BID读接口控制模块收到请求后向AXI总线上的DDR3 SDRAM读发起Burst读操作；
C.Burst读回的数据会根据申请请求的UID分发给相应大小的BID申请FIFO控制子模块，16KB BID申请FIFO控制子模块将读回的BID写入到对应网络报文长度的预申请缓存空间ID队列中。
释放BID写接口控制模块，该模块通过上级各个大小的BID释放FIFO控制子模块和AXI总线的写接口对各个大小的BID释放FIFO进行读操作。该模块根据预定的优先级来接收上级各个大小的BID释放FIFO控制子模块的请求。BID被存在DDR3 SDRAM中指定的区间内，该区间根据网络报文长度划分为16KB BID区间、8KB BID区间、4KB BID区间、2KB BID区间、1KB BID区间、512B BID区间、256B BID区间、128B BID区间、64B BID区间，每个大小的BID区间的起始地址和区间长度都可以由CPU进行配置。该模块采用FIFO的存储机制对各个大小的BID区间进行管理，根据上级模块的请求实时地更新写指针，结合BID申请请求处理子模块的读指针就可以算出DDR3 SDRAM对应大小区间中剩余BID的数量，根据BID余量来设定总线Burst Length、Burst Size，进一步提高将BID写入到DDR3 SDRAM中的效率；这以16KBBID释放FIFO来说明，在16KB BID释放FIFO子模块需申请BID时，向16KB待释放缓存空间ID队列中写入BID，具体步骤如下：
A.16KB BID释放请求FIFO子模块中BID的数量已经高于高阈值线时，16KB BID释放FIFO控制子模块向BID写接口控制模块发起写BID到DDR3 SDRAM中的请求；
B.BID写接口控制模块收到请求后向挂在AXI总线上的DDR3 SDRAM发起Burst写操作；
C.16KB BID释放请求FIFO子模块把需释放的缓存空间ID批量写入到对应网络报文长度的缓存空间ID标签区。
申请BID读接口控制模块包括申请BID轮询仲裁子模块，申请BID轮询仲裁子模块采用轮询仲裁算法确定批量预申请BID的BID申请请求处理子模块，释放BID写接口控制模块包括释放BID轮询仲裁子模块，释放BID轮询仲裁子模块采用轮询仲裁算法确定批量写回BID的BID释放请求处理子模块。各大小的BID申请FIFO控制子模块、BID释放FIFO控制子模块与片外DDR3 SDRAM三者协调的操作形成了两级FIFO加速处理方法。
申请应答分发模块如图7所示，该模块主要功能是接收来自各个大小的BID申请请求处理子模块的申请BID的应答信息，根据应答信息中的部件ID分发到相应的外部部件。
释放应答分发模块如图7所示，该模块主要功能是接收来自各个大小的BID释放请求处理子模块的释放BID的应答信息，根据应答信息中的部件ID分发到相应的外部部件。
综上所述，本发明具有以下有益效果：
(1)缓存空间ID的申请通道与释放通道分离，结合并行兼顾优先级的思想采用FIFO方式和交叉互连方式，并行执行BID申请、BID释放，提高了处理速度；
(2)各部件对应的BID申请/释放FIFO子模块与BID申请/释放请求控制子模块一一对应但逻辑上互补交叉，采用交叉互连的方式实现各部件对不同大小BID请求的并行处理，比每次只仲裁出一个部件进行申请/释放BID操作要更高效；
(3)将整个缓存空间根据网络数据包长度的差异性划分为16KB、8KB、4KB、2KB、1KB、512B、256B、128B、64B大小的区间，每种大小的区间基地址和区间长度都可由CPU根据实际需求进行实时配置变更，既缓解了缓存空间浪费的问题，又增强了区间规划的灵活性；
(4)采用简单的FIFO存储机制实现对整个缓存ID的乱序管理，结构简单，硬件易实现，采用两级FIFO加速处理方法，让BID以FIFO的形式存在DDR3 SDRAM中，结合Burst操作进一步提高了BID申请、释放的效率；
(5)当预申请缓存空间ID队列中BID被申请空，而此时待释放缓存空间ID队列中的BID未达到高阈值线不足以写入DDR3 SDRAM中时，预申请缓存空间ID队列与待释放缓存空间ID队列之间的应急通道可以充分利用完剩余未被申请的BID。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明的技术方案实质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器，或者网络设备等)执行本发明的实施例或实施例的某些部分所述的方法。

Claims (7)

1.网络数据包缓存空间ID管理单元，其特征在于，包括：部件请求预处理模块、缓存空间ID申请请求FIFO模块、缓存空间ID释放请求FIFO模块、缓存空间ID申请请求处理模块、缓存空间ID释放请求处理模块、申请缓存空间ID读接口控制模块、释放缓存空间ID写接口控制模块、申请应答分发模块、释放应答分发模块；
部件请求预处理模块：请求输入端接外部对应部件的请求输出端，申请请求输出端接缓存空间ID申请请求FIFO模块的申请请求输入端，释放请求输出端接缓存空间ID释放请求FIFO模块的释放请求输入端，
缓存空间ID申请请求FIFO模块：申请请求输出端接缓存空间ID申请请求处理模块的输入端，
缓存空间ID申请请求处理模块：应答输出端接申请应答分发模块输入端，缓存空间ID应急申请请求输出端接缓存空间ID释放请求处理模块的缓存空间ID应急申请请求输入端，总线读请求输出端接申请缓存空间ID读接口控制模块输入端，
缓存空间ID释放请求FIFO模块：释放请求输出端接缓存空间ID释放请求处理模块的输入端，
缓存空间ID释放请求处理模块：应答输出端接释放应答分发模块输入端，应急申请缓存空间ID输出端接缓存空间ID申请请求处理模块的应急申请缓存空间ID输入端，总线写请求输出端接释放缓存空间ID写接口控制模块输入端，
申请缓存空间ID读接口控制模块：输出端与AXI总线的读接口相接，
释放缓存空间ID写接口控制模块：输出端与AXI总线的写接口相接；
所述部件请求预处理模块解析部件请求信号后将缓存空间ID申请请求以预定的申请请求包格式缓存在缓存空间ID申请请求FIFO模块中或将缓存空间ID释放请求以预定的释放请求包格式缓存在缓存空间ID释放请求FIFO模块中，所述缓存空间ID申请请求处理模块仲裁各部件的缓存空间ID申请请求后执行与网络报文长度对应的缓存空间ID申请操作，申请应答分发模块根据输入的申请请求信息将申请的缓存空间ID分发至外部对应部件，所述缓存空间ID释放请求处理模块仲裁各部件的缓存空间ID释放请求后执行与网络报文长度对应的缓存空间ID释放操作，所述释放应答分发模块根据输入的释放请求信息将释放的缓存空间ID分发至外部对应部件，所述申请缓存空间ID读接口控制模块仲裁缓存空间ID申请请求处理模块的总线读请求后通过AXI总线访问片外DDR3SDRAM，所述释放缓存空间ID写接口控制模块仲裁缓存空间ID释放请求模块的总线写请求后通过AXI总线访问片外DDR3SDRAM。
2.根据权利要求1所述的网络数据包缓存空间ID管理单元，其特征在于，部件请求预处理模块包括与外部各部件对应的功能、逻辑一致且相互独立的请求预处理子模块，缓存空间ID申请请求FIFO模块包括与外部各部件对应的功能、逻辑一致且相互独立的缓存空间ID申请请求FIFO子模块，缓存空间ID释放请求FIFO模块包括与外部各部件对应的功能、逻辑一致且相互独立的缓存空间ID释放请求FIFO子模块；
所述各部件对应的请求预处理子模块：申请请求输出端接缓存空间ID申请请求FIFO子模块的申请请求输入端，释放请求输出端接缓存空间ID释放请求FIFO子模块的释放请求输入端；
各部件对应的请求预处理子模块解析对应部件的请求信号后将缓存空间ID申请请求以预定的申请请求包格式缓存在对应部件的缓存空间ID申请请求FIFO子模块中，或将缓存空间ID释放请求以预定的释放请求包格式缓存在对应部件的缓存空间ID释放请求FIFO子模块中。
3.根据权利要求2所述的网络数据包缓存空间ID管理单元，其特征在于，缓存空间ID申请请求处理模块包括与网络报文长度对应的功能、逻辑一致且相互独立的缓存空间ID申请请求处理子模块，各缓存空间ID申请请求处理子模块采用交叉互连方式接收来自各部件的缓存空间ID申请请求；
各缓存空间ID申请请求处理子模块均包括缓存空间ID申请请求仲裁子模块以及缓存空间ID申请FIFO控制子模块，缓存空间ID申请FIFO控制子模块包括与网络报文长度对应的预申请缓存空间ID队列，缓存空间ID申请请求仲裁子模块的请求输入端与各缓存空间ID申请请求FIFO子模块的请求输出端连接，缓存空间ID申请请求仲裁子模块的仲裁结果输出端与缓存空间ID申请FIFO控制子模块的请求输入端连接，缓存空间ID申请FIFO控制子模块的应答输出端与申请请求应答分发模块输入端连接，缓存空间ID申请FIFO控制子模块的总线读请求输出端与申请缓存空间ID读接口控制模块输入端连接；
所述缓存空间ID申请请求仲裁子模块对发出缓存空间ID申请请求的部件进行仲裁确定申请请求的执行部件，所述缓存空间ID申请FIFO控制子模块在预申请缓存空间ID队列非空时根据缓存空间ID申请请求仲裁子模块的仲裁结果从预申请缓存空间ID队列中申请一个缓存空间ID，缓存空间ID申请FIFO控制子模块将申请的缓存空间ID连同该申请请求的其它信息一起输出给申请应答分发模块。
4.根据权利要求3所述的网络数据包缓存空间ID管理单元，其特征在于，缓存空间ID释放请求处理模块包括与网络报文长度对应的功能、逻辑一致且相互独立的缓存空间ID释放请求处理子模块，各缓存空间ID释放请求处理子模块采用交叉互连方式接收来自各部件的缓存空间ID释放请求；
各缓存空间ID释放请求处理子模块均包括缓存空间ID释放请求仲裁子模块以及缓存空间ID释放FIFO控制子模块，缓存空间ID释放FIFO控制子模块包括与网络报文长度对应的待释放缓存空间ID队列，缓存空间ID释放请求仲裁子模块的请求输入端与各缓存空间ID释放请求FIFO子模块的请求输出端连接，缓存空间ID释放请求仲裁子模块的仲裁结果输出端与缓存空间ID释放FIFO控制子模块的请求输入端连接，缓存空间ID释放FIFO控制子模块的应答输出端与释放请求应答分发模块输入端连接，缓存空间ID释放FIFO控制子模块的总线写请求输出端与释放缓存空间ID写接口控制模块输入端连接，缓存空间ID释放FIFO控制子模块的缓存空间ID应急申请请求输入端接缓存空间ID申请FIFO控制子模块的缓存空间ID应急申请请求输出端，缓存空间ID释放FIFO控制子模块的应急申请缓存空间ID输出端接缓存空间ID申请FIFO控制子模块的应急申请缓存空间ID输入端；
所述缓存空间ID释放请求仲裁子模块对发出缓存空间ID释放请求的部件进行仲裁确定释放请求的执行部件，所述缓存空间ID释放FIFO控制子模块根据缓存空间ID释放请求仲裁子模块的仲裁结果将需释放的缓存空间ID释放到待释放缓存空间ID队列中，缓存空间ID释放FIFO控制子模块将需释放的缓存空间ID连同该释放请求的其它信息一起输出给释放应答分发模块，缓存空间ID申请FIFO控制子模块在预申请缓存空间ID队列为空时从相同网络报文长度对应的待释放缓存空间ID队列中申请一个缓存空间ID，缓存空间ID申请FIFO控制子模块将申请的缓存空间ID连同该申请请求的其它信息一起输出给申请应答分发模块。
5.根据权利要求3或4所述的网络数据包缓存空间ID管理单元，其特征在于，缓存空间ID申请请求仲裁子模块采用可配置权重固定优先级仲裁算法确定申请请求的执行部件，缓存空间ID释放请求仲裁子模块采用可配置权重固定优先级仲裁算法确定释放请求的执行部件，可配置权重固定优先级仲裁算法具体为：
根据各部件的业务类型及请求频率配置初始权重值和权重调整使能初值，依据初始权重值由高至低的顺序依次仲裁各部件，仲裁过的部件其权重值减1，待各部件权重减为0后重置初始权重值并进入下一轮仲裁；
其中，
对于权重值相等的部件按照固定优先级仲裁，
权重调整使能值为1的部件在其权重值减为0时发生仲裁请求而其余部件无请求其权重值加1，
权重值为0的部件不得参与仲裁。
6.根据权利要求3或4所述的网络数据包缓存空间ID管理单元，其特征在于，所述缓存空间ID申请FIFO控制子模块通过申请缓存空间ID读接口控制模块读取挂在AXI总线上的片外DDR3SDRAM中的缓存空间ID，缓存空间ID释放FIFO控制子模块通过释放缓存空间ID写接口控制模块写入缓存空间ID到挂在AXI总线上的片外DDR3SDRAM中，在芯片上电复位时根据网络报文长度将DDR3SDRAM存储颗粒中存储区域划分成不同固定大小的缓存空间及对应的缓存空间ID标签区，采用两级FIFO加速方法对各大小缓存空间ID标签区间进行管理，具体步骤为：
在各网络报文长度对应的缓存空间ID申请FIFO控制子模块需申请缓存空间ID时，从对应网络报文长度的预申请缓存空间ID队列中读出缓存空间ID；
在各网络报文长度对应的缓存空间ID释放FIFO控制子模块需释放缓存空间ID时，向对应网络报文长度的待释放缓存空间ID队列中写入缓存空间ID；
在有网络报文长度对应的预申请缓存空间ID队列中的缓存空间ID数量低于低阈值线时，该网络报文长度对应的缓存空间ID申请FIFO控制子模块向申请缓存空间ID读接口控制模块发起读请求，申请缓存空间ID读接口控制模块向挂在AXI总线上的DDR3SDRAM发起Burst读操作，该网络报文长度对应的缓存空间ID申请FIFO控制子模块将读回的缓存空间ID写入到对应网络报文长度的预申请缓存空间ID队列中；
在有网络报文长度对应的待释放缓存空间ID队列中的缓存空间ID数量高于高阈值线时，该网络报文长度对应的缓存空间ID释放FIFO控制子模块向缓存空间ID写接口控制模块发起写请求，释放缓存空间ID写接口控制模块向挂在AXI总线上的DDR3SDRAM发起Burst写操作，该网络报文长度对应的缓存空间ID释放FIFO控制子模块将需释放的缓存空间ID写入到DDR3SDRAM对应网络报文长度的缓存空间ID标签区。
7.根据权利要求6所述的网络数据包缓存空间ID管理单元，其特征在于，申请缓存空间ID读接口控制模块包括申请缓存空间ID轮询仲裁子模块，申请缓存空间ID轮询仲裁子模块采用轮询仲裁算法确定批量预申请缓存空间ID的缓存空间ID申请请求处理子模块，释放缓存空间ID写接口控制模块包括释放缓存空间ID轮询仲裁子模块，释放缓存空间ID轮询仲裁子模块采用轮询仲裁算法确定批量写回缓存空间ID的缓存空间ID释放请求处理子模块。
CN201510497528.9A 2015-08-13 2015-08-13 网络数据包缓存空间id管理单元 Active CN105138489B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510497528.9A CN105138489B (zh) 2015-08-13 2015-08-13 网络数据包缓存空间id管理单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510497528.9A CN105138489B (zh) 2015-08-13 2015-08-13 网络数据包缓存空间id管理单元

Publications (2)

Publication Number Publication Date
CN105138489A CN105138489A (zh) 2015-12-09
CN105138489B true CN105138489B (zh) 2018-04-10

Family

ID=54723841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510497528.9A Active CN105138489B (zh) 2015-08-13 2015-08-13 网络数据包缓存空间id管理单元

Country Status (1)

Country Link
CN (1) CN105138489B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106921751A (zh) * 2017-04-07 2017-07-04 广东浪潮大数据研究有限公司 一种可靠连接的通信方法及装置
CN109033289A (zh) * 2018-07-13 2018-12-18 天津瑞能电气有限公司 一种用于微电网的高频实时数据的存库方法
CN111193873B (zh) * 2019-12-25 2021-07-20 新大陆数字技术股份有限公司 一种图像快速调光系统及方法
CN112463668B (zh) * 2020-11-20 2021-10-22 华中科技大学 一种基于stt-mram的多通道高速数据访存结构
CN113515910B (zh) * 2021-07-12 2024-03-12 合肥芯荣微电子有限公司 一种基于axi总线的数据预处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045258A (zh) * 2010-12-22 2011-05-04 北京星网锐捷网络技术有限公司 数据缓存管理方法及装置
CN103905503A (zh) * 2012-12-27 2014-07-02 中国移动通信集团公司 数据存取方法、调度方法、设备及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9703706B2 (en) * 2011-02-28 2017-07-11 Oracle International Corporation Universal cache management system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045258A (zh) * 2010-12-22 2011-05-04 北京星网锐捷网络技术有限公司 数据缓存管理方法及装置
CN103905503A (zh) * 2012-12-27 2014-07-02 中国移动通信集团公司 数据存取方法、调度方法、设备及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
网络交换中的缓存管理研究与实现;李平等;《微电子学与计算机》;20120131;第29卷(第1期);全文 *

Also Published As

Publication number Publication date
CN105138489A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN105138489B (zh) 网络数据包缓存空间id管理单元
US6570850B1 (en) System and method for regulating message flow in a digital data network
JP2630813B2 (ja) パケットフロー制御方法および装置
CN109697122B (zh) 任务处理方法、设备及计算机存储介质
CN103888293A (zh) 多通道fc网络数据仿真系统的数据通道调度方法
CN103647807A (zh) 一种信息缓存方法、装置和通信设备
CN110417670A (zh) 用于高带宽交换的流量管理
CN104821887A (zh) 通过使用具有不同延迟的存储器来进行分组处理的设备和方法
EP0429882A2 (en) Low-end high-performance switch subsystem architecture
CN104717160A (zh) 交换机及调度算法
CN114896182A (zh) 存储装置、方法、电子设备和存储介质
CN101374109A (zh) 一种报文调度方法和调度装置
US8040907B2 (en) Switching method
CN103842979B (zh) 用于执行等时数据缓冲的系统和方法
JPS6091743A (ja) マルチマスター通信バス
CN111190541B (zh) 存储系统的流控方法以及计算机可读存储介质
CN116074267B (zh) 一种数据通信系统及SoC芯片
CN115955441A (zh) 一种基于tsn队列的管理调度方法、装置
CN110209358A (zh) 一种基于FPGA的NVMe设备存储速度提升方法
CN105871761A (zh) 一种高阶矩阵开关、片上网络及通信方法
CN106549848A (zh) 改进的动态可预测p—坚持csma/cd介质访问控制设计
CN113867970A (zh) 一种容器加速装置、方法、设备及计算机可读存储介质
CN107547429A (zh) 一种负载确定方法、装置及电子设备
WO2019095942A1 (zh) 一种数据传输方法及通信设备
Ge et al. Design and Implementation of Data Navigator for Heterogeneous Multi-Core System

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant