CN105099147A - 多步速控制器 - Google Patents

多步速控制器 Download PDF

Info

Publication number
CN105099147A
CN105099147A CN201510242889.9A CN201510242889A CN105099147A CN 105099147 A CN105099147 A CN 105099147A CN 201510242889 A CN201510242889 A CN 201510242889A CN 105099147 A CN105099147 A CN 105099147A
Authority
CN
China
Prior art keywords
signal
feedback
coupled
mode
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510242889.9A
Other languages
English (en)
Other versions
CN105099147B (zh
Inventor
T·帕斯托里
R·L·J·普雷吉特泽
毛鸣明
P·沃格汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of CN105099147A publication Critical patent/CN105099147A/zh
Application granted granted Critical
Publication of CN105099147B publication Critical patent/CN105099147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4258—Arrangements for improving power factor of AC input using a single converter stage both for correction of AC input power factor and generation of a regulated and galvanically isolated DC output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种多步速控制器。一种用于控制电源的控制器，包括一个反馈信号发生器以响应于一个输出感测信号生成一个代表输出电流的反馈信号。状态选择器电路接收该反馈信号且输出一个数字状态信号以设定电源的开关的操作状态。所述状态选择器电路响应于反馈周期结束时的反馈信息来调整所述数字状态信号。驱动器电路接收所述数字状态信号且响应于所述数字状态信号生成一个驱动信号。所述驱动信号根据所述开关的操作状态驱动所述开关的开关。

Description

多步速控制器
相关申请的参考
本申请涉及Pastore等人于2014年5月13日提交的标题为“DIGITAL-TO-ANALOGCONVERTERCIRCUITFORUSEINAPOWERCONVERTER”且被转让给本申请的受让人的美国专利申请No.##/###,###。
技术领域
本发明总体涉及电源(powersupply)，且更具体地，本发明涉及开关模式电源。
背景技术
许多电子设备(诸如手机、膝上型电脑等)由直流(dc)功率源供电。常规壁式插座通常递送高压交流(ac)功率，高压交流功率需要被变换到dc功率以被大部分消费者的电子设备用作功率源(powersource)。由于开关模式功率转换器(也被称为开关模式电源)效率高、尺寸小和重量低，因此它们通常用于将高压ac功率转换为经调节的dc功率。在一个实施例中，开关模式功率转换器用于提供经调节的功率至发光二极管(LED)设备。
对开关模式功率转换器的一个重要的考虑是从功率源汲取的输入电流相对于ac输入电压的形状和相位。ac输入电压的形状典型地是正弦，但是因为开关功率转换器其自身呈现为非线性负载，所以从功率源汲取的输入电流的形状会变得失真(非正弦)和/或与ac输入电压异相。这导致在电力分配系统中的增大的功率损耗。
校正输入电流波形以减小相对于输入电压的形状和/或相位失配被称为功率因数校正(PFC)。功率因数可以被限定为一个循环内的平均功率与均方根(rms)电压和rms电流的乘积的比率。也就是，功率因素可以代表可用功率的量和被递送至负载的总功率的量的比率。这样，功率因数可以具有一个在0和1之间的值，其中单位功率因数(unitypowerfactor)是最佳的。如果输入电流是正弦的且优选地与输入电压同相，则电源的功率因数是1，且被递送至负载的能量没有被返回至功率源。然而，由于开关模式电源使输入电流的波动形状失真和/或引入关于输入电压的相移，功率因数减小。若干个管理机构已经设定了严格的标准，通常规定输入电流的较大的功率因数和/或较低的谐波含量。
需要开关模式电源执行PFC的一个示例应用是在发光二极管(LED)照明中使用的功率转换系统。由于由LED灯提供的光的亮度是通过LED的电流的函数，所以在这样的系统中使用的电源还可以调节在电源的输出处提供给LED的电流。换句话说，该电源可以提供输出电流调节和PFC。
通常通过电源控制器感测提供给LED的电流来实现输出电流调节。反馈信号用于代表通过LED的电流。电源控制器响应于该反馈信号控制能量从电源的输入至电源的输出的传递。开关模式电源通常通过调整能量传递以将LED电流调节在期望的水平处来非常快速地响应该反馈信号中的波动。然而，对能量传递做出快速改变可损害PFC性能且导致输入电流非正弦和/或与输入电压异相，这导致了减小的功率因数。
开关模式电源可以使用控制器来控制功率开关的开关(即，接通(turningon)和断开(turningoff))以提供期望的输出至负载。该控制器可以响应于代表电源的输出的反馈信号来将输出调节在一个期望的水平处。一些控制器可以使用数字控制信号，以响应于反馈信号来调整功率开关的操作状况(例如，接通持续时间(on-time)、开关频率)。这样的控制器可以采用数字-模拟转换器(DAC)，以将控制信号的二进制值转换成可以用于设定功率开关的操作状况的模拟信号的相应离散水平。对于一些类型的DAC，诸如二进制加权DAC，随着控制信号的位的数目增加，功率开关可以被设定到的不同的操作状况的数目增加。结果，在硅上由DAC部件(诸如，电流源、电阻器等)占用的面积可以扩大且使得这样的实施方式不切实际。
发明内容
根据本发明的第一方面，提供了一种用于控制具有开关的电源的控制器，包括：
一个反馈信号发生器，被耦合以接收一个代表所述电源的输出量的输出感测信号，其中所述反馈信号发生器被耦合以响应于所述输出感测信号生成一个代表所述电源的输出电流的反馈信号；
一个状态选择器电路，被耦合以接收所述反馈信号且输出一个数字状态信号来设定所述开关的操作状态，其中所述状态选择器电路被耦合以通过采样所述反馈信号来生成反馈信息，其中所述状态选择器电路被耦合以响应于一个反馈周期结束时的反馈信息来调整所述数字状态信号；以及
一个驱动器电路，被耦合以接收所述数字状态信号且响应于所述数字状态信号生成一个驱动信号，其中所述驱动信号被配置以根据所述开关的操作状态来驱动所述开关的开关。
根据本发明的第二方面，提供了一种用于控制功率转换器的开关的控制电路，所述控制电路包括：
一个反馈周期信号发生器，被耦合以生成一个反馈周期信号来划定一个反馈周期；
一个反馈信号处理器，被耦合以接收一个代表所述功率转换器的输出电流的反馈信号且输出第一信号和第二信号，其中所述第一信号代表所述反馈信号的估计平均值与一个阈水平之间的差，且其中所述第二信号代表所述反馈周期中所述反馈信号小于第二水平的一部分与所述反馈周期中所述反馈信号大于第三水平的一部分之间的差，其中所述阈水平对应于一个期望输出电流值，其中所述第二水平小于所述阈水平，且其中所述第三水平大于所述阈水平；
一个判定电路，被耦合以响应于所述第一信号和所述第二信号输出一个方向信号和一个模式信号，其中响应于所述第一信号在所述反馈周期结束时的值和所述第二信号在所述反馈周期结束时的值更新所述方向信号和所述模式信号；以及
一个状态计数器，被耦合以接收所述方向信号、所述模式信号、所述第一信号和所述第二信号，且输出一个状态信号来设定所述开关的操作状态，其中所述状态信号被耦合以响应于所述方向信号、所述模式信号、所述第一信号在所述反馈周期结束时的值和所述第二信号在所述反馈周期结束时的值而被调整。
根据本发明的第三方面，提供了一种用于开关模式电源的控制器，所述控制器包括：
一个驱动器电路，被耦合以在功率开关的第一连续多个开关周期内以第一多个不同的操作状态驱动一个功率开关，并且在所述功率开关的第二连续多个开关周期内以第二多个不同的操作状态驱动一个功率开关；以及
一个状态选择器电路，被耦合以选择所述驱动器电路的操作状态中的一个，所述状态选择器电路被耦合以将所述功率开关的驱动从所述操作状态的第一个转变到所述操作状态的第二个，从而调节所述开关模式电源的输出，其中所述状态选择器电路被耦合以至少以如下模式操作：
一个较粗调整模式，其中所述状态选择器电路在在输出功率中具有较大差别的第一操作状态和第二操作状态之间转变；以及
一个较细调整模式，其中所述状态选择器电路在在输出功率中具有较小差别的第一操作状态和第二操作状态之间转变。
根据本发明的第四方面，提供了一种用于电源的控制器，所述控制器包括：
一个驱动器电路，被耦合以在功率开关的连续多个开关周期的每一个内以多个操作状态中的所选定的一个驱动所述功率开关；以及
一个状态选择器电路，被耦合以选择所述操作状态中的一个用于通过驱动器电路的驱动，其中所述状态选择器电路被耦合以在调节所述电源的一个输出中，将所述功率开关的驱动从第一多个开关周期内的所述操作状态的第一个转变为第二连续多个开关周期内的所述操作状态的第二个，所述状态选择器包括：
第一定时器，被耦合以在所述第一多个开关周期期间确定第一时间，所述第一时间对应于所述第一多个开关周期中所述电源的输出水平小于一个期望输出水平的一部分与所述第一多个开关周期中所述电源的所述输出水平大于所述期望输出水平的一部分之间的差；
第二定时器，被耦合以在所述第一多个开关周期期间确定第二时间，所述第二时间对应于所述第一多个开关周期中所述电源的所述输出水平大于所述期望输出水平之上的第一水平的一部分与所述第一多个开关周期中所述电源的所述输出水平小于所述期望输出水平之下的第二水平的一部分之间的差；以及
一个判定电路，被耦合以响应于所述第一时间和所述第二时间来选择所述驱动器电路的操作状态中的一个。
附图说明
参考以下附图描述本发明的非限制性且非穷举性实施方案，其中在所有多个视图中相同的参考数字指示相同的部分，除非另有指定。
图1A示出了例示根据本发明的教导的示例开关模式功率转换器的示意图，所述示例开关模式功率转换器包括具有状态选择器电路和驱动器电路的控制器。
图1B示出了根据本发明的教导的包括控制器的示例开关模式功率转换器的开关频率相对于状态信号的关系的实施例。
图2A示出了例示根据本发明的教导的图1A中的控制器的状态选择器电路的一个实施例的电路图。
图2B示出了例示根据本发明的教导的图1A中的控制器的状态选择器电路的另一个实施例的电路图。
图2C示出了例示根据本发明的教导的图1A中的控制器的状态选择器电路的又一个实施例的电路图。
图3A示出了例示根据本发明的教导的图1A中的控制器的操作的一组示例波形。
图3B示出了例示根据本发明的教导的图1A中的控制器的操作的另一组示例波形。
图3C示出了例示根据本发明的教导的图1A中的控制器的操作的又一组示例波形。
图4A示出了例示根据本发明的教导的用于调整电源的开关的操作状况的示例过程的流程图。
图4B示出了例示根据本发明的教导的图4A中示出的过程的过程块中的一个的详细步骤的一个实施例的流程图。
图4C示出了例示根据本发明的教导的图4A中示出的过程的过程块中的另一个的详细步骤的一个实施例的流程图。
图5示出了例示根据本发明的教导的包括调制DAC的一个实施例的示例驱动器电路的电路图。
图6示出了例示根据本发明的教导的作为输入被图5中的驱动器电路接收的示例数字信号的不同值的表格，以及例示与示例调制DAC相关联的多种信号的波形的时序图。
图7示出了例示根据本发明的教导的图5的调制DAC的输出的示例平均值的信号水平的集合。
图8示出了例示根据本发明的教导的驱动器电路的另一个实施例的电路图。
图9示出了例示根据本发明的教导的在电源控制器的一个实施例中用于响应于数字信号生成具有离散水平的模拟信号的一个示例过程的流程图。
在附图的所有若干视图中，对应的参考字符指示对应的部件。技术人员应理解，图中的元件是为了简化和清楚的目的而示出的，并且未必按比例绘制。例如，图中一些元件的尺寸可以相对于其他元件被放大，以帮助提高对本发明多种不同实施方案的理解。此外，为了便于较少受妨碍地观察本发明这些不同实施方案，在商业可行的实施方案中有用或必需的、常见但是众所周知的元件通常未被示出。
具体实施方式
在下文的描述中，阐明了多个具体细节，以提供对本发明的透彻理解。然而，本领域普通技术人员将明了，无需采用这些具体细节来实施本发明。在其他情况下，为了避免使本发明模糊，没有详细描述众所周知的材料或方法。
在该说明书全文中提到“一个实施方案”、“一实施方案”、“一个实施例”或“一实施例”意指关于该实施方案或实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施方案中。因此，在该说明书全文中多个地方出现的短语“在一个实施方案中”、“在一实施方案中”、“一个实施例”或“一实施例”未必全都指相同的实施方案或实施例。再者，所述特定特征、结构或特性可以在一个或多个实施方案或实施例中以任何合适的组合和/或子组合结合。特定特征、结构或特性可被包括在集成电路、电子电路、组合逻辑电路或提供所描述的功能的其他合适的部件内。此外，应理解，本文中提供的图是出于向本领域普通技术人员解释的目的，并且附图未必按比例绘制。
如将讨论的，根据本发明的教导的示例功率转换器包括一个控制器，该控制器具有一个状态选择器电路，该状态选择器电路响应于该功率转换器的反馈信号与不同阈信号的比较生成多个计数信号。在一个实施例中，该状态选择器电路生成两个计数信号(第一计数信号和第二计数信号)，且响应于这些计数信号生成一个状态信号。在该实施例中，该状态选择器电路可以被耦合为根据第一计数信号和第二计数信号的值以不同的速率改变该状态信号。此外，根据本发明的教导，该示例功率转换器的控制器包括一个驱动器电路，该驱动器电路被耦合为响应于该状态信号生成驱动信号，以驱动功率开关的开关，从而控制能量从功率转换器的输入到功率转换器的输出的传递。
为了例示，图1A示出了根据本发明的教导的具有控制器150的示例开关模式功率转换器100，也被称为开关模式电源，该控制器150包括状态选择器电路154和驱动器电路156。在所例示的实施例中，电源100接收输入电流IIN113和输入电压VIN102，以输出dc输出电压VO120和dc输出电流IO118至负载122。输入电压VIN102可以代表ac线电压。负载122可以包括一个或多个LED。在一个实施例中，输入电压VIN102是经整流和经滤波的ac电压。如所示出的，输入电压VIN102以接地端子104为参考，该接地端子104也可被称为输入返回端子。输出电压VO120以接地端子105为参考，该接地端子105也可被称为输出返回端子。在该实施例中，输入返回端子104代表电源100的输入侧上的所有电压对照其进行测量或限定的最低电势或最低电压，并且输出返回端子105代表电源100的输出侧上的所有电压对照其进行测量或限定的最低电势或最低电压。在一些情况下，输入返回端子104和输出返回端子105可以对应于相同的电压或电势。在另一些情况下，输入返回端子104和输出返回端子105可以对应于不同的电压或电势。
如在所描绘的实施例中示出的，电源100还可以包括能量传递元件T1124、功率开关S1170、二极管D1114和电容器C1116。在所例示的实施例中，能量传递元件T1124是具有初级绕组110和次级绕组112的耦合电感器，有时也被称为变压器。在一个实施例中，初级绕组110具有耦合至输入电压VIN102的一端和耦合至功率开关S1170的相对端。次级绕组112具有耦合至返回端子104的一端和耦合至二极管D1114的相对端。二极管D1114进一步耦合至电容器C1116，该电容器C1116耦合在电源100的输出与返回端子104之间。虽然初级绕组110和次级绕组112的极性(所述极性由每个绕组的一端处的点指示(有点的端具有相同的极性))示出了电源100被配置为一个回扫电源(flybackpowersupply)，但是应当理解，根据本发明的教导还可以使用其他电源拓扑。在所描绘的实施例中，功率开关S1170代表受控半导体设备(诸如例如金属氧化物半导体场效应晶体管(MOSFET)或例如双极结型晶体管(BJT))的操作。如所示出的，功率开关S1170在初级绕组110处耦合至能量传递元件T1124并且在返回端子104处耦合至电源100的输入。
在一个实施例中，控制器150可以被耦合，以控制功率开关S1170的开关，从而控制能量从电源100的输入到输出的传递，进而将输出量UO153(例如，输出电压VO120、输出电流IO118或二者的组合)调节在一个期望的水平。此外，控制器150可以控制功率开关S1170的开关，以提供输入电流IIN113，该输入电流IIN113与输入电压VIN102同相且成比例。也就是，控制器150可以控制功率开关S1170的开关以提供PFC。在所例示的实施例中，控制器150可以提供驱动信号UDR162至功率开关S1170，以控制功率开关S1170的开关(即，接通和断开)。例如，响应于驱动信号UDR162，功率开关S1170可以被开关至一个闭合位置，这也称为接通或处于通态(ONstate)，且进而，功率开关S1170可以传导由开关电流ISW126代表的电流。类似地，响应于驱动信号UDR162，功率开关S1170可以被开关至一个打开位置，这也称为断开或处于断态(OFFstate)，其中功率开关S1170可以大体上阻止电流传导。
在电源100的操作期间，当功率开关S1170处于通态时，能量传递元件T1124的初级绕组110两端的电压变得大体上等于输入电压VIN102并且引起初级绕组110中的电流线性增加，其结果是能量将被存储在能量传递元件T1124中。当功率开关S1170处于断态时，在功率开关S1170传导时存储在能量传递元件T1124中的能量开始传递至输出电容器C1116和负载122。此能量传递可以在二极管D1114中产生脉动电流，该脉动电流可以被输出电容器C1116滤波以产生大体上恒定的输出电压VOUT120。在一个实施例中，功率开关S1170的开关可以产生待被提供至负载122的、大体上恒定的输出电流IO118。
如在该实施例中示出的，箝位电路106被耦合在能量传递元件T1124的初级绕组110的两端并且被耦合至电源100的输入。在该实施例中，箝位电路106操作以在开关设备S1170两端箝位由来自初级绕组110的泄漏电感造成的关断尖峰(turn-offspike)。
如在图1A中示出的实施例中进一步描绘的，控制器150可以被耦合，以感测开关电流ISW126作为感测开关信号(sensedswitchsignal)USSW144。根据本发明的教导，可以使用感测电流的任何已知技术(诸如例如接收传导电流的电阻器两端的电压，或例如接收来自电流变压器的经缩放的电流，或例如接收传导电流的MOSFET的导通电阻两端的电压)来感测开关电流ISW126并且提供感测开关信号USSW144至控制器150。
在一个实施例中，控制器150可以进一步被耦合，以接收代表输入电压VIN102的输入感测信号UINS142和代表输出量UO153的输出感测信号UOS132。在一个实施例中，电源100可以包括一个输入感测电路140，该输入感测电路140被耦合以感测输入电压VIN102并且响应于输入电压VIN102产生输入感测信号UINS142。类似地，电源100可以包括一个输出感测电路130，该输出感测电路130被耦合以感测输出量UO153并且响应于输出量UO153产生输出感测信号UOS132。
在一个实施例中，控制器150可以被实施为单片集成电路，用分立的电气部件来实施，或者使用分立电路和集成电路的组合来实施。此外，控制器150和功率开关S1170可以构成被制造为混合集成电路或单片集成电路的集成电路的一部分。
如在图1A中描绘的实施例中进一步例示的，控制器150可以包括反馈信号发生器152、状态选择器电路154和驱动器电路156。在所例示的实施例中，反馈信号发生器152被耦合以接收输入感测信号UINS142、输出感测信号UOS132和感测开关信号USSW144，从而产生代表输出电流IO118(即，负载122中的电流)的反馈信号UFB158。在一些情况下，反馈信号发生器152可以被配置，以仅响应于输出感测信号UOS132生成反馈信号UFB158。在另一些情况下，反馈信号发生器152可以被配置，以响应于输入感测信号UINS142、输出感测信号UOS132和感测开关信号USSW144生成反馈信号UFB158。
在所例示的实施例中，状态选择器电路154被耦合以接收反馈信号UFB158。作为响应，状态选择器电路154输出被例示为状态信号UST160的N位数字信号。在一些情况下，状态选择器电路154还可以被耦合以接收输入感测信号UINS142。在操作中，状态选择器电路154在一个反馈周期内以一采样频率收集关于反馈信号UFB158的某些特性的信息(也可以被称为反馈信息)，并且响应于反馈周期结束时的反馈信息调整状态信号UST160。一般而言，该反馈周期是用于采样反馈信号UFB158的时钟信号的周期的若干倍。换句话说，反馈周期可以是反馈信号UFB158的采样周期的若干倍。举例来说，在一个实施例中，反馈周期可以是ac线电压的周期的一半(即，线循环的一半)并且反馈信号UFB158在每个反馈周期期间可以被采样512次。也就是，反馈周期可以是采样周期的512倍。在另一个实施例中，反馈周期可以等于ac线电压的周期。此外，反馈周期可以是功率开关S1170的开关周期的若干倍。也就是，功率开关S1170在反馈周期期间可以在通态和断态之间开关若干次(例如，1000次)。
如在图1A中描述的实施例中示出的，驱动器电路156被耦合以接收状态信号UST160并且输出驱动信号UDR162，从而驱动功率开关S1170的开关，使得根据由状态信号UST160指示的操作状态设定功率开关S1170的操作状况，诸如接通持续时间和/或开关频率。在一个实施例中，状态信号UST160的2N个可能值中的每一个可以代表功率开关S1170的一个不同的操作状态(即，不同的接通持续时间和/或开关频率)。如先前所提到的，在一个实施例中，状态选择器电路154不调整状态信号UST160直到反馈周期的结束。这还意味着驱动器电路156不调整驱动信号UDR162直到反馈周期的结束。换句话说，在根据本发明的教导的一个实施例中，在整个反馈周期内维持操作状态(因此，功率开关S1170的操作状况)。
图1B示出根据本发明的教导的图1A的功率开关S1170的开关频率相对于状态信号UST160的关系的实施例。如在图1B中描绘的关系174中示出的，功率开关S1170的开关频率随状态信号UST160变化。具体地，图1A中示出的状态信号UST160可以是一个范围为0到1023的10位数字信号，并且功率开关S1170的开关频率可以随着状态信号UST160增大(例如从0到1023)而增大(例如从50kHz到130kHz)。在另一个实施例中，如在关系176中示出的，功率开关S1170的开关频率可以随着状态信号UST160增大而增大(例如从50kHz到130kHz)，直到状态信号UST160达到一个特定值(例如直到状态信号UST160达到512)，并且可以针对状态信号UST160的更大的值维持在恒定的开关频率(例如，130kHz)处。当然应当注意，图1B提供的实施例是为了解释目的，以及根据本发明的教导，在功率开关S1170的接通持续时间和状态信号UST160之间还可存在其他类似的关系。
返回参考图1A中描绘的示例控制器150，示例状态选择器电路154可以通过一个量来调整状态信号UST160，所述量基于状态选择器电路154的操作模式。在所例示的实施例中，根据反馈周期结束时的反馈信息确定状态选择器电路154的操作模式。举例来说，响应于反馈周期结束时的反馈信息，状态选择器电路154可能以粗模式(coarsemode)的操作进行操作。在此粗模式中，状态选择器电路154可以响应于反馈信息更新状态信号UST160的第六位。也就是，在粗模式中，如果反馈信息指示状态选择器电路154应该增大状态信号UST160，则状态选择器电路154可以将状态信号UST160增大32(即，二进制的0000100000)，并且如果反馈信息指示状态选择器电路154应该减小状态信号UST160，则状态选择器电路154可以将状态信号UST160减小32(即，二进制的0000100000)。
类似地，响应于反馈周期结束时的反馈信息，状态选择器电路154可能以细模式(finemode)的操作进行操作，并且更新状态信号UST160的第一位或最低有效位。换句话说，在细模式中，状态选择器电路154可以响应于反馈信息将状态信号UST160增大或减小1(即，二进制的0000000001)。在一个实施例中，这意味着状态选择器电路154可以调整状态信号UST160，使得在细模式的操作中状态信号UST160在多个反馈周期内的改变速率(因此，功率开关S1170的操作状况的改变速率)小于在粗模式的操作中状态信号UST160在多个反馈周期内的改变速率。以此方式，根据本发明的教导，状态选择器电路154可以响应于反馈信息而变化对状态信号UST160作出的改变的分辨率(resulotion)，因此可以变化在多个反馈周期内对负载122的功率递送的改变速率。例如，根据本发明的教导，如果反馈信息向状态选择器电路154指示在多个反馈周期内对负载122的功率递送的改变速率(即，增大的速率或减小的速率)应该更大，则状态选择器电路154可以以粗模式操作并且更新状态信号UST160，因此通过一个更大的量更新功率开关S1170的操作状况。
在描绘的实施例中，反馈信息可以包括第一信息，该第一信息可以代表反馈周期中反馈信号UFB158小于一个阈值的一部分和该反馈周期中反馈信号UFB158大于该阈值的一部分之间的差。反馈信息还可以包括第二信息，该第二信息可以代表反馈周期中反馈信号UFB158小于一个下限的一部分和该反馈周期中反馈信号UFB158大于一个上限的一部分之间的差。在一个实施例中，所述阈值可以代表电源100的输出处的经调节的输出电流IO118的期望水平。所述下限可以代表输出电流IO118在期望水平之下的一个水平(例如，在期望水平之下10％)并且所述上限可以代表输出电流IO118在期望水平之上的一个水平(例如，在期望水平之上10％)。在一些应用中，第一信息可以代表反馈信号UFB158的估计平均值与所述阈值之间的差。在一个实施例中，状态选择器电路154可以使用第一信息和/或第二信息来确定操作状态并且因此，相应地设定功率开关S1170的操作状况。
例如，如果反馈周期中反馈信号UFB158小于阈值的部分比反馈周期中反馈信号UFB158大于阈值的部分大一个特定量，则状态选择器电路154可以确定每单位时间对负载122的功率递送应该被增大一更大量，以使输出电流IO118更快地接近期望水平。在此情况下，状态选择器电路154可以以粗模式操作。然而，一旦反馈周期中反馈信号UFB158小于阈值的部分接近该反馈周期中反馈信号UFB158大于阈值的部分(例如，反馈周期中反馈信号UFB158小于阈值的部分与该反馈周期中反馈信号UFB158大于阈值的部分之间的差落入一个特定范围以内)，状态选择器电路154可以确定应用更细的分辨率改变对负载122的功率递送。在此情况下，状态选择器电路154可以以细模式操作。以此方式，根据本发明的教导，控制器150可以被配置以更迅速地响应于电源100的输入和/或输出处的较大的瞬变，并且对电源100的输入和/或输出处的较小的扰动保持较少的响应。
图2A示出了更详细地例示根据本发明的教导的图1A中的控制器150的状态选择器电路154的一个实施例的电路图。应当理解，下文引用的类似命名和编号的元件如上文所描述的被耦合和运行。如所示出的，状态选择器电路154包括反馈信号处理器280，该反馈信号处理器280被耦合以接收反馈信号UFB158、采样信号USMP272和反馈周期信号UPER262。作为响应，反馈信号处理器280输出相应于第一信息的第一计数信号UCN1222和相应于第二信息的第二计数信号UCN2232。
如将被示出的，在一个实施例中，在通过反馈周期信号UPER262划定的一个反馈周期期间，反馈信号处理器280以由采样信号USMP272的频率确定的采样频率将反馈信号UFB158与阈UTH205、上限UUP201和下限ULO203进行比较。反馈信号处理器280基于该反馈周期期间的比较的结果更新第一计数信号UCN1222和第二计数信号UCN2232。在所例示的实施例中，阈UTH205相应于阈值(即，输出电流IO118的期望值)，下限ULO203相应于下限，并且上限UUP201相应于上限。
图2A的实施例示出了包括反馈周期信号发生器260和采样时钟发生器270的状态选择器154，所述反馈周期信号发生器260生成反馈周期信号UPER262，所述采样时钟发生器270生成采样信号USMP272。在一个实施例中，反馈周期信号发生器260可以以设定间隔输出脉冲(即，具有特定周期的周期性脉冲)作为反馈周期信号UPER262。所述间隔(即，反馈周期信号UPER262的周期)中的每一个划定一个反馈周期。换句话说，反馈周期信号UPER262可以指示反馈周期的开始和结束。在一个实施例中，反馈周期信号UPER262的周期(即，反馈周期)可以等于ac线电压周期的一半，其可以是采样信号USMP272的周期(即，采样周期)的若干倍(例如，512倍)。换句话说，反馈信号处理器280在每一个反馈周期期间可以使第一计数信号UCN1222和第二计数信号UCN2232更新512次。此外，反馈信号处理器280可以在每个反馈周期的开始将第一计数信号UCN1222设定为第一初始值且将第二计数信号UCN2232设定为第二初始值。在所描绘的实施例中，第一初始值和第二初始值可以是相同的且等于零。在一些情况下，第一初始值可以不同于第二初始值。
如图2A中描绘的实施例中进一步示出的，反馈信号处理器280包括第一计数器计数器1220、第二计数器计数器2230、逻辑电路210以及比较器202、204和206。第一计数器计数器1220被耦合以在其CLK输入处接收采样信号USMP272，在其RESET输入处接收反馈周期信号UPER262，在其UP/DN输入处接收比较器206的输出207。第一计数器计数器1220还被耦合以输出第一计数信号UCN1222。在操作中，第一计数器计数器1220在每一个采样周期期间通过响应于输出207正计数(countup)或倒计数(countdown)来更新第一计数信号UCN1222。在一个实施例中，如果输出207是逻辑低，第一计数器计数器1220正计数，并且如果输出207是逻辑高，第一计数器计数器1220倒计数。比较器206被耦合以接收反馈信号UFB158，并且响应于反馈信号UFB158与阈UTH205的比较将输出207设定到逻辑高或逻辑低。在一个实施例中，如果反馈信号UFB158大于阈UTH205，比较器206可以将输出207设定到逻辑高，并且如果反馈信号UFB158小于阈UTH205，比较器206可以将输出207设定到逻辑低。在采样周期期间，当反馈信号UFB158小于阈UTH205时，第一计数器计数器1220可以通过正计数来增大第一计数信号UCN1222，并且类似地，在采样周期期间，当反馈信号UFB158大于阈UTH205时，第一计数器计数器1220可以通过倒计数来减小第一计数信号UCN1222。以此方式，第一计数器计数器1220可以输出第一计数信号UCN1222作为一个代表反馈周期中反馈信号UFB158小于阈UTH205的一部分与该反馈周期中反馈信号UFB158大于阈UTH205的一部分之间的差的信号。
继续图2A中所描绘的实施例，第二计数器计数器2230被耦合以在其CLK输入处接收采样信号USMP272，在其RESET输入处接收反馈周期信号UPER262，在其UP/DN输入处接收比较器206的输出207，在其EN输入处接收逻辑电路210的输出213。第二计数器计数器2230还被耦合以输出第二计数信号UCN2232。在操作中，如果输出213指示应使能第二计数器230，则第二计数器计数器2230在每一个采样周期期间通过响应于输出207来正计数或倒计数以更新第二计数信号UCN2232，并且如果输出213指示应禁用第二计数器计数器2230，则第二计数器计数器2230将第二计数信号UCN2232维持在相同的值处。在一个实施例中，逻辑电路210可以是一个双输入XOR门，该双输入XOR门被耦合以接收比较器202的输出211和比较器204的输出209作为输入。这样，当输出211和209二者都是逻辑低或二者都是逻辑高时，输出213可以是逻辑低，指示应禁用第二计数器计数器2230。当输出209和211中的仅一个是逻辑高且输出209和211中的另一个是逻辑低时，输出213可以是逻辑高，指示应使能第二计数器计数器2230。
在所描绘的实施例中，比较器202和204被耦合以接收反馈信号UFB158，且分别响应于反馈信号UFB158与上限UUP201以及反馈信号UFB158与下限ULO203的比较而设定输出211和209。具体地，如果反馈信号UFB158小于上限UUP201，比较器202将输出211设定到逻辑高，并且如果反馈信号UFB158大于上限UUP201，比较器202将输出211设定到逻辑低。类似地，如果反馈信号UFB158大于下限ULO203，比较器204将输出209设定到逻辑高，并且如果反馈信号UFB158小于下限ULO203，比较器204将输出209设定到逻辑低。换句话说，在采样周期期间，当反馈信号UFB158大于上限UUP201或小于下限ULO203时，响应于输出207使能第二计数器计数器2230正计数或倒计数。然而，当反馈信号UFB158在上限UUP201和下限ULO203之间时，禁用第二计数器计数器2230并且保持第二计数信号UCN2232恒定。
在该实施例中，当第二计数器计数器2230被使能时，如果输出207是逻辑低，第二计数器计数器2230通过正计数来增大第二计数信号UCN2232，并且如果输出207是逻辑高，通过倒计数来减小第二计数信号UCN2232。也就是，在一个采样周期期间，当反馈信号UFB158小于下限ULO203时，第二计数器计数器2230正计数。在一个采样周期期间，当反馈信号UFB158大于上限UUP201时，第二计数器计数器2230倒计数。以此方式，第二计数器计数器2230可以输出第二计数信号UCN2232作为一个可以代表反馈周期中反馈信号UFB158小于下限ULO203的一部分与该反馈周期中反馈信号UFB158大于上限UUP201的一部分之间的差的信号。在一个实施例中，第一计数器计数器1220和第二计数器计数器2230这二者都被配置为具有一个代表相应于一个反馈周期的时间长度的最大输出计数。第一计数信号UCN1222和第二计数信号UCN2232的量值(magnitude)不能超过该最大输出计数。
如进一步示出的，状态选择器电路154还包括判定电路240和状态计数器250。判定电路240被耦合以从反馈信号处理器280接收第一计数信号UCN1222和第二计数信号UCN2232，并且输出方向信号UDIR244和模式信号UMD242。在一个实施例中，方向信号UDIR244可以是指示状态信号UST160的改变方向的一位数字信号，并且模式信号UMD242可以是指示状态选择器电路154的操作模式的二位数字信号。在操作中，判定电路240可以响应于第一计数信号UCN1222将方向信号UDIR244设定到0或1，并且可以响应于第一计数信号UCN1222和第二计数信号UCN2232这二者将模式信号UMD242设定到0(即，二进制00)、1(即，二进制01)和2(即，二进制10)中的一个。在所例示的实施例中，当第一计数信号UCN1222是正的时，判定电路240可以将方向信号UDIR244设定到1，指示应增大状态信号UST160，并且当第一计数信号UCN1222是负的时，判定电路240可以将方向信号UDIR244设定到0，指示应减小状态信号UST160。
此外，如果第一计数信号UCN1222的量值大于值X，第二计数信号UCN2232的量值大于值Y并且第一计数信号UCN1222和第二计数信号UCN2232这二者具有相同的符号(即，两个信号均是正的或负的)，判定电路240可以将模式信号UMD242设定到0，其可以对应于将粗模式作为操作模式。如果第一计数信号UCN1222的量值大于值X，第二计数信号UCN2232的量值在值Y和值Z(小于值Y)之间，并且第一计数信号UCN1222和第二计数信号UCN2232二者具有相同的符号，判定电路240可以将模式信号UMD242设定到1，其可以对应于将中间模式(mediummode)作为操作模式。如果第一计数信号UCN1222的量值小于值X，或者第二计数信号UCN2232的量值小于值Z，或者第一计数信号UCN1222和第二计数信号UCN2232具有不同的符号，判定电路240可以将模式信号UMD242设定到2，其可以对应于将细模式作为操作模式。在一个实施例中，值X代表对应于反馈周期的5％的时间长度(即，值X等于最大输出计数的5％)。在一些情况下，值X还可以对应于反馈信号UFB158的估计平均值和阈UTH205之间的差的最大值的5％。值Y代表对应于反馈周期的20％的时间长度(即，值Y等于最大输出计数的20％)并且值Z代表对应于反馈周期的10％的时间长度(即，值Z等于最大输出计数的10％)。
如在所描绘的实施例中示出的，状态计数器250被耦合以接收方向信号UDIR244、模式信号UMD242、第一计数信号UCN1222、第二计数信号UCN2232，并且在其UPDATE输入处接收反馈周期信号UPER262。状态计数器还被耦合以输出状态信号UST160。在操作中，状态计数器250可以响应于在反馈周期信号UPER262中的一个新的脉冲被接收时方向信号UDIR244和模式信号UMD242的值来更新状态信号UST160，该新的脉冲指示目前发生的反馈周期的结束(即，一个新的反馈周期的开始)。例如，当模式信号UMD242在目前发生的反馈周期结束时的值是零时，状态选择器电路154被设定为以粗模式操作。当状态选择器电路154处于粗模式时，状态计数器250可以响应于方向信号UDIR244在目前发生的反馈周期结束时的值来更新(增大或减小)状态信号UST160的第六位(即，二进制0000100000)。也就是，当状态选择器电路154以粗模式操作时，状态计数器250可以基于方向信号UDIR244在目前发生的反馈周期结束时的值针对下一个反馈周期将状态信号UST160增大或减小32。在一个实施例中，如果方向信号UDIR244是1，状态计数器250增大状态信号UST160，并且如果方向信号UDIR244是0，状态计数器250减小状态信号UST160。
在另一个实施例中，当模式信号UMD242在目前发生的反馈周期结束时的值是1时，状态选择器电路154被设定为以中间模式操作。当状态选择器电路154处于中间模式时，状态计数器250可以响应于方向信号UDIR244在目前发生的反馈周期结束时的值来更新状态信号UST160的第四位(即，二进制0000001000)。也就是，当状态选择器电路154以中间模式操作时，状态计数器250可以基于方向信号UDIR244在目前发生的反馈周期结束时的值针对下一个反馈周期将状态信号UST160增大或减小8。在一个实施例中，如果方向信号UDIR244是1，状态计数器250增大状态信号UST160，并且如果方向信号UDIR244是0，状态计数器250减小状态信号UST160。
在又一个实施例中，当模式信号UMD242在目前发生的反馈周期结束时的值是2时，状态选择器电路154被设定为以细模式操作。当状态选择器电路154处于细模式时，状态计数器250可以更新状态信号UST160的第一位(最低有效位)(即，二进制0000000001)。在所描绘的实施例中，当状态选择器电路154以细模式操作时，状态计数器250被配置为仅当在一特定数目(例如，12个)的连续反馈周期内方向信号UDIR244和模式信号UMD242维持它们的值且第一计数信号UCN1222和第二计数信号UCN2232这二者在反馈周期结束时的最终值都在最小阈计数(例如，3)之上，更新状态信号UST160。在一个实施例中，如果满足此组条件且方向信号UDIR244是1，状态计数器250将状态信号UST160增大1。如果满足此组条件但是方向信号UDIR244是0，状态计数器250将状态信号UST160减小1。相反地，如果不满足此组条件使得方向信号UDIR244改变和/或第一计数信号UCN1222和第二计数信号UCN2232的最终值中的至少一个降到最小阈计数之下，状态计数器250保持状态信号UST160不变。例如，状态计数器250可以包括一个仅当状态选择器电路154处于细模式时操作的计数器。该计数器可以被配置为当状态选择器电路154进入细模式时从1开始计数，且在每个反馈周期结束时，如果方向信号UDIR244维持其值并且第一计数信号UCN1222和第二计数信号UCN2232这二者在反馈周期结束时的最终值在最小阈计数之上则正计数。如果方向信号UDIR244改变其值和/或第一计数信号UCN1222和第二计数信号UCN2232的最终值中的至少一个降至最小阈计数之下，则该计数器被重置到1且状态信号UST160保持不变。如果方向信号UDIR244维持其值且第一计数信号UCN1222和第二计数信号UCN2232这二者的最终值在12个连续反馈周期内(即如果计数器输出达到12)保持在最小阈计数之上，状态计数器250则基于方向信号UDIR244的值更新状态信号UST160且将该计数器输出设定回到1。根据本发明的教导，状态选择器电路154以此方式可以响应于反馈信息调整功率开关S1170的操作状况的改变速率(因此，调整对负载122的功率递送的改变速率)。
图2B示出了例示根据本发明的教导的图1A中的控制器150的状态选择器电路154的另一个实施例的电路图。注意到，图2B中的状态选择器电路154与图2A中的状态选择器电路154共有许多相似之处。应当理解，下文引用的类似命名和编号的元件如上文所描述的被耦合和运行。图2B中的状态选择器电路154和图2A中的状态选择器154之间的一个差别是图2B中的反馈周期信号发生器260包括一个单触发电路(one-shotcircuit)264，该单触发电路264被耦合以从比较器206接收输出207，且因此被耦合以响应于反馈信号UFB158和阈UTH205的比较生成反馈周期信号UPER262。单触发电路264被耦合，以当输出207从逻辑高转变到逻辑低时输出反馈周期信号UPER262中的一个脉冲。换句话说，当反馈信号UFB158从阈UTH205之上的一个水平落至阈UTH205之下的一个水平时，反馈周期信号发生器260可以输出一个脉冲。这样，每个反馈周期可以对应于反馈信号UFB158落至阈UTH205之下的连续实例之间的时间长度。此外，反馈周期信号发生器260可以被配置，从而如果反馈信号UFB158在自反馈周期的开始的一个特定时间长度(例如，超时周期(timeoutperiod))内未落至阈UTH205之下，则输出一个脉冲以终止反馈周期。例如，在启动期间，电源100的输出处的能量可以在一个水平处，使得反馈信号UFB158在阈UTH205之下。在此情况下，反馈周期信号发生器260在每一个超时周期输出一个脉冲，以指示目前发生的反馈周期已经结束且一个新的反馈周期已经开始。也就是，每个反馈周期可以等于超时周期。
图2C示出了例示根据本发明的教导的图1A中的控制器150的状态选择器电路154的又一个实施例的电路图。注意到，图2C中的状态选择器电路154与图2A中的状态选择器电路154共有许多相似之处。应当理解，下文引用的类似命名和编号的元件如上文所描述的被耦合和运行。图2C中的状态选择器电路154和图2A中的状态选择器电路154之间的一个差别是图2C中的反馈周期信号发生器260包括一个比较器266和一个单触发电路264，该比较器266被耦合以接收输入感测信号UINS142，且该单触发电路264被耦合以响应于比较器266的输出而输出反馈周期信号UPER262。
具体地，在一个实施例中，比较器266可以将输入感测信号UINS142和一个零状况阈UZC进行比较，UZC可以代表用于输入电压VIN102的零交叉(zerocrossing)阈。作为响应，比较器266可以输出逻辑高或逻辑低信号。单触发电路264可以被耦合，以在比较器266的输出处的信号从逻辑高转变到逻辑低时输出反馈周期信号UPER262中的一个脉冲。在一个实施例中，如果输入感测信号UINS142大于零状况阈UZC，比较器266输出一个逻辑高信号，并且如果输入感测信号UINS142小于或等于零状况阈UZC，比较器266输出一个逻辑低信号。换句话说，当输入感测信号UINS142从零状况阈UZC之上的一个水平穿过(cross)零状况阈UZC到零状况阈之下的一个水平时(也可以被称为零交叉事件)，图2C中的反馈周期信号发生器260可以输出反馈周期信号UPER262中的一个脉冲。这样，每个反馈周期可以对应于连续零交叉事件之间的时间长度。
图3A示出了例示根据本发明的教导的图1A中的控制器150的操作的一组示例波形。在所例示的实施例中，波形302是具有周期TP310的经整流的周期性信号且可以代表输入电压VIN102。波形313是具有周期TP310的周期性信号且可以代表输入电流IIN113。如在该实施例中示出的，波形313与波形302同相且成比例。波形358是代表反馈信号UFB158的示例波形。在一个实施例中，波形358可以代表被提供至电源100的负载122的输出电流IO118。如所例示的，波形358相对于波形313相移。这可以是由于输出电容器C1116使输出电流IO118相对于输入电流IIN113相移而导致的。应注意，尽管被相移，波形358仍然可以是周期性的，其中周期TFB大体上等于波形302的周期(即，周期TP310)。
图3A中还例示了波形362和波形372。波形362可以代表图2A-图2C的反馈周期信号UPER262，并且波形372可以代表图2A-图2C的采样信号USMP272。在所例示的实施例中，波形362包括响应于波形358从值305之上的一个水平落至值305之下的一个水平而生成的脉冲。值305可以对应于图2A-图2C的阈UTH205。因此，在一个实施例中，波形362中的连续脉冲之间的时间长度可以对应于一个反馈周期。例如，时间点tn、tn+1和tn+2可以是连续反馈周期的开始点和结束点，其中时间点tn指示第n个反馈周期的开始，时间点tn+1指示第n个反馈周期的结束和第n+1个反馈周期的开始，而时间点tn+2指示第n+1个反馈周期的结束和第n+2个反馈周期的开始。
在所例示的实施例中，波形322和332分别代表图2A-图2C的第一计数信号UCN1222和第二计数信号UCN2232，且可以在波形372的每一个周期(即，每一个采样周期)被更新。具体地，如果波形358小于值305，波形322可以被递增(increment)，并且如果波形358大于或等于值305，波形322可以被递减(decrement)。如果波形358小于值303(值303代表下限ULO203)，波形332可以被递增，并且如果波形358大于值301(值301代表上限UUP201)，波形332则可以被递减，并且如果波形358在值301和值303之间，波形332可以保持不变。
图3A还例示了一个波形360，该波形360可以代表状态信号UST160。波形322和332在反馈周期结束时的最终值可以用于设定方向信号UDIR244和模式信号UMD242的值，并且进而更新波形360以调整用于下一个反馈周期的功率开关S1170的操作状况。举例来说，可以根据在一个反馈周期期间由波形322和332的最终值满足的一组条件来通过一个不同的量更新波形360。此外，可以在每个反馈周期开始时(例如在时间点tn、tn+1和tn+2处)将波形322和332设定到一个初始值(诸如例如，0)。这确保波形322和332在反馈周期结束时的最终值仅反映在该反馈周期期间收集的反馈信息。
在所描绘的实施例中，在第n个反馈周期结束时，波形322的最终值是正的且大于值X，且波形332的最终值是正的且大于值Y。在这些条件下，在一个实施例中，方向信号UDIR244被设定到1，指示应增大状态信号UST160并且模式信号UMD242被设定到0，指示状态选择器电路154应以粗模式操作。因此，对于第n+1个反馈周期，将波形360从值K增加32至值K+32。在所描绘的实施例中，在第n+1个反馈周期结束时，波形322和332满足相同的该组条件，且因此，对于从时间点tn+2开始的下一个反馈周期再次将波形360从值K+32增大32至值K+64。
图3B示出了例示根据本发明的教导的图1A中的控制器150的操作的另一组示例波形。图3B中的波形358和图3A中的波形358之间的一个差别是在图3B中的波形358中的波形322和332在第n个反馈周期和第n+1个反馈周期结束时的最终值满足一组不同的条件。具体地，如在图3B中描绘的实施例中示出的，在第n个反馈周期结束时，波形322的最终值是正的且大于值X，且波形332的最终值是正的且在值Y和值Z之间。在一个实施例中。值Z小于值Y。在这些条件下，方向信号UDIR244被设定到1，指示应增大状态信号UST160；并且模式信号UMD242被设定到1，指示状态选择器电路154应以中间模式操作。因此，对于第n+1个反馈周期将波形360从值K增大8至值K+8。在所描绘的实施例中，相同的该组条件保持在第n+1个反馈周期结束时。因此，对于在时间点tn+2开始的下一个反馈周期再次将波形360从值K+8增大8至值K+16。
图3C示出了例示根据本发明的教导的图1A的控制器150的操作的又一组示例波形。图3C的波形358与图3A和图3B的波形358之间的一个差别是图3C中的波形322和332在从第n个反馈周期至第n+11个反馈周期(未示出)的反馈周期结束时的最终值满足一组不同的条件。具体地，在第n个反馈周期结束时，波形322的最终值是正的且小于值X，且波形332的最终值是正的且小于值Z。在这些条件下，方向信号UDIR244被设定到1，指示应增大状态信号UST160；并且模式信号UMD242被设定到2，指示状态选择器电路154应以细模式操作。
在一个实施例中，当以细模式操作时，仅当在一特定数目的(例如，12个)连续反馈周期内方向信号UDIR244和模式信号UMD242的值维持相同且第一计数信号UCN1222和第二计数信号UCN2232这二者都在最小阈计数之上，状态选择器电路154更新状态信号UST160。在所例示的实施例中，波形322和332的最终值从第n个反馈周期至第n+11个反馈周期保持正的，且分别在值X和值Z之下，使得方向信号UDIR244和模式信号UMD242的值在12个连续反馈周期内分别保持在1和2。此外，在此时间期间，第一计数信号UCN1222和第二计数信号UCN2232在每个反馈周期结束时的值保持在最小阈计数之上。因此，对于在时间点tn+2开始的第n+12个反馈周期将波形360从值K增大1至值K+1。
图4A示出了例示根据本发明的教导的用于调整电源的开关的操作状况的示例过程400的流程图。应注意，根据本发明的教导可以通过与图2A、图2B和图2C中的例示状态选择器电路154类似或相同的电路来执行过程400。在所描绘的实施例中，过程400可以在块401处开始。在块403处，可以开始一个新的反馈周期。在一个实施例中，可以响应于一个指示器信号(例如，反馈周期信号UPER262)中的脉冲开始该反馈周期。例如，反馈周期信号发生器260可以以设定时间间隔输出脉冲作为指示器信号，并且每个脉冲可以指示一个新的反馈周期的开始。替代地，反馈周期信号发生器260可以响应于反馈信号UFB158落至一个阈(例如，阈UTH205)之下而输出一个脉冲。在块405处，第一计数信号(例如，第一计数信号UCN1222)和第二计数信号(例如，第二计数信号UCN2232)可以被设定到一个初始值(例如，0)。在一个实施例中，第一计数信号可以代表一个反馈周期中反馈信号UFB158小于该阈的一部分与该反馈周期中反馈信号UFB158大于该阈的一部分之间的差。可以通过一个计数器(例如，第一计数器(计数器1220))生成第一计数信号。第二计数信号可以代表一个反馈周期中反馈信号UFB158小于一个下限(例如，下限ULO203)的一部分与该反馈周期中反馈信号UFB158大于一个上限(例如，上限UUP201)的一部分之间的差。可以通过另一个计数器(例如，第二计数器(计数器2230))生成第二计数信号。当响应于指示器信号中的一个脉冲重置计数器时，第一计数信号和第二计数信号可以被设定到该初始值。
在块407处，可以获得一个新的反馈采样(即，反馈信号UFB158的一个新的采样)。在一个实施例中，每个反馈采样可以代表反馈信号UFB158在相应的采样周期期间的值。每个采样周期可以等于由时钟发生器(例如，采样时钟发生器)生成的时钟信号(例如，采样信号USMP272)的周期。在一个实施例中，反馈周期可以是时钟信号的周期的若干倍(例如，512倍)。换句话说，在一个反馈周期期间可以采样反馈信号UFB158若干次(例如，512次)。
在块409处，反馈采样可以与阈、下限以及上限比较。然后，可以基于这些比较更新第一计数信号和第二计数信号。具体而言，可以响应于反馈采样和阈之间的比较改变第一计数信号，并且可以响应于反馈采样与上限以及下限这二者的比较改变第二计数信号。
图4B示出了例示根据本发明的教导的可以在过程块409中发生的详细步骤的一个实施例的流程图。举例来说，详细地示出了在图4A的过程409上讨论的第一信号和第二信号中的这些比较的实施例和所产生的改变。现在参考图4B，在块412处，反馈采样与阈比较。如果该采样大于阈，过程409继续至块414，在块414处递减第一计数信号。在一个实施例中，第一计数器(计数器1)220可以通过倒计数递减第一计数信号UCN1222。如果该采样不大于阈，过程409继续至块416，在块416处递增第一计数信号。在一个实施例中，第一计数器(计数器1)220通过正计数递增第一计数信号UCN1222。
在块418处，反馈采样与上限比较。如果该采样大于上限，过程409继续至块422，在块422处递减第二计数信号。在一个实施例中，第二计数器(计数器2)230通过倒计数递减第二计数信号UCN2232。如果该采样不大于上限，过程409继续至块420，在块420处比较该采样与下限。如果该采样小于下限，过程409继续至块424，在块424处递增第二计数信号。在一个实施例中，第二计数器(计数器2)230可以通过正计数递增第二计数信号UCN2232。如果该采样不小于下限，过程409继续至块426，在块426处保持第二计数信号不变。
现在返回参考图4A，在块411处，可以确定反馈周期是否已经结束。在一个实施例中，反馈周期可以响应于指示器信号中的一个新的脉冲而结束。如果反馈周期没有结束，过程400返回至块407。否则，如果反馈过程已经结束，过程400继续至块413。
在块413处，响应于第一计数信号和第二计数信号在反馈周期结束时的最终值来设定方向信号(例如，方向信号UDIR244)和模式信号(例如，模式信号UMD242)的值。在一个实施例中，状态选择器电路154可以包括一个判定电路(例如，判定电路240)，该判定电路被耦合以接收第一计数信号和第二计数信号并且响应于第一计数信号和第二计数信号的最终值来设定方向信号和模式信号的值。
图4C示出了例示根据本发明的教导的可以在过程块413中发生的详细步骤的一个实施例的流程图。举例来说，详细地示出了第一计数信号和第二计数信号上的多种不同的条件以及方向信号和模式信号的相应值。现在参考图4C，在块440处，可以确定第一计数信号的量值是否大于值X，第二计数信号的量值是否大于值Y，以及第一计数信号和第二计数信号这二者是否具有相同的符号。如果满足这些条件，过程413继续至块442。如果不满足，过程413继续至块444。
在块442处，响应于第一信号的符号设定方向信号并且模式信号被设定到指示粗模式作为状态选择器电路154的操作模式的一个值。例如，如果第一信号是正的，判定电路240可以将模式信号UMD242设定到0以及将方向信号UDIR244设定到0，并且如果第一信号是负的，判定电路240可以将模式信号UMD242设定到1以及将方向信号UDIR244设定到1。
在块444处，可以确定第一信号的量值是否大于值X，第二信号的量值是否小于值Y但是大于值Z，以及第一信号和第二信号是否具有相同的符号。如果满足这些条件，过程413继续至块446，在块446处，响应于第一信号的符号设定方向信号并且模式信号被设定到指示中间模式作为状态选择器154的操作模式的一个值。如果不满足块444处的条件，过程413继续至块448，在块448处，响应于第一信号的符号设定方向信号并且模式信号被设定到指示细模式作为状态选择器154的操作模式的一个值。
现在返回参考图4A，在块415处，可以响应于方向信号、模式信号以及第一计数信号和第二计数信号在反馈周期结束时的最终值中的至少一个，来调整开关模式电源的功率开关(例如，功率开关S1170)的操作状况。例如，状态选择器电路154可以基于方向信号UDIR244和模式信号UMD242的值改变状态信号UST160。这可以改变被耦合以驱动功率开关的开关的驱动信号(例如，驱动信号UDR162)，从而导致功率开关S1170的操作状况(诸如开关频率和/或接通持续时间)改变。如先前提到的，状态选择器电路154可以通过一个量来改变状态信号UST160，该量基于状态选择器电路154的操作模式而变化。因此，状态选择器电路154可以变化功率开关S1170在多个反馈周期内的操作状况的改变速率。此外，状态选择器电路154可以基于方向信号UDIR244以及第一计数信号的最终值和第二计数信号的最终值中的至少一个保持状态信号UST160不变。例如，当状态选择器电路154以细模式操作时，如果在一个特定数目的连续反馈周期期间方向信号UDIR244改变和/或第一计数信号的最终值和第二计数信号的最终值中的至少一个降至最小阈计数之下，状态选择器电路154可以保持状态信号UST160不变。在一些情况下，当状态信号UST160增大时，功率开关S1170的开关频率可以增大，导致更多的功率被递送至负载122，并且相反地，当状态信号UST160减小时，功率开关S1170的开关频率可以减小，导致更少的功率被递送至负载122。
图5是例示了根据本发明的教导的包括调制DAC的一个实施例的例示驱动器电路的示意电路图。如所示出的，驱动器电路156可以被耦合为接收包括Q+P位的数字输入信号UIN590，其中Q和P是非零整数。驱动器电路156可以被耦合以响应于数字输入信号UIN590输出驱动信号UDR162，从而控制功率开关S1170的开关。在一个实施例中，数字输入信号UIN590可以相应于图1A中的控制器的状态信号UST160。在此公开内容中，数字输入信号UIN590的较高Q位(即，位B1至BQ)被称为“基线位(baselinebit)”，其中位BQ是最高有效位而位B1是最低有效位。数字输入信号UIN590的较低P位(即，位M1至MP)被称为“调制位”，其中位MP是最高有效位而位M1是最低有效位。
在示例驱动器电路中还例示的是调制DAC540，该调制DAC被耦合以接收数字输入信号UIN590和时钟信号UCLK512。在所例示的实施例中，通过包括在驱动器电路156中的时钟信号发生器510生成时钟信号UCLK512。在一个实施例中，时钟信号UCLK512是一个具有固定周期的周期性信号。响应于数字输入信号UIN590和时钟信号UCLK512，调制DAC540输出调整信号UADJ580至驱动信号发生器520。调制DAC540可以包括一个调制器530，该调制器530被耦合以接收时钟信号UCLK512和调制位。作为响应，调制器530生成一个调制周期信号UMDP538。在一个实施例中，调制周期信号UMDP538是一个在逻辑高和逻辑低之间交替的周期性信号。调制周期信号UMDP538的周期可以与能由调制位代表的可能的值的数目(即，2P)成比例。
在所描绘的实施例中，调制器530包括计数器532和比较器535。计数器532具有一个UPDATE输入，该UPDATE输入被耦合以接收时钟信号UCLK512。比较器535被耦合以接收计数器532的输出534和调制信号，且转而输出调制周期信号UMDP538。在一个实施例中，计数器532被配置以在时钟信号UCLK512的每个周期不断地正计数。具体地，计数器532通过在时钟信号UCLK512的每个周期正计数来递增输出534，直到输出534达到调制位的最大值(即，2P-1)。响应于达到调制位的最大值，计数器532将输出534设定回零，并且再次在时钟信号UCLK512的每个周期正计数。在一个实施例中，调制周期信号UMDP538的周期可以等于时钟信号UCLK512的2P个周期。在操作中，比较器535可以响应于输出534和调制位的值的比较来将调制周期信号UMDP538设定到逻辑高或逻辑低。在一个实施例中，如果输出534小于调制位的值，比较器535可以将调制周期信号UMDP538设定到逻辑高，并且如果输出534大于或等于调制位的值，比较器535可以将调制周期信号UMDP538设定到逻辑低。换句话说，调制器530可以响应于调制位的值，来调整调制周期信号UMDP538的周期中调制周期信号UMDP538是逻辑高的一部分和调制周期信号UMDP538的周期中调制周期信号UMDP538是逻辑低的一部分。也就是，调制器530可以响应于调制位的值，来调整调制周期信号UMDP538的占空比(即，调制周期信号UMDP538的周期中调制周期信号UMDP538是逻辑高或逻辑低的一部分与调制周期信号UMDP538的周期的比率)。调制周期信号UMDP538的占空比乘以调制周期信号UMDP538的周期可以被称为调制时间。这样，在一个实施例中，调制时间代表调制周期信号UMDP538的周期中调制周期信号UMDP538是逻辑高的部分。
在一个实施例中，调制位的值确定调制周期信号UMDP538的占空比。例如，如果存在三个调制位且调制位的值等于3(即，二进制011)，则调制周期信号UMDP538的周期是时钟信号UCLK512的8(23)个周期且调制周期信号UMDP538的占空比是3/8。因此，在调制周期信号UMDP538的每个周期期间，在时钟信号UCLK512的3个周期内可以将调制周期信号UMDP538设定到逻辑高，且在时钟信号UCLK512的5个周期内可以将调制周期信号UMDP538设定到逻辑低。
如进一步所例示的，调制DAC540可以包括一个DAC577，该DAC577包括一个可开关的位-模拟电路系统群组576和一个可开关的调制源575。包括在DAC577中的可开关的位-模拟电路系统的数目可以等于基线位的数目(即，Q)。可开关的位-模拟电路系统群组576和可开关的调制源575可被耦合在电压源VA和求和块586之间。在所描绘的实施例中，可开关的位-模拟电路系统群组576被耦合，以接收基线位且向求和块586提供响应于基线位的基准信号UBASE584。在一个实施例中，可开关的位-模拟电路系统564到570中的每一个包括一个电流源和一个开关。可以响应于基线位中的一个来开关所述群组中的可开关的位-模拟电路系统564到570中的每一个。因此，基准信号UBASE584可以代表从所述群组提供至求和块586的电流的总和。应注意，在其他实施例中，可开关的位-模拟电路系统564到570中的每一个可以包括其他已知电路部件(诸如电阻器、电容器)来代替电流源。在一个实施例中，求和块586是一个电路节点，该电路节点被耦合以接收多个电流且输出一个代表这些电流的和的信号。
此外，在示例调制DAC540中，DAC577是一个二进制加权DAC。也就是，可开关的位-模拟电路系统群组的电流源544到550中的每一个输出具有一个量值的电流，用相对于通过可开关的位-模拟电路系统中响应于相邻的基线位的较低有效位的电流源输出的电流按2的幂对该量值进行加权。换句话说，可开关的位-模拟电路系统564响应于最低有效位B1且电流源544输出一个具有最低量值IB的电流。可开关的位-模拟电路系统566响应于位B2且电流源546输出一个是IB两倍的电流。由剩余的可开关的位-模拟电路系统的电流源中的每一个输出的电流的量值相继地加倍，使得可开关的位-模拟电路系统570的响应于最高有效位BQ的电流源550输出具有量值2QIB的电流。
如进一步示出的，可以响应于基线位中的一个来开关分别被耦合至电流源544到550的开关554到560。具体地，可以响应于基线位中的位来开关开关554到560中的每一个，相应的可开关的位-模拟电路系统响应于所述基线位中的位。例如，可开关的位-模拟电路系统564包括被耦合至电流源544的开关554。由于可开关的位-模拟电路系统564响应于基线位的最低有效位B1，因此可以响应于最低有效位B1来开关开关554。在所描绘的实施例中，基线位的数字中的一个的高值可以闭合(即，使能)各自的开关，以将相应的电流源耦合至求和块586。相反地，基线位的数字中的一个的低值可以打开(即，禁用)各自的开关，以防止来自其各自的电流源的电流进入求和块586。因此，进入求和块586的基准信号UBASE584是一个代表基线位的值的模拟信号。在图5的实施例中，基线位中的一个的低值是基线位中的那一个的补位(complement)的高值。如所例示的，基线位的一个位的符号上的横杠代表该位的补位。
应注意，出于其他原因(诸如为了校准)，调制DAC540的其他实施例可以在可开关的位-模拟电路系统中的每一个以内具有多个开关，以将来自电流源544到550的电流引导至其他节点。
在该示例DAC577中，可开关的调制源575被耦合，以响应于调制周期信号UMDP538输出调制信号UMOD582。可开关的调制源575包括一个电流源542，该电流源542输出一个具有的量值等于可开关的位-模拟电路系统中响应于基线位的最低有效位B1的电流源的量值的电流。换句话说，电流源542输出一个具有量值IB的电流。可开关的调制源575还包括一个耦合至电流源542的开关552。可以响应于调制周期信号UMDP538开关开关552。在一个实施例中，当调制周期信号UMDP538是逻辑高时，开关552闭合(即，被使能)，以将电流源542耦合至求和块586，且当调制周期信号UMDP538是逻辑低时，开关552打开(即，被禁用)，以防止来自电流源542的电流进入求和块586。也就是，在操作中，可开关的调制源575可以响应于调制周期信号UMDP538使调制信号UMOD582在IB和零之间交替。在这样的情况下，调制信号UMOD582也是一个具有与调制周期信号UMDP538的周期(即，时钟信号UCLK512的2P个周期)相同的周期的周期性信号。
如在图5中的实施例中所描绘的，由调制DAC540输出的调整信号UADJ580是由求和块586接收的电流的和，即调制信号UMOD582和基准信号UBASE584的和。在一个实施例中，这意味着，调整信号UADJ580是一个具有与调制周期信号UMDP538和调制信号UMOD582的周期(即，时钟信号UCLK512的2P个周期)相同的周期的周期性信号。在操作中，通过响应于调制周期信号UMDP538使调制信号UMOD582在IB和零之间交替，在调整信号UADJ580的一个周期期间，可开关的调制源575可以引起调整信号UADJ580在基准信号UBASE584和基准信号UBASE584加IB之间交替。因为可开关的位-模拟电路系统中的电流源响应于基线位的最低有效位而输出一个具有量值IB的电流，所以针对基线位的两个相邻值的基准信号UBASE584的差等于IB。因此，基准信号UBASE584和基准信号UBASE584加IB可以代表调整信号UADJ580的两个相邻离散水平，其中基准信号UBASE584对应于较低水平，其也可以被称为“基准水平”。在此情况下，调整信号UADJ580是一个具有离散水平的模拟信号，所述离散水平是响应于基线位的值和调制位的值设定的。
如先前提到的，调制DAC540可以响应于调制周期信号UMDP538使调整信号UADJ580在两个相邻离散水平之间交替。具体地，调制DAC540可以响应于调制周期信号UMDP538设定调整信号UADJ580的周期中调整信号UADJ580大于相邻水平的一部分。例如，当调制周期信号UMDP538是逻辑高时，调制DAC540可以将调整信号UADJ580设定到较大水平，并且当调制周期信号UMDP538是逻辑低时，调制DAC540可以将调整信号UADJ580设定到基准水平。调制DAC540因此可以将调整信号UADJ580的周期中调整信号UADJ580是较大水平的部分设定到等于调制时间。
在所描绘的实施例中，调整信号UADJ580的平均值随着时间推移可以变为等于若干附加水平中的一个，所述若干附加水平在调整信号UADJ580的相邻水平之间等距离隔开。更具体地，通过响应于调制位的值而在零和时钟信号UCLK512的2P-1个周期之间改变调制时间，调制DAC540可以输出一个调整信号UADJ580，该调整信号具有一个平均值，该平均值等于在任何一对相邻水平之间的2P-1个等距离隔开的水平中的一个。以此方式，调制DAC540可以在其输出处生成一个信号，该信号与常规P+Q位DAC可生成的信号具有相等数目的离散水平且因此具有相同的分辨率。
因此，调制DAC540可以减少实施一个DAC所需要的面积，因为调制DAC540可以仅需要Q个电路部件(例如，电流源)来实现与P+Q位DAC相同的分辨率。虽然图5的示例调制DAC通过使输出在相邻水平之间交替提供了较高的分辨率，但是在其他实施例中，可以在调制DAC内或在调制DAC外使用一个平均电路(诸如低通滤波器)、积分器等，以生成调整信号UADJ580的平均值。
在所例示的调制DAC540中，调制器530连同一个二进制加权DAC一起操作，以使输出在相邻水平之间交替。在其他情况下，调制器530可以连同被适当地修改的其他类型的DAC(例如，温度计编码的DAC、R-2R阶梯DAC)一起操作。例如，调制DAC540可以包括一个DAC，该DAC响应于基线位生成用于输出的两个水平。所述水平中的一个可以对应于基线位的值且所述水平中的另一个可以对应于基线位的相邻值中的一个。在此实施例中，DAC可以响应于调制周期信号UMDP538使输出在所述两个水平之间交替。
在一些实施方式中，不是生成在逻辑高水平和逻辑低水平之间交替的调制信号，而是可以由DAC接收在相邻数字水平之间交替的一个或多个信号。例如，一个多路复用器可以输出一个数字信号，在一个周期的第一时间段内将该数字信号设定到第一水平且在该周期的第二时间段内将该数字信号设定到相邻的第二水平。DAC可以在该多路复用器的输出处接收该数字信号并且将交替的数字信号转换为一个模拟输出作为调整信号UADJ580。例如，可以基于基线位的值或由调制DAC接收的数字输入信号的值来确定该第一水平。例如，可以基于调制位的值或响应于设定调制周期信号UMDP538的占空比的一个单独信号来确定第一时间段和第二时间段。在此情况下，多路复用器将充当一个调制器且其输出将在一个较高数字水平和一个较低数字水平之间交替。在又一个实施方式中，不是将多路复用器的输出处的数字信号转换为一个模拟输出，而是该数字信号可以被输出作为调整信号UADJ580。
在示例驱动器电路156中，驱动信号发生器520被耦合以接收调整信号UADJ580，并且作为响应，输出驱动信号UDR162。驱动信号UDR162可以是一个在逻辑高和逻辑低之间交替的周期性信号。在操作中，驱动信号发生器520可以基于调整信号UADJ580来设定驱动信号UDR162的某些性能。驱动信号UDR162的这样的性能的实施例包括周期、一个周期中逻辑高和逻辑低的比率等。通过设定驱动信号UDR162的性能，驱动信号发生器520可以设定功率开关S1170的操作状况。在一个实施例中，驱动信号发生器520可以包括开关、电容器和比较器(图5中未示出)。驱动信号发生器520可以响应于调整信号UADJ580以使用这些电容器的充电和放电来设定驱动信号UDR162的一个或多个性能。在另一个实施例中，驱动信号发生器520可以包括一个电路(例如，数字脉冲宽度调制电路)以输出一个矩形信号作为驱动信号UDR162。该电路可以被耦合以接收一个交替的数字信号(例如，在多路复用器的输出处的数字信号)，且被配置以响应于该交替的数字信号设定驱动信号UDR162的一个或多个性能。
图6示出了例示作为输入被驱动电路156接收的示例数字信号的不同值的表格以及例示了模制DAC540的多种信号的波形的时序图。在所例示的实施例中，该表格包括从行A至行I的九个行，其中每行示出输入信号的一个不同值，在一个实施例中，该输入信号可以代表输入信号UIN590。具体地，该输入信号包括总共13位，其中在一边较高的10位设定为基线位(即，Q等于10)且在一边较低的3位设定为调制位(即，P等于3)。如所示出的，在该表格的每行中，通过一个实线将输入信号中相应于基线位的部分与相应于调制位的部分分开。图6中还例示的是具有周期TCLK614的周期性波形612且波形612在逻辑高H和逻辑低L之间交替。在一个实施例中，波形612代表由时钟信号发生器510生成的时钟信号UCLK512。图6还包括用于调整信号UADJ580的示例波形620的一个集合。该集合的每个波形相应于该表格的对应的相邻行中的输入信号。
在所描绘的实施例中，由于有三个位用作调制位，调制位的值可以是0到7之间的8个不同的值中的一个。集合620中的波形是周期性的，其中周期TADJ616等于波形612的8个周期(即，周期TCLK614的8倍)。如先前提到的，响应于基线位的值设定调整信号UADJ580的基准水平，且响应于调制位的值设定调制周期信号UMDP538的占空比。在该实施例中，行A中的输入信号指示513为基线位的值和指示零为调制位的值。响应于接收此输入信号，调制DAC540将调整信号UADJ580的基准水平设定到153IB且将调制周期信号UMDP538的占空比设定到0。换句话说，在调制周期信号UMDP538的整个周期内，调制DAC540将调制周期信号UMDP538设定到逻辑低。因此，群组620的相应的波形是恒定的且等于基准水平513IB。对于行B到行I，由各自的输入信号指示的基线位的值是相同的且等于512，但是调制位的值从行B中的7减小至行I中的0。因此，对于行B到行I，调整信号UADJ580的基准水平等于512IB，调整信号UADJ580的相邻水平中的较大者等于513IB(512IB+IB)，且调制时间等于调制位的值乘以周期TCLK614。换句话说，在等于调制位的值乘以周期TCLK614的时间长度内，调制周期信号UMDP538是逻辑高。结果，对于行B到行I，在每个周期TADJ616期间，在相应的调制时间内将群组620的每个相应的波形设定到513IB。例如，在行B中，调制位的值是7，相应的调制时间是7倍的周期TCLK614，且在每个周期TADJ616期间，在7倍的周期TCLK614内将群组620的相应的波形设定到513IB。类似地，在行E中，调制位的值是4，相应的调制时间是4倍的周期TCLK614，且在每个周期TADJ616期间，在4倍的周期TCLK614内将相应的波形设定到513IB。
图7示出了例示图5的调制DAC的输出的示例平均值的信号水平的集合。具体地，图7中的集合720的水平中的每一个代表集合620中响应于图6的表格的对应的相邻行中的输入信号的相应的波形的平均值。换句话说，图7是例示了调整信号UADJ580的相邻水平512IB和513IB以及在这些相邻水平之间的附加的7(23-1)个等距离隔开的水平的扩展视图。如所示出的，集合720中对应于图6的表格的行A和行I中的输入信号的水平分别等于513IB和512IB。随着调制时间从行B中的7倍的周期TCLK614减小至行H中的1倍的周期TCLK614，集合720的相应的水平(即，调整信号UADJ580的平均值)按(1/8)IB的步幅减小。例如，集合620中相应于行B的波形的平均值是(512IB+(7/8)IB)，集合620中相应于行C的波形的平均值是(512IB+(6/8)IB)等。应注意，即使图6和图7中的示例波形和水平仅针对调整信号UADJ580的一对相邻水平(即,512IB和513IB)例示此行为，但是对于任一对相邻水平可以看到相同的行为。因此，通过以此方式使用10个电流源生成的调整信号UADJ580可以具有与由使用例如13个电流源的13位DAC生成的信号的相等数目的离散水平以及相同的分辨率。
图8是例示了根据本发明的教导的图1A中的驱动器电路的另一个实施方式的电路图。图8中的驱动器电路156与图5中的驱动器电路156的不同之处在于计数器832被耦合以在其UPDATE输入处接收驱动信号UDR162。因此，调制周期信号UMDP838的周期、调制信号UMOD882的周期以及调整信号UADJ880的周期都等于驱动信号UDR162的周期的2P倍。在该示例驱动器电路中，因为驱动信号UDR162的周期可以响应于调整信号UADJ880而变化，所以在控制器150的操作期间，调制周期信号UMDP838的周期和调制信号UMOD882的周期也可以变化。
图9是例示了根据本发明的教导的用于响应于数字信号生成具有离散水平的模拟信号的一个示例过程900的流程图。在所描绘的实施例中，过程900可以在块905处开始，在块910处，接收一个N位数字信号作为输入。在块920处，响应于该输入的较高的Q位设定输出信号的基准水平。更具体地，基准水平可以与由该输入的较高的Q位代表的数字信号的值成比例。例如，Q可以被选为10且由该输入的较高的Q位代表的数字信号可以等于512。在此情况下，输出信号的基准水平可以等于具有量值IB的电流的512倍。
在块930处，响应于该输入的较低的P位生成一个周期性信号。在一个实施例中，该周期性信号具有一个与可以由该输入的较低的P位代表的可能的值的数目(即，2P)成比例的周期。例如，当P被选为3，该周期性信号的周期可以是时钟信号的8(23)个周期。在那个周期期间，该周期性信号可以在逻辑低和逻辑高之间交替。在块940处，响应于该输入的较低的P位的值设定该周期性信号的占空比(即，该周期性信号的周期中的逻辑高或逻辑低部分与该周期性信号的周期的比率)。该周期性信号的占空比乘以该周期性信号的周期可以代表调制时间。因此，在一个实施例中，在该周期中该周期性信号被设定到逻辑高的部分可以等于调制时间，并且因此与该输入的较低的P位的值成比例。例如，该输入的较低的P位的值可以等于5。在此情况下，该周期性信号的占空比可以是5/8，调制时间可以是时钟信号的5个周期，并且在时钟信号的5/8周期内该周期性信号可以是逻辑高。
在块950处，输出信号在调制时间内可以被设定到基准水平的一个相邻水平且在该周期性信号的周期的剩余部分内可以被设定到基准水平。在一个实施例中，该相邻水平对应于基准水平的两个最近的水平中的较大者，该基准水平可以是响应于该输入的较高的Q位而被生成。例如，输出信号的基准水平可以响应于输入的较高的Q位以值IB的步幅增大或减小。在此情况下，当基准水平等于512IB时，相邻水平变为等于513IB。因此，输出信号在调制时间内可以被设定到513IB，且在该周期性信号的周期的剩余部分内可以被设定到512IB。
以此方式，由过程900生成的输出信号的平均值可以等于2P-1个附加水平中的一个，所述2P-1个附加水平在输出信号的任一对相邻水平之间等距离隔开。这样，通过根据过程900使用Q个电流源生成的输出信号可以实现与由使用Q+P个电流源的Q+P位DAC生成的信号的分辨率相同分辨率。
在一个实施例中，可以由调制DAC540或840实施所例示的过程。调制DAC540或840可以通过接收输入信号UIN590或890作为N位数字信号来实施过程块910。当可开关的位-模拟电路系统群组576或876实施过程块920时，响应于数字信号的较高的Q位设定输出信号(例如，调整信号UADJ580或880)的基准水平。在一个实施例中，可开关的位-模拟电路系统群组576或876可以通过输出基准信号584或884至求和块566或866来设定输出信号的基准水平。可以通过调制器530或830来执行响应于过程块930中的数字信号的较低的P位生成一个周期性信号(例如，调制周期信号UMDP538或838)。还可以通过调制器530或830来执行响应于过程块940中的数字信号的较低的P位的值设定周期性信号的占空比(因此，调制时间)。还可以通过可开关的调制源575或875以及可开关的位-模拟电路系统群组576或876执行过程块950中在调制时间内将输出信号设定到基准水平的一个相邻水平并且在周期性信号的周期的剩余部分内将输出信号设定到基准水平。具体而言，可开关的调制源575或875可以被配置，以响应于调制周期信号UMDP538或838将电流源(例如，电流源542或842)耦合至求和块566或866从而提供附加的信号(例如，调制信号UMOD582或882)，使得输出信号在调制时间内被设定到基准水平的相邻水平。相反地，可开关的调制源575或875可以被配置，以防止响应于调制周期信号UMDP538或838将电流源耦合至求和块566或866，使得输出信号在周期性信号的周期的剩余部分内被设定到基准水平。
以上对于包括摘要中所述内容的本发明的所示实施例的描述并不旨在是穷举的或者将本发明限定于所公开的确切形式。本文描述的具体的实施方案和实施例是为了说明性的目的，但仍有可能在并不脱离本发明的精神和范围的情况下作多种等效的修改。实际上，应理解，所提供的具体的示例电压、电流、频率、功率范围值、时间等仅仅是为了解释的目的并且根据本发明的教导其他值也可以用于其它实施方案。

Claims (29)

1.一种用于控制具有开关的电源的控制器，包括：
一个反馈信号发生器，被耦合以接收一个代表所述电源的输出量的输出感测信号，其中所述反馈信号发生器被耦合以响应于所述输出感测信号生成一个代表所述电源的输出电流的反馈信号；
一个状态选择器电路，被耦合以接收所述反馈信号且输出一个数字状态信号来设定所述开关的操作状态，其中所述状态选择器电路被耦合以通过采样所述反馈信号来生成反馈信息，其中所述状态选择器电路被耦合以响应于一个反馈周期结束时的反馈信息来调整所述数字状态信号；以及
一个驱动器电路，被耦合以接收所述数字状态信号且响应于所述数字状态信号生成一个驱动信号，其中所述驱动信号被配置以根据所述开关的操作状态来驱动所述开关的开关。
2.根据权利要求1所述的控制器，其中所述反馈信号发生器被耦合以接收一个代表所述电源的输入电压的输入感测信号和一个代表所述开关中的电流的感测开关信号，所述反馈信号发生器被耦合以响应于所述输入感测信号、所述输出感测信号以及感测开关电流生成所述反馈信号。
3.根据权利要求1所述的控制器，其中所述状态选择器电路包括一个反馈周期信号发生器，以生成一个反馈周期信号，其中所述反馈周期信号的每个周期对应于一个反馈周期。
4.根据权利要求3所述的控制器，其中所述反馈周期信号的一个周期大于采样信号的一个周期，所述采用信号确定何时采样所述反馈信号。
5.根据权利要求3所述的控制器，其中所述反馈周期信号的每个周期等于每次所述反馈信号从一个阈水平之上的一个水平穿过所述阈水平至所述阈水平之下的一个水平之间的一个时间段，其中所述阈水平代表一个期望输出电流值。
6.根据权利要求3所述的控制器，其中所述反馈周期信号发生器被耦合以接收一个代表所述电源的输入电压的输入感测信号，其中所述反馈周期信号的每个周期等于每次所述输入感测信号从一个输入阈水平之上的一个水平穿过所述输入阈水平至所述输入阈水平之下的一个水平之间的一个时间段。
7.根据权利要求3所述的控制器，其中所述反馈周期信号的每个周期是待被供应到所述电源的ac线电压的周期的一半的整数倍。
8.根据权利要求1所述的控制器，其中所述驱动器电路还被配置以驱动所述开关的开关，从而控制能量从所述电源的输入至所述电源的输出的传递，使得一个至所述电源的输入的电流大体上与所述电源的一个输入电压同相或成比例。
9.一种用于控制功率转换器的开关的控制电路，所述控制电路包括：
一个反馈周期信号发生器，被耦合以生成一个反馈周期信号来划定一个反馈周期；
一个反馈信号处理器，被耦合以接收一个代表所述功率转换器的输出电流的反馈信号且输出第一信号和第二信号，其中所述第一信号代表所述反馈信号的估计平均值与一个阈水平之间的差，且其中所述第二信号代表所述反馈周期中所述反馈信号小于第二水平的一部分与所述反馈周期中所述反馈信号大于第三水平的一部分之间的差，其中所述阈水平对应于一个期望输出电流值，其中所述第二水平小于所述阈水平，且其中所述第三水平大于所述阈水平；
一个判定电路，被耦合以响应于所述第一信号和所述第二信号输出一个方向信号和一个模式信号，其中响应于所述第一信号在所述反馈周期结束时的值和所述第二信号在所述反馈周期结束时的值更新所述方向信号和所述模式信号；以及
一个状态计数器，被耦合以接收所述方向信号、所述模式信号、所述第一信号和所述第二信号，且输出一个状态信号来设定所述开关的操作状态，其中所述状态信号被耦合以响应于所述方向信号、所述模式信号、所述第一信号在所述反馈周期结束时的值和所述第二信号在所述反馈周期结束时的值而被调整。
10.根据权利要求9所述的控制电路，其中所述反馈信号处理器包括第一计数器，所述第一计数器被耦合以接收一个采样信号且输出所述第一信号，其中所述第一计数器被耦合以响应于所述反馈信号和所述阈水平的比较而在所述采样信号的每个周期更新所述第一信号。
11.根据权利要求10所述的控制电路，其中所述反馈信号处理器包括第二计数器，所述第二计数器被耦合以接收所述采样信号且输出所述第二信号，其中所述第二计数器被耦合以响应于所述反馈信号和所述第二水平的比较以及所述反馈信号和所述第三水平的比较而在所述采样信号的每个周期更新所述第二信号。
12.根据权利要求10所述的控制电路，其中所述第二计数器被配置，从而如果所述反馈信号小于所述第二水平或大于所述第三水平，则改变所述第二信号的值，并且如果所述反馈信号在所述第二水平和所述第三水平之间，则保持所述第二信号的值恒定。
13.根据权利要求10所述的控制电路，其中所述第一计数器和所述第二计数器还被耦合以接收所述反馈周期信号，其中所述第一计数器和所述第二计数器被耦合以在一个反馈周期开始时分别将所述第一信号的值和所述第二信号的值重置到第一初始值和第二初始值。
14.根据权利要求13所述的控制电路，其中所述第一初始值和所述第二初始值彼此相等。
15.根据权利要求9所述的控制电路，其中所述反馈周期信号发生器被耦合以接收所述反馈信号，且响应于所述反馈信号从所述阈水平之上的一个水平穿过所述阈水平至所述阈水平之下的一个水平而生成所述反馈周期信号。
16.根据权利要求9所述的控制电路，其中所述反馈周期信号发生器被耦合以接收一个代表所述功率转换器的输入电压的输入感测信号，且响应于所述输入感测信号从一个输入阈水平之上的一个水平穿过所述输入阈水平至所述输入阈水平之下的一个水平而生成所述反馈周期信号。
17.根据权利要求9所述的控制电路，其中所述判定电路被耦合以响应于所述第一信号的符号来更新所述方向信号。
18.根据权利要求9所述的控制电路，其中所述判定电路被耦合以响应于所述第一信号的量值和所述第二信号的量值，以及响应于所述第一信号的符号和所述第二信号的符号来更新所述模式信号。
19.一种用于开关模式电源的控制器，所述控制器包括：
一个驱动器电路，被耦合以在功率开关的第一连续多个开关周期内以第一多个不同的操作状态驱动一个功率开关，并且在所述功率开关的第二连续多个开关周期内以第二多个不同的操作状态驱动一个功率开关；以及
一个状态选择器电路，被耦合以选择所述驱动器电路的操作状态中的一个，所述状态选择器电路被耦合以将所述功率开关的驱动从所述操作状态的第一个转变到所述操作状态的第二个，从而调节所述开关模式电源的输出，其中所述状态选择器电路被耦合以至少以如下模式操作：
一个较粗调整模式，其中所述状态选择器电路在在输出功率中具有较大差别的第一操作状态和第二操作状态之间转变；以及
一个较细调整模式，其中所述状态选择器电路在在输出功率中具有较小差别的第一操作状态和第二操作状态之间转变。
20.根据权利要求19所述的控制器，其中所述状态选择器电路还被耦合为以一个中间调整模式操作，其中所述状态选择器电路在在输入功率中具有中间差别的第一操作状态和第二操作状态之间转变。
21.根据权利要求19所述的控制器，其中所述驱动器电路被耦合为在所述操作状态的第一个中以第一开关频率和第一接通持续时间驱动所述功率开关，并且其中所述驱动器电路被耦合为在所述操作状态的第二个中以第二开关频率和第二接通持续时间驱动所述功率开关。
22.根据权利要求21所述的控制器，其中所述第一接通持续时间不同于所述第二接通持续时间，并且所述第一开关频率不同于所述第二开关频率。
23.根据权利要求19所述的控制器，其中所述驱动器电路被配置以驱动所述功率开关，从而控制能量从所述开关模式电源的一个输入传递至所述开关模式电源的一个输出，使得一个至所述开关模式电源的输入的电流与所述开关模式电源的一个输入电压同相且成比例。
24.一种用于电源的控制器，所述控制器包括：
一个驱动器电路，被耦合以在功率开关的连续多个开关周期的每一个内以多个操作状态中的所选定的一个驱动所述功率开关；以及
一个状态选择器电路，被耦合以选择所述操作状态中的一个用于通过驱动器电路的驱动，其中所述状态选择器电路被耦合以在调节所述电源的一个输出中，将所述功率开关的驱动从第一多个开关周期内的所述操作状态的第一个转变为第二连续多个开关周期内的所述操作状态的第二个，所述状态选择器包括：
第一定时器，被耦合以在所述第一多个开关周期期间确定第一时间，所述第一时间对应于所述第一多个开关周期中所述电源的输出水平小于一个期望输出水平的一部分与所述第一多个开关周期中所述电源的所述输出水平大于所述期望输出水平的一部分之间的差；
第二定时器，被耦合以在所述第一多个开关周期期间确定第二时间，所述第二时间对应于所述第一多个开关周期中所述电源的所述输出水平大于所述期望输出水平之上的第一水平的一部分与所述第一多个开关周期中所述电源的所述输出水平小于所述期望输出水平之下的第二水平的一部分之间的差；以及
一个判定电路，被耦合以响应于所述第一时间和所述第二时间来选择所述驱动器电路的操作状态中的一个。
25.根据权利要求24所述的控制器，其中所述控制器还包括一个周期电路系统，所述周期电路系统被耦合以响应于所述电源的输出水平落至一个期望输出水平之下，来划定所述功率开关的所述连续多个开关周期中的每个。
26.根据权利要求24所述的控制器，其中所述控制器还包括一个周期电路系统，所述周期电路系统被耦合以响应于所述电源的输入落至一个输入阈水平之下，来划定所述功率开关的所述连续多个开关周期中的每个。
27.根据权利要求24所述的控制器，其中所述功率开关的所述多个开关周期中的每个是待被供应到所述电源的ac线电压的周期的一半的整数倍。
28.根据权利要求24所述的控制器，其中所述驱动器电路被耦合为在所述操作状态的第一个中以第一开关频率和第一接通持续时间驱动所述功率开关，并且其中所述驱动器电路被耦合为在所述操作状态的第二个中以第二开关频率和第二接通持续时间驱动所述功率开关。
29.根据权利要求24所述的控制器，其中所述第一接通持续时间不同于所述第二接通持续时间，并且所述第一开关频率不同于所述第二开关频率。
CN201510242889.9A 2014-05-13 2015-05-13 多步速控制器 Active CN105099147B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/276,812 US9602013B2 (en) 2014-05-13 2014-05-13 Controller for a switch mode power converter
US14/276,812 2014-05-13

Publications (2)

Publication Number Publication Date
CN105099147A true CN105099147A (zh) 2015-11-25
CN105099147B CN105099147B (zh) 2019-08-02

Family

ID=53365728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510242889.9A Active CN105099147B (zh) 2014-05-13 2015-05-13 多步速控制器

Country Status (3)

Country Link
US (1) US9602013B2 (zh)
EP (1) EP2947761A1 (zh)
CN (1) CN105099147B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107465346A (zh) * 2016-06-02 2017-12-12 快捷韩国半导体有限公司 用于控制功率转换器的输出信号的系统和方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10185295B2 (en) * 2015-09-30 2019-01-22 Osram Sylvania Inc. Dynamic control of switching frequency in a switch mode power converter
US9876433B2 (en) * 2016-02-26 2018-01-23 Power Integrations, Inc. Reduction of audible noise in a power converter
US10277131B2 (en) * 2016-08-19 2019-04-30 Semiconductor Components Industries, Llc Control circuits and control methods for power converters
US10243442B1 (en) * 2017-11-22 2019-03-26 Power Integrations, Inc. Controller with frequency to on-time converter
US10418908B1 (en) 2018-10-16 2019-09-17 Power Integrations, Inc. Controller with variable sampling generator
US11695330B2 (en) * 2019-09-11 2023-07-04 Analog Devices International Unlimited Company Method to reduce the common-mode EMI of a full bridge converter using sampling common-mode feedback
US11356010B2 (en) * 2020-05-11 2022-06-07 Power Integrations, Inc. Controller with frequency request circuit
US11310879B1 (en) * 2021-02-05 2022-04-19 Monolithic Power Systems, Inc. Adaptive feedback control in LED driving circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110148681A1 (en) * 2009-12-18 2011-06-23 Power Integrations, Inc. Digital-to-analog converter to produce paired control signals in a power supply controller
CN102148569A (zh) * 2010-02-09 2011-08-10 电力集成公司 用于控制具有低回路带宽的功率转换器的方法和设备
US20130162224A1 (en) * 2011-12-22 2013-06-27 B/E Aerospace, Inc. Digitally-Controlled Power Factor Correction Circuits, Methods and Articles of Manufacture

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520299B1 (ko) 2003-09-09 2005-10-13 삼성전자주식회사 전류 가산형 디지털/아날로그 컨버터 및 전류 가산형디지털/아날로그 변환방법
US7764520B2 (en) * 2007-04-06 2010-07-27 Power Integrations, Inc. Method and apparatus for on/off control of a power converter
US8742740B2 (en) * 2008-09-19 2014-06-03 Power Integrations, Inc. Digital peak input voltage detector for a power converter controller
US8094055B2 (en) 2010-01-26 2012-01-10 Power Integrations, Inc. Compact digital-to-analog converter
US8102683B2 (en) 2010-02-09 2012-01-24 Power Integrations, Inc. Phase angle measurement of a dimming circuit for a switching power supply
US9385611B2 (en) * 2012-04-27 2016-07-05 Hewlett-Packard Development Company, L.P. Power adapter having programmable gain compensation trim
WO2013168376A1 (ja) * 2012-05-09 2013-11-14 パナソニック株式会社 発光ダイオード駆動装置及び半導体装置
WO2014018882A1 (en) * 2012-07-26 2014-01-30 Osram Sylvania Inc. Flyback ac-to-dc converter
US9203424B1 (en) 2014-05-13 2015-12-01 Power Integrations, Inc. Digital-to-analog converter circuit for use in a power converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110148681A1 (en) * 2009-12-18 2011-06-23 Power Integrations, Inc. Digital-to-analog converter to produce paired control signals in a power supply controller
CN102148569A (zh) * 2010-02-09 2011-08-10 电力集成公司 用于控制具有低回路带宽的功率转换器的方法和设备
US20130162224A1 (en) * 2011-12-22 2013-06-27 B/E Aerospace, Inc. Digitally-Controlled Power Factor Correction Circuits, Methods and Articles of Manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107465346A (zh) * 2016-06-02 2017-12-12 快捷韩国半导体有限公司 用于控制功率转换器的输出信号的系统和方法
CN107465346B (zh) * 2016-06-02 2021-03-23 快捷韩国半导体有限公司 用于控制功率转换器的输出信号的系统和方法

Also Published As

Publication number Publication date
EP2947761A1 (en) 2015-11-25
US9602013B2 (en) 2017-03-21
CN105099147B (zh) 2019-08-02
US20150333630A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
CN105099147A (zh) 多步速控制器
US9203424B1 (en) Digital-to-analog converter circuit for use in a power converter
US9780655B2 (en) Digital slope control for switched capacitor dc-dc converter
US8432712B2 (en) Single switch high efficiency power supply
US5483433A (en) Voltage control circuit for a multiple stage DC power supply, and applications thereof
US9184664B2 (en) Semiconductor device provided with switching power supply device with intermittent oscillation control
US8134351B2 (en) Four-switch step-down storageless converter
CN106059303A (zh) 负载响应抖动
KR20020029941A (ko) Ｄｃ/ｄｃ 변환기 및 이를 포함하는 전원 및 전자 장치
KR101824235B1 (ko) 스위치 제어 장치, 이를 포함하는 다채널 컨버터, 및 스위치 제어 방법
EP1118149A1 (en) A dc/dc up/down converter
TW201223159A (en) Duty cycle translator methods and apparatus
CN110022057B (zh) 用于操作功率变换器电路的方法和功率变换器电路
TW201644164A (zh) 具模組化級段之直流對直流轉換器
US11831240B2 (en) Parallel output converters connected to a split midpoint node on an input converter
US20130106382A1 (en) Digital controller for switched capacitor dc-dc converter
US8861233B2 (en) Programmable switching for switched capacitor DC-DC converter
CN210491281U (zh) Led调光电路
CN110391730B (zh) 用于升压led驱动器的输出电压范围加倍的负电荷泵
CN109980959A (zh) 基于通过开关元件的峰值电流操作开关电源转换器的方法和系统
US9906126B2 (en) Pulse frequency modulation control for switched capacitor DC-DC converter
JP2011217458A (ja) スイッチトキャパシタ装置
EP3642949B1 (en) A control circuit for controlling a resonant power converter
CN208623538U (zh) 一种锯齿波产生器、dc-dc变换器及电子设备
Saggini et al. A low-complexity high-performance digital control architecture for Voltage Regulator Modules

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant