CN105097036B - 资料存储型闪存中读操作控制方法与装置 - Google Patents
资料存储型闪存中读操作控制方法与装置 Download PDFInfo
- Publication number
- CN105097036B CN105097036B CN201510405911.7A CN201510405911A CN105097036B CN 105097036 B CN105097036 B CN 105097036B CN 201510405911 A CN201510405911 A CN 201510405911A CN 105097036 B CN105097036 B CN 105097036B
- Authority
- CN
- China
- Prior art keywords
- address
- read operation
- signal
- memory unit
- type flash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提出了一种资料存储型闪存中读操作控制方法与装置，包括：接收外部读入信号，通过内部电路得到读使能信号；通过触发翻转所述读使能信号得到读操作信号；通过触发所述读操作信号得到地址锁存信号，并由所述地址锁存信号锁住本存储单元地址；将数据由本存储单元读取至芯片外部存储模块；读操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址。本发明将下一读操作时钟周期内所需读取的替换存储单元复位和地址比对工作，转移至本读操作时钟，实现对读操作时钟周期复位，进而提高了读操作效率，减小了读取数据所需时钟周期。
Description
技术领域
本发明涉及存储器读操作技术领域，具体的说，涉及一种资料存储型闪存中读操作控制方法与装置。
背景技术
随着电子产品的不断发展，芯片技术也在发生着巨大的变化。资料存储型闪存作为闪存的一种，由于其内部非线性宏单元模式为固态大容量内存的实现提供了廉价有效的解决方案。资料存储型闪存存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
但资料存储型闪存在其应用领域也存在一定程度的不足。传统资料存储型闪存的读操作控制，需要利用读取数据的周期时间进行替换存储单元的复位和地址比对，进而影响了资料存储型闪存读操作的效率。
发明内容
针对以上不足，本发明提出了一种资料存储型闪存中读操作控制方法与装置。通过改变复位地址比对结果及存储单元地址与替换存储单元地址比对所占用的时间周期，进而克服了资料存储型闪存读操作效率低下的问题。
为了实现以上技术方案，本发明提出了一种资料存储型闪存中读操作控制方法，包括以下步骤：
S1、接收外部读入信号，通过内部电路得到读使能信号；
S2、通过触发翻转所述读使能信号得到读操作信号；
S3、通过触发所述读操作信号得到地址锁存信号，并由所述地址锁存信号锁住本存储单元地址；
S4、将数据由本存储单元读取至芯片外部存储模块；
S5、读操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址；
其中，比对下一存储单元地址与对应替换存储单元地址占用本次读使能信号的时钟周期。
进一步的，对于资料存储型闪存的首存储单元，其步骤还包括：比对本存储单元地址与替换存储单元地址，若比对结果匹配则将存储单元替换为替换存储单元。
进一步的，所述读操作信号是由所述读使能信号下降沿触发得到的。
进一步的，所述地址锁存信号来自所述资料存储型闪存芯片内部电路。
进一步的，比对下一存储单元地址与对应替换存储单元地址，比对结果匹配则将所述下一存储单元替换为对应替换存储单元。
此外，本发明还提出了一种资料存储型闪存中读操作控制装置，包括信号使能模块、信号转换模块、地址锁存模块、数据读取模块及复位比对模块；
其中，信号使能模块用于接收外部读入信号，通过内部电路得到读使能信号；
信号转换模块用于通过触发所述读使能信号得到读操作信号；
地址锁存模块用于通过触发所述读操作信号得到地址锁存信号，并由所述地址锁存信号锁住本存储单元地址；
数据读取模块用于将数据由本存储单元读取至芯片外部存储模块；
复位比对模块用于读操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址；
其中，所述复位比对模块中比对下一存储单元地址与对应替换存储单元地址占用本次读使能信号的时钟周期。
进一步的，对于资料存储型闪存的首存储单元，还包括附加比对模块；
其中，所述附加比对模块用于比对本存储单元地址与替换存储单元地址，若比对结果匹配则将本存储单元替换为替换存储单元。
进一步的，所述信号转换模块根据所述读使能信号下降沿触发，得到所述读操作信号。
进一步的，所述地址锁存信号来自所述的资料存储型闪存内部电路。
进一步的，所述复位比对模块比对下一存储单元地址与对应替换存储单元地址，比对结果匹配则将所述下一存储单元替换为对应替换存储单元。
本发明通过将比对下一存储单元地址与对应替换存储单元地址占用本次读使能信号的时钟周期，进而缩短了替换存储单元读取数据所需的周期时间，进而提高了时间的利用效率。
附图说明
图1是现有技术中一种资料存储型闪存读操作时序图。
图2是本发明实施例提供的一种资料存储型闪存中读操作控制方法的时序图。
图3是本发明实施例提供的一种资料存储型闪存中读操作控制方法的流程图。
图4是本发明实施例提供的一种资料存储型闪存中读操作控制装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
图1是现有技术中一种资料存储型闪存读操作时序图。
由图1所示，REB为读使能信号，此读使能信号REB由外部处理器产生，并经过资料存储型闪存内部电路进行处理后得到的。
QBUF_EN为读操作信号，上升沿触发。它产生于资料存储型闪存内部电路，并根据读使能信号REB的时钟下降沿触发产生，也就是说，当读使能信号REB产生一个时钟下降沿便触发读操作信号QBUF_EN产生一个上升的时钟信号。当QBUF_EN处于上升沿时开始对本存储单元中数据进行读取。
值得一提的是，CA为存储单元地址，当读使能信号REB下降沿触发后，首先需要对本存储单元地址与替换存储单元RDN地址比对结果，若比对结果匹配则采用替换存储单元RDN代替本存储单元，如不匹配则对本存储单元中数据进行读取。
实施例一
图2是本发明实施例提供的一种资料存储型闪存中读操作控制方法的时序图。由图2所示，REB为读使能信号、QBUF_EN为读操作信号、CA为本存储单元地址，三者的作用于现有技术中的读使能信号REB及读操作信号QBUF_EN相同，这里不再重复。
LD为锁存信号，它产生于资料存储型闪存内部电路，用于对锁住存储单元的地址，低电平有效。
值得注意的是，LD锁存信号与REB读使能信号均是来自于资料存储型闪存内部电路，但两者分别来自资料存储型闪存内部电路的不同部分，并不是通过相同内部电路产生。
RDN为替换的存储单元，也就是说它与本存储单元进行地址比对。CAD为本存储单元的下一存储单元地址。
进而，图3是本发明实施例提供的一种资料存储型闪存中读操作控制方法的流程图。
如图3所示，一种资料存储型闪存中读操作的控制方法包括：
301、接收外部读入信号，通过内部电路得到读使能信号REB。该外部读入信号来自于资料存储型闪存外部处理器。
302、通过触发翻转所述读使能信号REB得到读操作信号QBUF_EN。这里值得注意的是，读使能信号REB为下降沿触发，也就是说当读使能信号REB处于下降沿时，读操作信号QBUF_EN产生向上的翻转。
303、触发所述读操作信号QBUF_EN得到地址锁存信号LD，并由所述地址锁存信号LD锁住本存储单元地址。其中，地址锁存信号LD来自于资料存储型闪存的内部电路，它的作用在于将本存储单元的地址锁存在锁存器。值得注意的是，LD为低电平有效，当LD由高电平翻转至低电平时，锁存信号LD将本存储单元的地址进行锁存，当LD电平由低电平返回至高电平，锁存信号LD将对锁存的本存储单元的地址进行释放。
304、将数据由本存储单元读取至芯片外部存储模块。
305、读操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元RDN比对结果，比对下一存储单元地址与对应替换存储单元RDN地址。
特别的是，比对下一存储单元地址与对应替换存储单元地址占用本次使能信号的时钟周期。
此外，若本存储单元为资料存储型闪存中首存储单元，则包括可选步骤：
306、比对本存储单元地址与替换存储单元RDN地址，若比对结果匹配则将本存储单元替换为替换存储单元RDN。
这是由于，对于首个存储单元，该存储单元地址与替换存储单元地址的比对过程无法转移至其他存储单元读取所对应的时钟周期，因此将被置于步骤301与步骤302之间。
因此，资料存储型闪存中读操作的控制方法可以总结为：外部处理器发送读取处理命令并经过资料存储型闪存内部电路处理后得到读使能信号REB；进而根据生成的读使能信号REB得到读操作信号QBUF_EN，即读使能信号REB的下降沿得到读操作信号QBUF_EN的上升沿；通过读操作信号QBUF_EN得到的锁存信号LD，利用其将本存储单元的地址进行锁存；待本存储单元的地址被锁存之后，读操作信号QBUF_EN将数据由存储单元读取到对应的锁存器中；锁存信号LD释放本存储单元的锁存地址，数据由锁存器读取至芯片外部存储模块；读操作信号结束后，复位本存储单元地址与对应替换存储单元RDN比对结果，比对下一存储单元地址与对应替换存储单元RDN地址。
实施例二
图4是本发明实施例提供的一种资料存储型闪存中读操作控制装置的结构示意图。
如图4所示，本发明还提出了一种资料存储型闪存中读操作控制装置，包括：信号使能模块401、信号转换模块402、地址锁存模块403、数据读取模块404及复位比对模块405；
其中，信号使能模块401用于接收外部读入信号，通过内部电路得到读使能信号REB；外部读入信号来自于外部处理器406。
信号转换模块402用于通过触发所述读使能信号REB得到读操作信号QBUF_EN；其中，读操作信号QBUF_EN为上升沿有效，且读使能信号REB的下降沿会触发读操作信号QBUF_EN的上升沿。
地址锁存模块403用于通过触发所述读操作信号得到地址锁存信号LD，并由所述地址锁存信号锁住本存储单元地址；其中，地址锁存信号LD为低电平有效，也就是说当地址锁存信号LD处于低电平时，锁住存储单元的地址。
数据读取模块404用于将数据由本存储单元读取至芯片外部存储模块407。
外部处理器406用于读操作信号QBUF_EN结束后，复位本存储单元地址与对应替换存储单元RDN比对结果，比对下一存储单元地址与对应替换存储单元RDN地址；
其中，外部处理器406中比对下一存储单元地址与对应替换存储单元RDN地址占用本次使能信号的时钟周期。
进一步的，还包括附加比对模块408；
其中，附加比对模块408用于在本存储单元为资料存储型芯片首单元的情况下，比对本存储单元地址与替换存储单元RDN地址，若比对结果匹配则将本存储单元RDN替换为替换本存储单元。
进一步的，信号转换模块402根据读使能信号REB下降沿触发，得到读操作信号QBUF_EN。
进一步的，地址锁存信号LD来自所述的资料存储型闪存内部电路，并由读操作信号QBUF_EN触发得到。
进一步的，外部处理器406比对下一存储单元地址与对应替换存储单元RDN地址，比对结果匹配则将所述下一存储单元替换为对应替换存储单元RDN。
本发明提出了一种资料存储型闪存中读操作控制方法和装置，通过将下一读操作时钟周期内所需读取的存储单元地址与替换存储单元地址进行的比对，转移至本次读操作时钟周期内，实现了对读操作时钟周期的复用，进而提高了读操作的效率，减小了读取数据所需的时钟周期。
值得注意的是，以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的构思和原则的前提下所做的等同变化、修改与结合，均应属于本发明的保护范围。
Claims (10)
1.一种资料存储型闪存中读操作控制方法，其特征在于，对于不同存储单元，包括以下步骤：
S1、接收外部读入信号，通过内部电路得到读使能信号；
S2、通过触发翻转所述读使能信号得到读操作信号；
S3、通过触发所述读操作信号得到地址锁存信号，并由所述地址锁存信号锁住本存储单元地址；
S4、将数据由本存储单元读取至芯片外部存储模块；
S5、读操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址；
其中，比对下一存储单元地址与对应替换存储单元地址占用本次读使能信号的时钟周期。
2.根据权利要求1所述的资料存储型闪存中读操作控制方法，其特征在于，所述资料存储型闪存包括首存储单元，所述首存储单元的存储单元地址与替换存储单元地址的比对过程不能转移至其他存储单元读取所对应的时钟周期；
对于资料存储型闪存的首存储单元，其步骤还包括：比对本存储单元地址与替换存储单元地址，若比对结果匹配则将本存储单元替换为替换存储单元。
3.根据权利要求1所述的资料存储型闪存中读操作控制方法，其特征在于，所述读操作信号是由所述读使能信号下降沿触发得到的。
4.根据权利要求1所述的资料存储型闪存中读操作控制方法，其特征在于，所述地址锁存信号来自所述资料存储型闪存芯片内部电路。
5.根据权利要求1所述的资料存储型闪存中读操作控制方法，其特征在于，比对下一存储单元地址与对应替换存储单元地址，比对结果匹配则将所述下一存储单元替换为对应替换存储单元。
6.一种资料存储型闪存中读操作控制装置，其特征在于，包括信号使能模块、信号转换模块、地址锁存模块、数据读取模块及复位比对模块；
其中，信号使能模块用于接收外部读入信号，通过内部电路得到读使能信号；
信号转换模块用于通过触发所述读使能信号得到读操作信号；
地址锁存模块用于通过触发所述读操作信号得到地址锁存信号，并由所述地址锁存信号锁住本存储单元地址；
数据读取模块用于将数据由本存储单元读取至芯片外部存储模块；
复位比对模块用于读操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址；
其中，所述复位比对模块中比对下一存储单元地址与对应替换存储单元地址占用本次读使能信号的时钟周期。
7.根据权利要求6所述的资料存储型闪存中读操作控制装置，所述资料存储型闪存包括首存储单元，所述首存储单元的存储单元地址与替换存储单元地址的比对过程不能转移至其他存储单元读取所对应的时钟周期；
对于资料存储型闪存的首存储单元，其特征在于，还包括附加比对模块；
其中，所述附加比对模块用于比对本存储单元地址与替换存储单元地址，若比对结果匹配则将本存储单元替换为替换存储单元。
8.根据权利要求6所述的资料存储型闪存中读操作控制装置，其特征在于，所述信号转换模块根据所述读使能信号下降沿触发，得到所述读操作信号。
9.根据权利要求6所述的资料存储型闪存中读操作控制装置，其特征在于，所述地址锁存信号来自所述的资料存储型闪存内部电路。
10.根据权利要求6所述的资料存储型闪存中读操作控制装置，其特征在于，所述复位比对模块比对下一存储单元地址与对应替换存储单元地址，比对结果匹配则将所述下一存储单元替换为对应替换存储单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510405911.7A CN105097036B (zh) | 2015-07-10 | 2015-07-10 | 资料存储型闪存中读操作控制方法与装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510405911.7A CN105097036B (zh) | 2015-07-10 | 2015-07-10 | 资料存储型闪存中读操作控制方法与装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097036A CN105097036A (zh) | 2015-11-25 |
| CN105097036B true CN105097036B (zh) | 2019-11-12 |
Family
ID=54577290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510405911.7A Active CN105097036B (zh) | 2015-07-10 | 2015-07-10 | 资料存储型闪存中读操作控制方法与装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097036B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989181A (en) * | 1988-05-30 | 1991-01-29 | Nec Corporation | Serial memory device provided with high-speed address control circuit |
| CN101593551A (zh) * | 2007-12-28 | 2009-12-02 | 株式会社瑞萨科技 | 半导体器件 |
| CN102496389A (zh) * | 2011-11-30 | 2012-06-13 | 中国科学院微电子研究所 | 一种读取时序控制电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006065922A (ja) * | 2004-08-25 | 2006-03-09 | Toshiba Corp | 半導体記憶装置 |
| JP4976764B2 (ja) * | 2006-07-05 | 2012-07-18 | 株式会社東芝 | 半導体記憶装置 |
-
2015
- 2015-07-10 CN CN201510405911.7A patent/CN105097036B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989181A (en) * | 1988-05-30 | 1991-01-29 | Nec Corporation | Serial memory device provided with high-speed address control circuit |
| CN101593551A (zh) * | 2007-12-28 | 2009-12-02 | 株式会社瑞萨科技 | 半导体器件 |
| CN102496389A (zh) * | 2011-11-30 | 2012-06-13 | 中国科学院微电子研究所 | 一种读取时序控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105097036A (zh) | 2015-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104584135B (zh) | 采用目标读擦洗算法的闪存 | |
| CN102096647B (zh) | 多芯片存储器系统和相关的数据传送方法 | |
| KR101872177B1 (ko) | 지연 보상 | |
| CN107025069A (zh) | 非易失性存储器的数据路径控制 | |
| CN109328343A (zh) | 具有用以加速大数据应用的计算引擎的非易失性存储系统 | |
| TWI406130B (zh) | 資料處理系統、控制器及其搜尋特定記憶體區的方法 | |
| US20130159608A1 (en) | Bridge chipset and data storage system | |
| CN107919149A (zh) | 半导体器件 | |
| US9921763B1 (en) | Multi-bank non-volatile memory apparatus with high-speed bus | |
| CN104992724B (zh) | 资料存储型闪存中写操作控制方法与装置 | |
| CN109842412A (zh) | 时钟重定时电路 | |
| CN105097036B (zh) | 资料存储型闪存中读操作控制方法与装置 | |
| CN110265073A (zh) | 半导体器件 | |
| CN106816168A (zh) | 半导体存储器件 | |
| CN104461956A (zh) | 访问同步动态随机访问存储器的方法、装置及系统 | |
| CN104699701A (zh) | 基于敏感哈希的并行最邻近节点计算方法及分布式系统 | |
| CN108536423B (zh) | 随机数据产生电路、存储器存储装置及随机数据产生方法 | |
| CN108962322A (zh) | 使用非易失性存储器来实施非易失性计数器的方法和系统 | |
| CN101789268A (zh) | 存储器装置及其操作方法 | |
| US20160042787A1 (en) | Apparatus and method for storage device reading | |
| CN103794245B (zh) | 一种spi接口输出电路、相变存储器的读控制电路及方法 | |
| CN203773958U (zh) | 一次性编程寄存器读写装置 | |
| CN109408898A (zh) | 一种片上cam结构系统及其实现方法 | |
| CN106293530A (zh) | 一种数据写入方法和装置 | |
| Yang et al. | High performance IP lookup circuit using DDR SDRAM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
| CP03 | Change of name, title or address |