CN105094013A - 基于fpga的数据处理单元 - Google Patents

基于fpga的数据处理单元 Download PDF

Info

Publication number
CN105094013A
CN105094013A CN201510448670.4A CN201510448670A CN105094013A CN 105094013 A CN105094013 A CN 105094013A CN 201510448670 A CN201510448670 A CN 201510448670A CN 105094013 A CN105094013 A CN 105094013A
Authority
CN
China
Prior art keywords
module
fpga
aspld
corepld
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510448670.4A
Other languages
English (en)
Other versions
CN105094013B (zh
Inventor
姜群兴
王晓凯
裴宇森
司胜剑
朱怀宇
周兵
叶韬
史腾
穆铁刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Nuclear Power Automation System Engineering Co Ltd
Original Assignee
State Nuclear Power Automation System Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Nuclear Power Automation System Engineering Co Ltd filed Critical State Nuclear Power Automation System Engineering Co Ltd
Priority to CN201510448670.4A priority Critical patent/CN105094013B/zh
Publication of CN105094013A publication Critical patent/CN105094013A/zh
Application granted granted Critical
Publication of CN105094013B publication Critical patent/CN105094013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种基于FPGA的数据处理单元，涉及数据处理技术领域，所解决的是提高安全性及响应速度的技术问题。该处理单元由两个FPGA模块组成，该两个FPGA模块通过并行数据总线互联，其中的一个FPGA模块为CorePLD模块，另一个FPGA模块为ASPLD模块；CorePLD模块用于处理所有的串行通讯、输入采样、输出驱动，并采用固定的方式把数据传输给ASPLD模块；ASPLD模块用于处理具体应用，ASPLD模块从Core？PLD模块接收测量数据和背板串行消息，并基于这些信息执行逻辑或数学计算，并将处理结果发送到CorePLD模块。本发明提供的单元，特别适用于要求控制系统具有高可靠性和高安全性的应用场合。

Description

基于FPGA的数据处理单元
技术领域
本发明涉及数据处理技术，特别是涉及一种基于FPGA的数据处理单元的技术。
背景技术
典型的工业控制器采用基于微处理器的架构，需要复杂的实时操作系统和复杂的应用软件，而且嵌入式软件具有安全性低、响应速度慢及软件共模故障多的缺陷。
发明内容
针对上述现有技术中存在的缺陷，本发明所要解决的技术问题是提供一种安全性高、响应速度快的基于FPGA的数据处理单元。
为了解决上述技术问题，本发明所提供的一种基于FPGA的数据处理单元，其特征在于：该处理单元由两个FPGA模块组成，该两个FPGA模块通过并行数据总线互联，其中的一个FPGA模块为CorePLD模块，另一个FPGA模块为ASPLD模块；
CorePLD模块用于处理所有的串行通讯、输入采样、输出驱动，并采用固定的方式把数据传输给ASPLD模块；
ASPLD模块用于处理具体应用，ASPLD模块从CorePLD模块接收测量数据和背板串行消息，并基于这些信息执行逻辑或数学计算，并将处理结果发送到CorePLD模块。
本发明提供的基于FPGA的数据处理单元，采用两块FPGA模块来替代传统的微处理器及操作系统的功能，其中的一块FPGA模块实现外部接口控制与系统调度控制，另一块FPGA模块实现具体应用编程，该方法采用非微处理器的硬件，不包含嵌入式软件，具有可充分验证、高安全性、快速响应和降低软件共模故障的影响等特点，这种架构相比典型的基于微处理机架构更加安全可靠。
具体实施方式
以下结合具体实施例对本发明作进一步详细描述，但本实施例并不用于限制本发明，凡是采用本发明的相似结构及其相似变化，均应列入本发明的保护范围，本发明中的顿号均表示和的关系。
本发明实施例所提供的一种基于FPGA的数据处理单元，其特征在于：该处理单元由两个FPGA模块组成，该两个FPGA模块通过并行数据总线互联，其中的一个FPGA模块为CorePLD模块，另一个FPGA模块为ASPLD模块；
CorePLD模块处理外部接口控制及系统调度控制，为ASPLD模块提供IO接口的板级支持，CorePLD模块用于处理所有的串行通讯、输入采样、输出驱动，并采用固定的方式把数据传输给ASPLD模块，这使ASPLD模块能集中处理具体应用，而不用处理奇偶校验、波特率、路由和IO接口自检，CorePLD具有足够的通用性，可以独立于ASPLD，能得到充分的确认和验证，对于每个具体应用，ASPLD模块CI是不一样的，但是CorePLCI都是一样的；
ASPLD模块用于处理具体应用，以满足用户的需求，ASPLD模块从CorePLD模块接收测量数据和背板串行消息，并基于这些信息执行逻辑或数学计算，并将处理结果发送到CorePLD模块。
本发明实施例中，两个FPGA模块的支持电路包括挥发性存储芯片SRAM和非挥发性存储芯片NVSRAM，电源管理，复位电路和时钟产生电路。
本发明实施例中，CorePLD模块的内部可编程逻辑分为两个独立子模块，其中的一个子模块为IO_Ring子模块，另一个子模块为Core_Logic子模块；其中的IO_Ring子模块用于处理高/低信号转换、输入信号同步、三态转换及FPGA物理接口与Core_Logic子模块逻辑接口之间的数据类型转换；其中的Core_Logic子模块用于处理IO子卡控制、ASPLD接口控制、数据处理、背板接口控制、诊断维护控制、NVSRAM控制。
本发明实施例中，ASPLD模块内具有ASPLD接口控制器、诊断维护控制器、SRAM控制器、用户定义逻辑子模块；
其中，ASPLD接口控制器用于处理ASPLD模块与CorePLD模块之间的所有通信，ASPLD接口控制器发送给CorePLD模块的信息包括ASPLD状态、IO子卡输出数据、背板通信接口消息、诊断维护反馈信息、诊断维护请求信息，ASPLD接口控制器从CorePLD模块接收的信息包括CorePLD状态、IO子卡输入数据和状态、背板通信接口消息、诊断维护反馈信息、诊断维护请求信息，ASPLD接口控制器还执行位功能，以验证接口的操作和数据完整性；
其中，诊断维护控制器用于ASPLD模块的操作模式控制、初始化控制、Mictor诊断接口控制、诊断请求处理，诊断维护控制器接收并响应ASPLD接口控制器的诊断/维护请求消息，用于读/写访问SRAM的内容和ASPLD的状态和控制寄存器，诊断维护控制器也处理ASPLD模块和CorePLD模块对ASPLD中的资源的请求和响应；
其中，SRAM控制器处理ASPLD模块对外部SRAM的访问，该控制器处理所有SRAM数据访问的错误检测和校正，并定期擦除SRAM的内容来及时发现和纠正SRAM数据错误，SRAM数据接口为每字36位并行数据，连续处理的字缓存在SRAM控制器内，来提供64位的数据和8位纠错码（ECC）编码；
其中，用户定义逻辑子模块用于处理具体应用程序，用户定义函数过程的输入数据从背板串行消息或IO子卡输入，然后通过背板串行消息或IO子卡输出命令的形式输出。

Claims (1)

1.一种基于FPGA的数据处理单元，其特征在于：该处理单元由两个FPGA模块组成，该两个FPGA模块通过并行数据总线互联，其中的一个FPGA模块为CorePLD模块，另一个FPGA模块为ASPLD模块；
CorePLD模块用于处理所有的串行通讯、输入采样、输出驱动，并采用固定的方式把数据传输给ASPLD模块；
ASPLD模块用于处理具体应用，ASPLD模块从CorePLD模块接收测量数据和背板串行消息，并基于这些信息执行逻辑或数学计算，并将处理结果发送到CorePLD模块。
CN201510448670.4A 2015-07-28 2015-07-28 基于fpga的数据处理单元 Active CN105094013B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510448670.4A CN105094013B (zh) 2015-07-28 2015-07-28 基于fpga的数据处理单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510448670.4A CN105094013B (zh) 2015-07-28 2015-07-28 基于fpga的数据处理单元

Publications (2)

Publication Number Publication Date
CN105094013A true CN105094013A (zh) 2015-11-25
CN105094013B CN105094013B (zh) 2018-06-22

Family

ID=54574706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510448670.4A Active CN105094013B (zh) 2015-07-28 2015-07-28 基于fpga的数据处理单元

Country Status (1)

Country Link
CN (1) CN105094013B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110941585A (zh) * 2019-11-26 2020-03-31 国核自仪系统工程有限公司 基于fpga的数据处理系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102812797B (zh) * 2007-12-21 2010-04-14 北京理工雷科电子信息技术有限公司 一种基于fpga的通用化信号处理平台
CN201732160U (zh) * 2010-05-05 2011-02-02 北京航空航天大学 一种双接口雷达数据记录仪
CN103714024A (zh) * 2013-12-18 2014-04-09 国核自仪系统工程有限公司 一种基于SoC FPGA的多串口并行处理架构
CN103885919A (zh) * 2014-03-20 2014-06-25 北京航空航天大学 一种多dsp和fpga并行处理系统及实现方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102812797B (zh) * 2007-12-21 2010-04-14 北京理工雷科电子信息技术有限公司 一种基于fpga的通用化信号处理平台
CN201732160U (zh) * 2010-05-05 2011-02-02 北京航空航天大学 一种双接口雷达数据记录仪
CN103714024A (zh) * 2013-12-18 2014-04-09 国核自仪系统工程有限公司 一种基于SoC FPGA的多串口并行处理架构
CN103885919A (zh) * 2014-03-20 2014-06-25 北京航空航天大学 一种多dsp和fpga并行处理系统及实现方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110941585A (zh) * 2019-11-26 2020-03-31 国核自仪系统工程有限公司 基于fpga的数据处理系统
CN110941585B (zh) * 2019-11-26 2023-05-30 国核自仪系统工程有限公司 基于fpga的数据处理系统

Also Published As

Publication number Publication date
CN105094013B (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
TWI229796B (en) Method and system to implement a system event log for system manageability
US20150121166A1 (en) Ecc bypass using low latency ce correction with retry select signal
US10909818B2 (en) Method and system for controlling status indication light of PCIE hard disk drive
CN104579313A (zh) 一种基于配置帧的在轨sram型fpga故障检测与修复方法
CN103748561A (zh) 用以减少延迟并提高对主机的吞吐量的同步数据传输和错误控制
CN109324818A (zh) 虚拟化服务器上位机系统及相关升级技术
CN103927233A (zh) 多节点内存互联装置及一种大规模计算机集群
CN103885850B (zh) 存储器在线检查系统及方法
CN101499325B (zh) 一种具有可变纠错能力的非易失性存储系统及方法
CN101488369A (zh) Bch码控制器接口电路
CN105094013A (zh) 基于fpga的数据处理单元
CN105511982A (zh) 一种容忍dram颗粒失效的内存存取方法
CN203858630U (zh) Pcie接口切换装置
CN101916213A (zh) 基于arm处理器的空间防护装置及方法
CN103399807B (zh) 一种用于三模冗余计算机的动态现场自主恢复方法
US20240004791A1 (en) Controller cache architeture
US10162701B2 (en) MCU with processor-independent memory fault detection
CN100468364C (zh) 存储器存取系统与其存储器存取方法
CN111651118B (zh) 存储器系统、控制方法和控制装置
TWI587295B (zh) 硬碟重置裝置
US20240126441A1 (en) Controller architecture for reliability, availability, serviceability access
CN108197365A (zh) 基于PowerPC处理器的高性能数据处理单元电路
CN105354158A (zh) 一种基于存储卡的数据烧录方法和装置
CN203233430U (zh) 现场总线实时故障诊断装置
CN115904797B (zh) 基于现场可编程门阵列的cpu内存诊断方法、系统和设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant