CN100468364C - 存储器存取系统与其存储器存取方法 - Google Patents

存储器存取系统与其存储器存取方法 Download PDF

Info

Publication number
CN100468364C
CN100468364C CNB2007100877954A CN200710087795A CN100468364C CN 100468364 C CN100468364 C CN 100468364C CN B2007100877954 A CNB2007100877954 A CN B2007100877954A CN 200710087795 A CN200710087795 A CN 200710087795A CN 100468364 C CN100468364 C CN 100468364C
Authority
CN
China
Prior art keywords
described
address
bios
output system
flash
Prior art date
Application number
CNB2007100877954A
Other languages
English (en)
Other versions
CN101021815A (zh
Inventor
钟健平
陈林鸿
Original Assignee
威盛电子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 威盛电子股份有限公司 filed Critical 威盛电子股份有限公司
Priority to CNB2007100877954A priority Critical patent/CN100468364C/zh
Publication of CN101021815A publication Critical patent/CN101021815A/zh
Application granted granted Critical
Publication of CN100468364C publication Critical patent/CN100468364C/zh

Links

Abstract

一种存储器存取系统,用以存取基本输入输出系统(BIOS)程序,包括闪存、中央处理器、周边组件连结接口(PCI)从属端、地址转换单元与闪存控制器。闪存储存BIOS程序的数个BIOS数据。每个BIOS数据对应一预设BIOS地址。每个BIOS数据位于一闪存型BIOS地址。中央处理器发出BIOS存取指令。BIOS存取指令对应预设BIOS地址其中的一预设目标地址。PCI从属端解译BIOS存取指令后,地址转换单元转换预设目标地址为闪存型目标地址。闪存型目标地址为闪存型BIOS地址之一。闪存控制器据以存取位于闪存型目标地址的BIOS数据。

Description

存储器存取系统与其存储器存取方法

技术领域

本发明涉及一种存储器存取系统,特别是涉及一种用以存取基本输入输 出系统程序的存储器存取系统。

背景技术

图1是用以存取基本输入输出系统(Basic input and output system, BIOS ) 程序的传统存储器存取系统100的方块图。存储器存取系统100包括一中央 处理器110、 一周边组件连结4妄口 ( Peripheral component interconnect, PCI) 从属端120与一电可擦除只读存储器(Electrically Erasable Programmable Read-Only Memory, EEPROM) 130。存储器存取系统100用以存取电可擦 除只读存储器130内的BIOS系统程序。中央处理器IIO发出一BIOS存取 指令,BIOS存取指令对应一预设BIOS地址。此预设BIOS地址是在中央处 理器预设的BIOS程序存取地址范围内。例如,当中央处理器为支持32位寻 址范围、BIOS程序的大小为512K字节时,预设BIOS地址介于OxFFFFFFFF 与0xFFF80000 ( OxFFFFFFFF减去512K力Q 1 )之间。举例来说,当中央处 理器110发出预设BIOS地址为0xFFFFFFF0的BIOS存取指令,PCI从属端 120解译此BIOS存取指令,以存取电可擦除只读存储器130中,位于预设 BIOS地址0xFFFFFFF0的数据。然而,电可擦除存储器的制造成本太高, 存取速度太慢。因此,如何节省上述存储器存取系统的成本与增加存取速度, 是业界致力的目标。

发明内容

本发明是有关于一种存储器存取系统,以闪存来储存BIOS程序,取代 了传统存储器存取系统所使用的电可擦除只读存储器,可节省电可擦除只读 存储器的昂贵成本。

根据本发明(的第一方面),提出一种存储器存取系统,用以存取一基 本输入输出系统(Basic input and output system, BIOS )程序。本发明的存

储器存取系统包括一闪存、 一中央处理器、 一周边组件连结接口 (Peripheral component interconnect, PCI)从属端(Slave)、 一地址转换单元与一闪存控 制器。闪存用以储存BIOS程序的数个BIOS数据。每个BIOS数据对应一 预设BIOS地址。每个BIOS数据位于一闪存型BIOS地址。中央处理器用 以发出一 BIOS存取指令。BIOS存取指令对应预设BIOS地址的一预设目标 地址。PCI从属端用以解译BIOS存取指令。地址转换单元用以接收由PCI 从属端传送而来的BIOS存取指令,将预设目标地址,转换为相对应的一闪 存型目标地址。闪存型目标地址为闪存型BIOS地址之一。闪存控制器接收 由地址转换单元传送而来的BIOS存取指令,并据以存取位于闪存型目标地 址的BIOS数据。

根据本发明(的第一方面),提出一种存储器存取方法,用以存取一闪 存中的一BIOS程序。BIOS程序包括数个BIOS数据。每个BIOS数据对应 一预设BIOS地址。每个BIOS数据位于一闪存型BIOS地址。存储器存取 方法包括:首先,发出一BIOS存取指令。BIOS存取指令对应预设BIOS地 址的一预设目标地址。接着,解译BIOS存取指令。之后,将预设目标地址 转换为相对应的一 闪存型目标地址。闪存型目标地址为上述闪存型BIOS地 址之一。之后,存取位于闪存中,闪存型目标地址的BIOS数据。

为使本发明的上述内容能更明显易懂,下文特举一较佳实施例,并结合 附图详细说明如下。

附图说明

图1是用以存取基本输入输出系统(Basic input and output system, BIOS) 程序的传统存储器存取系统100的方块图。

图2示出了依照本发明实施例的存储器存取系统200的方块图。

图3示出了本发明实施例的存储器存取系统所使用的地址映像表的一例。

图4示出了本发明实施例的存储器存取方法。

附图符号说明

110、 210:中央处理器

120、 220:周边组件连结接口 ( Peripheral component interconnect, PCI)

从属端

130:电可4察除只读存4诸器(Electrically Erasable Programmable Read-Only

Memory, EEPROM) 230:地址转换单元 231:寄存器 240:闪存控制器 250:闪存

具体实施方式

请参照图2,其示出了依照本发明实施例的存储器存取系统200的方块 图。存储器存取系统200用以存取一基本输入输出系统(Basic input and output system, BIOS)程序。存储器存取系统200包括中央处理器210、周边组件 连结接口 (Peripheral component interconnect, PCI)从属端(Slave) 220、 地址转换单元230、闪存控制器240、与闪存250。

闪存250用以储存BIOS程序的数个BIOS数据。每个BIOS数据对应 一预设BIOS地址,且每个BIOS数据位于一闪存型BIOS地址。中央处理 器210用以发出一 BIOS存取指令。BIOS存取指令对应一预设目标地址。 预设目标地址为上述预设BIOS地址其中之一。

PCI从属端220用以解译BIOS存取指令。将BIOS存取指令解译为适 于地址控制器230的格式。地址转换单元230即接收由PCI从属端220传送 而来的BIOS存取指令,将对应BIOS存取指令的预设目标地址,转换为相 对应的一闪存型目标地址。闪存型目标地址为闪存型BIOS地址其中之一。

闪存控制器240,接收由地址转换单元240传送而来的BIOS存取指令, 并据以存取位于闪存250中,闪存型目标地址的BIOS数据。

在本发明实施例中,BIOS程序的大小是以512千字节(KB)为例。 在本发明实施例中,BIOS程序包括4个数据区段Bl至B4。每个数据区段 的大小为128 KB,分别包括部分的BIOS数据。

存储器区块Ml为闪存250出厂时保证正确的存储器区块。BIOS程序的数 据区段Bl为BIOS程序的初始执行之处。藉由将数据区段Bl储存于闪存 250的存储器区块Ml,如此一来,即可确保BIOS程序得以正确地开始执行。

在本发明实施例中,中央处理器210是以寻址范围为32位为例。亦即, 中央处理器210所发出的BIOS存取指令的预设目标地址即介于 OxFFFFFFFFh与0xFFF80000h (OxFFFFFFFFh减去BIOS程序的大小,即 512K,再加上1)之间。

在本发明实施例中,数据区段Bl中的BIOS数据所对应的预设BIOS 地址为OxFFFFFFFFh至0xFFFE0000h。当中央处理器210欲存取数据区段 Bl中的一BIOS数据时,中央处理器210所发出的BIOS存取指令的预设目 标地址介于OxFFFFFFFFh至OxFFFEOOOOh。

数据区段Bl中,对应预设BIOS地址OxFFFFFFFFh至OxFFFEOOOOh的 BIOS数据分别储存于闪存250中闪存型BIOS地址为OxOOOlFFFFh至 0x00000000h的存储器区块Ml,即闪存250出厂时保证正确的存储器区块。

举例来说,对于预设BIOS地址为0xFFFFFFF0h的BIOS数据,储存于 闪存250中的闪存型BIOS地址0x0001FFF0h。

以中央处理器210发出初始执行BIOS程序的BIOS存取指令为例,说 明本发明实施例的存储器存取系统200的存储器存取动作。此BIOS存取指 令所对应的预设目标地址例如为预设BIOS地址0xFFFFFFF0h。

中央处理器210发出预设目标地址为0xFFFFFFF0h的BIOS存取指令 后,PCI从属端220解译此BIOS存取指令。地址转换器230接收BIOS存 取指令后,将预设目标地址0xFFFFFFF0h转换成对应的闪存型目标地址 0x0001FFF0h,并传送BIOS存取指令至闪存控制器240。闪存控制器240 据以存取位于闪存型目标地址0x0001FFF0h的BIOS数据,将其传回至中夹 处理器210。

BIOS程序包括一地址映像表。此地址映像表储存于闪存250中,存储 器区块M1以外的存储器区块内。此地址映像表记录预设BIOS地址与闪存 型BIOS地址的映像关系。地址转换单元230还包括一寄存器231,用以暂 存此地址映像表。地址转换单元230将此地址映像表暂存至寄存器231,并 依据此地址映像表,将预设目标地址转换为对应的闪存型目标地址。

图3示出了本发明实施例的存储器存取系统所使用的地址映像表的一 例。图3的地址映像表300记录数据区段B2、 B3、 B4的BIOS数据所对应 的预设BIOS地址与所位于的闪存型BIOS地址对应关系。例如,数据区段 B2的BIOS数据所对应的预设BIOS地址为0xFFFDFFFFh至0xFFFC0000h,

分别对应至闪存型BIOS地址0x0003FFFFFh至0x00020000h。亦即,数据

据分别储存于闪存250中存储器区块M2的地址0x0003FFFFFh至 0x00020000h。其余数据区段和存储器区块的映像关系均与前述雷同,于此 不再赘述。

若BIOS存取指令所对应的预设目标地址,在数据区段B2至B4之一的 BIOS数据的预设BIOS地址的范围内,则地址转换单元230参考地址映像 表300,得到对应预设目标地址的闪存型目标地址。

举例来说,当地址转换单元230接收预设目标地址为0xFFFDFFFFh的 BIOS存取指令,即对应数据区段B2内的BIOS数据的BIOS存取指令,地 址转换单元230参考地址映像表300,得到对应的闪存型目标地址为 0x0003FFFFh。

用以初始执行BIOS程序的数据区段Bl预设地储存于闪存250的存储 器区块M1,以确保BIOS程序得以正确地开始执行。因此,在本发明实施 例中,地址映像表300并不包括数据区段Bl的BIOS数据的预设BIOS地址 与闪存型BIOS地址的对应关系。因此,若BIOS存取指令的预设目标地址 落于数据区段Bl的BIOS数据所对应的预设BIOS地址的范围内,则地址转

过地址映像表300来进行地址转换。

现在说明地址转换单元230将地址映像表300暂存于寄存器231的动作。 数据区段Bl包括一映像表地址,对应地址映像表300。在中央处理器210 初始执行BIOS程序的阶段,亦即在存取数据区段B1的BIOS数据的阶段时, 地址转换单元230参考此映像表地址,将地址映像表300暂存至寄存器231。 如此一来,当中央处理器210发出BIOS存取指令,来存取数据区段B2至 B4中的BIOS数据时,地址转换单元230得以依据地址映^象表300,将BIOS 存取指令的预设目标地址,转换为对应的闪存型目标地址。

由上述可知,在中央处理器210初始执行BIOS程序时,亦即存取数据 区段B1中的BIOS数据时,地址转换单元230不需地址映像表300,即可进 行地址转换的动作。而在中央处理器210存取数据区段B2至B4内的BIOS 数据之前,地址转换单元230即将地址映像表300暂存至寄存器231。如此, 之后在存取数据区段B2至B4内的BIOS数据时,地址转换单元230得以依

据地址映像表300,顺利进行地址转换的动作。

在本发明实施例中,闪存250以与非门(NAND)闪存为例。 一般来说, 由于NAND闪存的特性,NAND闪存的每个存储器区块在反复写入十万次 后,可能有损坏的可能。在本发明实施例中,闪存控制器230还应用错误校 正码(Error correction code, ECC)来检测有无损坏存储器区块。若检测出有损 坏存储器区块,闪存控制器240会修正存于此损坏存储器区块内的BIOS数

据,并将BIOS数据移至正常的存储器区块,且将此损坏的存储器区块非致

6匕 叱。

此外,闪存控制器240亦对应更新地址映像表300,使得中央处理器210 得以正确地存取上述数据区段内的BIOS数据。举例来说,若检测出存储器 区块M4为损坏存储器区块,闪存控制器240即修正数据区段B4的BIOS 数据,并将数据区段B4的BIOS数据移至其它未使用的存储器区块,例如 是另一存储器区块M5。此存储器区块M5的闪存型BIOS地址的范围例如 是0x000BFFFFh至0x000A0000h。闪存控制器240将H据区,殳B4中,对应 预设BIOS地址0xFFFDFFFFh至0xFFFC0000h的BIOS数据分别储存于存

器240并对应更改地址映像表300。

类似地,若储存地址映像表300的存储器区块为损坏存储器区块,则闪 存控制器240即将地址映像表300移至其它未使用的正常存储器区块。且存 储器控制器230并对应更新映像表地址为上述正常存储器区块对应的闪存型 BIOS地址。

现在说明本发明实施例的存储器存取系统200的优点。数据区段B1为 BIOS程序初始执行之处,为最重要的数据区段。因此将数据区段B1存于闪 存出厂时保证正确的存储器区块Ml,可确保BIOS程序得以顺地执行。

另外,由于存储器区块M1在重复写入十万次后仍有损坏的可能,因此 需降低写入存储器区块M1的次数,以确保存储器区块M1的正确性。在本 发明实施例中,由于地址映像表300存于存储器区块B1以外的存储器区块, 因此,当有损坏存储器区块,需更新地址映像表300时,仅需写入地址映像 表300所在的存储器区块即可,而不会影响存储器区块M1 。

对应地址映像表300的映像表地址储存于存储器区块M1。因此,若地 址映像表300所在的存储器区块在重复写入十万次后损坏,仅需写入存储器

区块M1—次,以更新映像表地址。由上述可知,本发明实施例的存储器存

取系统200,将地址映像表300存于存储器区块M1以外的存储器区块,并 将对应地址映像表300的映像表地址存于存储器区块Ml,可大幅降低存储 器区块M1被重复写入的机会。因此,本发明实施例的存储器存取系统的寿 命因而大大延长。

为例。实际应用上,仅数据区段Bl必定存于存储器区块Ml,而数据区段 B2至B4并不限于存于存储器区块M2至M4中,亦可存于闪存250中其它 存储器区块。

本发明实施例中,BIOS程序是以包括4个数据区段,每个数据区段为 128KB为例。实际应用上BIOS程序的大小与所包含的数据区段个数并不限 于此。

图4示出了本发明实施例的存储器存取方法,用于上述存储器存取系统 200,用以存取闪存250中的BIOS程序。请参考图4。在步骤410中,发出 一BIOS存取指令。BIOS存取指令对应一预设目标地址。之后,在步骤420 中,解译BIOS存取指令。接着,在步骤430中,将预设目标地址,转换为 相对应的一闪存型目标地址。之后,在步骤440中,存取位于闪存250中, 闪存型目标地址的BIOS数据。

本发明实施例的存储器存取系统,以闪存来储存BIOS程序,取代了传 统存储器存取系统所使用的电可擦除只读存储器,可节省电可擦除只读存储 器的昂贵成本。本发明实施例的存储器存取系统,沿用传统所使用的中央处 理器,将中央处理器所发出的BIOS存取指令所对应的预设BIOS地址转为 闪存型BIOS地址。在不需置换传统所使用的中央处理器之前提下,达成存 取闪存内的BIOS程序的功效。因此,本发明实施例的存储器存取系统达到 节省成本,并延长产品寿命的效果。

综上所述,虽然本发明已以一较佳实施例披露如上,然其并非用以限定 本发明。本发明所属技术领域的技术人员,在不脱离本发明的精神和范围的 前提下,可作各种的更动与润饰。因此,本发明的保护范围以本发明的权利 要求为准。

Claims (12)

1. 一种存储器存取系统,用以存取一基本输入输出系统程序,所述存储器存取系统包括:一闪存,用以储存所述基本输入输出系统程序的多个基本输入输出系统数据,每个所述基本输入输出系统数据对应一预设基本输入输出系统地址,每个所述基本输入输出系统数据位于一闪存型基本输入输出系统地址;一中央处理器,用以发出一基本输入输出系统存取指令,所述基本输入输出系统存取指令对应所述预设基本输入输出系统地址的一预设目标地址;一周边组件连结接口从属端,用以解译所述基本输入输出系统存取指令;一地址转换单元,用以接收由所述周边组件连结接口从属端传送而来的所述基本输入输出系统存取指令,将所述预设目标地址,转换为相对应的一闪存型目标地址,所述闪存型目标地址为所述闪存型基本输入输出系统地址之一;以及一闪存控制器,接收由所述地址转换单元传送而来的所述基本输入输出系统存取指令,并据以存取位于所述闪存型目标地址的基本输入输出系统数据。
2. 如权利要求1所述的存储器存取系统,其中,所述基本输入输出系统 程序包括多个数据区段,每个所述数据区段包括部分所述基本输入输出系统 数据;所述闪存包括多个存储器区块,分别储存所述数据区段;所述数据区 段的一第1个数据区段为所迷基本输入输出系统程序的初始执行之处,所述 存储器区块的一第1个存储器区块为所述闪存出厂时保证正确的存储器区 块。
3. 如权利要求2所述的存储器存取系统,其中,所述基本输入输出系统 程序还包括一地址映像表,所述地址映像表记录所述预设基本输入输出系统 地址与所述闪存型基本输入输出系统地址的对应关系,所述地址转换单元还 包括一寄存器;其中,所述地址转换单元将所述地址映像表暂存至所述寄存器中,并依 据所述地址映像表,将所述预设目标地址转换为所述闪存型目标地址。
4. 如权利要求3所述的存储器存取系统,其中,所述地址映像表记录所 述存储器区块的一第2至第N个存储器区块中,所述基本输入输出系统数据 所对应的所述预设基本输入输出系统地址与所位于的所述闪存型基本输入 输出系统地址的对应关系,若所述预设目标地址位于所述第2至第N个数据 区段之一的所述基本输入输出系统数据的预设基本输入输出系统地址的范 围内,则所述地址转换单元依据所述地址映像表,将所迷预设目标地址转换 为所述闪存型目标地址。
5. 如权利要求3所述的存储器存取系统,其中,所述第1个数据区段包 括所述地址映像表所对应的一映像表地址,所述地址转换单元由所述第1个 存储器区块取得所述映像表地址,并参考所述映像表地址,取得所述地址映 像表,并将所述地址映像表暂存至所述寄存器。
6. 如权利要求5所述的存储器存取系统,其中,所迷闪存控制器还用以 检测并校正所述闪存,若存放所述地址映像表的存储器区块为一坏损存储器 区块,所述闪存控制器还校正所述地址映像表,并将所述地址映像表存于所 述闪存的另 一存储器区块,并对应更新所述地址映像表的所述映像表地址。
7. 如权利要求3所述的存储器存取系统,所述闪存控制器还用以检测并 校正所述闪存,若所述存储器区块的一第2至第N个存储器区块之一为一坏 损存储器区块,所述闪存控制器校正原本存于所述坏损存储器区块的数据区 段,并将其存于所述闪存的另一存储器区块,并对应更新所述地址映像表。
8. 如权利要求3所述的存储器存取系统,其中,所述地址映像表存放在 所述存储器区块的一第2至第N个存储器区块之一中。
9. 一种存储器存取方法,用以存取一闪存中的一基本输入输出系统程 序,所述基本输入输出系统程序包括多个基本输入输出系统数据,每个所述 基本输入输出系统数据对应 一预设基本输入输出系统地址,每个所述基本输 入输出系统数据位于一闪存型基本输入输出系统地址,所述存储器存取方法 包括:发出 一基本输入输出系统存取指令,所述基本输入输出系统存取指令对 应所述预设基本输入输出系统地址的一预设目标地址; 解译所述基本输入输出系统存取指令;将所述预设目标地址,转换为相对应的一闪存型目标地址,所述闪存型 目标地址为所述闪存型基本输入输出系统地址之一;存取位于所述闪存中,所述闪存型目标地址的基本输入输出系统数据。
10. 如权利要求9所述的存储器存取方法,其中,在所述转换地址的步 骤中,依据一地址映像表,将所述预设目标地址,转换为相对应的所述闪存 型目标地址;其中,所述地址映像表记录所述预设基本输入输出系统地址与 所述闪存型基本输入输出系统地址的对应关系。
11. 如权利要求IO所述的存储器存取方法,其中,所述基本输入输出系 统程序包括多个数据区段,每个所述数据区段包括部分所述基本输入输出系 统数据;所述闪存包括多个存储器区块,分别储存所述数据区段;所述数据 区段的一第1个数据区段为所述基本输入输出系统程序的初始执行之处,所 述存储器区块的一第l个存储器区块为所述闪存出厂时保证正确的存储器区 块。
12. 如权利要求11所述的存储器存取方法,其中,所述地址映像表记录 所述存储器区块的一第2至第N个存储器区块中,所述基本输入输出系统数 据所对应的所述预设基本输入输出系统地址与所位于的所述闪存型基本输 入输出系统地址的对应关系,而在转换地址的步骤中,若所述预设目标地址 位于所述第2至第N个数据区段之一的所述基本输入输出系统数据的预设基 本输入输出系统地址的范围内,则依据所述地址映像表,将所述预设目标地 址转换为所述闪存型目标地址。
CNB2007100877954A 2007-03-19 2007-03-19 存储器存取系统与其存储器存取方法 CN100468364C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007100877954A CN100468364C (zh) 2007-03-19 2007-03-19 存储器存取系统与其存储器存取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007100877954A CN100468364C (zh) 2007-03-19 2007-03-19 存储器存取系统与其存储器存取方法

Publications (2)

Publication Number Publication Date
CN101021815A CN101021815A (zh) 2007-08-22
CN100468364C true CN100468364C (zh) 2009-03-11

Family

ID=38709588

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100877954A CN100468364C (zh) 2007-03-19 2007-03-19 存储器存取系统与其存储器存取方法

Country Status (1)

Country Link
CN (1) CN100468364C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101576817B (zh) * 2008-05-09 2012-08-08 华为技术有限公司 处理器系统及其工作方法
CN102708083B (zh) * 2012-05-16 2015-03-25 昆山三泰新电子科技有限公司 可分配低阶输入输出端口其接口地址的pci接口装置
CN104317750B (zh) * 2014-10-23 2018-01-05 山西达鑫核科技有限公司 一种可自主堆叠连接的存储介质结构

Also Published As

Publication number Publication date
CN101021815A (zh) 2007-08-22

Similar Documents

Publication Publication Date Title
US10296217B2 (en) Techniques to configure a solid state drive to operate in a storage mode or a memory mode
US9329948B2 (en) Measuring cell damage for wear leveling in a non-volatile memory
US9467512B2 (en) Techniques for remote client access to a storage medium coupled with a server
US10025747B2 (en) I/O channel scrambling/ECC disassociated communication protocol
US20150242268A1 (en) Periodically updating a log likelihood ratio (llr) table in a flash memory controller
US9083548B2 (en) Apparatus and methods to communicatively couple field devices to controllers in a process control system
US9817749B2 (en) Apparatus and method of offloading processing from a data storage device to a host device
KR101931297B1 (ko) 메타데이터 관리를 갖는 적층형 메모리 디바이스
US6907494B2 (en) Method and system of managing virtualized physical memory in a memory controller and processor system
US9372750B2 (en) Method and apparatus for non-volatile RAM error re-mapping
US20140149706A1 (en) Storage device and data transfering method thereof
US9430305B2 (en) Server system
US8386699B2 (en) Method for giving program commands to flash memory for writing data according to a sequence, and controller and storage system using the same
US20140108869A1 (en) DMA Integrity Checker
KR20150112778A (ko) 하나의 아키텍처의 코드 모듈이 다른 아키텍처의 라이브러리 모듈을 사용할 수 있게 하는 아키텍처 간 호환성 모듈
CN103930878B (zh) 用于存储器验证的方法、装置及系统
TW486668B (en) A single-chip data processing apparatus incorporating an electrically rewritable nonvolatile memory and method of operating the same
US20090077306A1 (en) Optimizing memory operations in an electronic storage device
US7916553B2 (en) Memory system and method having volatile and non-volatile memory devices at same hierarchical level
EP2048579B1 (en) System and method for managing memory errors in an information handling system
TW201324154A (zh) 記憶體儲存系統及其中控裝置、管理方法與斷電復原方法
CN103995784B (zh) 快闪存储器控制器与存储装置以及快闪存储器控制方法
DE102015115533A1 (de) Kontrollstrategie für eine Laufwerksanordnung
JP4660621B1 (ja) 情報処理装置およびメモリ制御方法
US9582428B2 (en) Multi-core programming apparatus and method for restoring data arrays following a power gating event

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant