CN105075111A - 用于包络跟踪的放大器拓扑 - Google Patents

用于包络跟踪的放大器拓扑 Download PDF

Info

Publication number
CN105075111A
CN105075111A CN201480010667.8A CN201480010667A CN105075111A CN 105075111 A CN105075111 A CN 105075111A CN 201480010667 A CN201480010667 A CN 201480010667A CN 105075111 A CN105075111 A CN 105075111A
Authority
CN
China
Prior art keywords
envelope signal
envelope
bias voltage
signal
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480010667.8A
Other languages
English (en)
Inventor
文森特·克诺皮克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST Ericsson SA
Original Assignee
ST Ericsson SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST Ericsson SA filed Critical ST Ericsson SA
Publication of CN105075111A publication Critical patent/CN105075111A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216Continuous control
    • H03F1/0222Continuous control by using a signal derived from the input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/102A non-specified detector of a signal envelope being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/108A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/15Indexing scheme relating to amplifiers the supply or bias voltage or current at the drain side of a FET being continuously controlled by a controlling signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/18Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种放大器(100)包括用于接收输入信号的输入端口(102)、用于接收表示输入信号的包络的包络信号的包络端口(104)。放大器具有第一晶体管(M1)和第二晶体管(M2)。第一偏置电路(120)连接到包络端口(104)并且布置成产生取决于包络信号的第一偏置电压。加法级(140)连接到用于接收输入信号的输入端口(102)、连接到用于接收第一偏置电压的第一偏置电路(120)、连接到第一晶体管(M1)的栅极(g)。第二偏置电路(130)连接在包络端口(104)和第二晶体管(M2)的栅极(g2)之间,并且布置成产生取决于包络信号的第二偏置电压。

Description

用于包络跟踪的放大器拓扑
技术领域
本公开涉及一种放大器、包括放大器的电子装置以及一种放大方法。
背景技术
无线电技术的进步已经引起了将不同的电路集成到芯片上的单一系统中的较高级别的电路集成的需求。例如,射频(RadioFrequency,RF)前端可以包括功率放大器、低噪声放大器和开关。在互补金属氧化硅(ComplementaryMetalOxideSilicon,CMOS)技术中,功率放大器的集成可以实现低成本,但是,对于RF使用,要求这种功率放大器在高频率下维持高功率输出。理想地,功率放大器应当将高功率与高效率结合,但在放大器以低功率运行时不降低效率。一种已知的解决方案基于带有功率调节(例如包络跟踪)的高效率功率晶体管的使用。
参照图1,不带有包络跟踪的基本放大器10具有晶体管12,该晶体管12的栅极通过第一电容器13连接到信号源11。晶体管12的漏极通过电感器15连接到处于恒定的供给电压Vdd的电压供给节点14。负载17通过第二电容器16连接到晶体管12的漏极。图3的曲线图(a)示出了在晶体管12的漏极处的放大信号。由于电感器15,漏极具有在0和大约2Vdd之间摆动的电压。在图3中,在放大信号和恒定电压2Vdd之间的区域表示未使用的电力,该未使用的电力没有被传输到负载17,而是被消耗为热量,从而导致低效率。在图3中未示出晶体管12的栅极的偏置。
参照图2,包括包络跟踪的放大器20具有与图1的基本放大器相同的器件,这些器件以相同的方式连接,除了电压供给节点14处于非恒定的供给电压Vevn,而非处于恒定的供给电压Vdd,以及放大器20包括连接在信号源11和电压供给节点14之间的包络跟踪级(ENV)18。包络跟踪级18产生非恒定的供给电压Venv,非恒定的供给电压Venv跟踪信号源11传输的信号的包络,非恒定的供给电压Venv具有最大值Vdd。因此,非恒定的供给电压Venv可以被称为包络信号Venv。图3的曲线图(b)示出了在放大器20的晶体管12的漏极处的放大信号,该放大信号与图3的曲线图(a)相比未发生变化,并且由于电感器15,该放大信号具有大约2Venv的幅度且可以达到大约2Vdd的最大值。图3的曲线图(b)还示出了非恒定的供给电压Venv的两倍。由放大信号和非恒定的供给电压Venv的两倍之间的区域表示只被消耗的电力。可以看出,与图3的曲线图(a)相比,包络跟踪提高了功率效率且减少了热量消耗。
存在对于改进的放大器和放大方法的需求。
发明内容
根据第一方面,提供了一种放大器,该放大器包括:
用于接收输入信号的输入端口、用于接收表示所述输入信号的包络的包络信号的包络端口、以及用于传输放大信号的输出端口;
第一晶体管和第二晶体管,其中,所述第一晶体管的漏极连接到所述第二晶体管的源极,并且所述第二晶体管的漏极连接到所述输出端口;
电感元件,所述电感元件连接在所述包络端口和所述第二晶体管的所述漏极之间;
第一偏置电路,所述第一偏置电路连接到所述包络端口并且布置成产生取决于所述包络信号的第一偏置电压;
加法级,所述加法级连接到用于接收所述输入信号的所述输入端口,连接到用于接收所述第一偏置电压的所述第一偏置电路,连接到所述第一晶体管的栅极,并且布置成将所述输入信号和所述第一偏置电压的总和传输到所述第一晶体管的所述栅极;
第二偏置电路,所述第二偏置电路连接在所述包络端口和所述第二晶体管的栅极之间,并且布置成产生取决于所述包络信号的第二偏置电压以及将所述第二偏置电压传输到所述第二晶体管的栅极。
根据第二方面,提供一种放大方法,该放大方法包括:
提供第一晶体管和第二晶体管,其中,所述第一晶体管的漏极连接到所述第二晶体管的源极,并且所述第二晶体管的漏极连接到输出端口;
提供电感元件,所述电感元件连接在包络端口和所述第二晶体管的漏极之间;
接收输入信号;
在所述包络端口处接收表示所述输入信号的包络的包络信号;
产生取决于所述包络信号的第一偏置电压;
将所述第一偏置电压和所述输入信号的总和传输到所述第一晶体管的栅极;
产生取决于所述包络信号的第二偏置电压,并将所述第二偏置电压传输到所述第二晶体管的栅极;和
在所述输出端口处传输放大信号。
通过采用级联晶体管用于包络跟踪,放大器可以实现在输出端处具有增大的电压范围,且具有高功率效率。级联晶体管的使用也可以实现在放大器的输出端和输入端之间具有增大的绝缘性,从而提高了稳定性并减小了负载阻抗的变化对输入阻抗的影响,从而实现改进的线性度。通过控制施加到每个晶体管的栅极、取决于包络信号的偏置电压,使得偏置电压可以跟踪包络信号,当输入功率级改变时,放大器的增益具有减小的变化。
在包络信号的值的一个范围内,第一偏置电压可以取决于包络信号,并且在包络信号的值的该范围之外,第一偏置电压可以独立于包络信号。因此,当包络信号在包络信号的值的该范围之外时,用于控制取决于包络信号的第一偏置电压的电路可以被禁用,从而降低功率消耗。
第一偏置电压取决于包络信号的包络信号的值的范围可以对应于具有小于阈值的值的包络信号,并且,响应于具有大于阈值的值的包络信号,第一偏置电压可以是恒定的。因此,当包络信号大于阈值时,用于控制取决于包络信号的第一偏置电压的电路可以被禁用,从而降低功率消耗。然而,由于在包络信号的高值下,当输入功率改变时增益的变化可以相对较低,因此可以提供低的增益变化。
取决于包络信号的第一偏置电压和第二偏置电压可以分别是包络信号的仿射函数。这实现了对第一偏置电压和第二偏置电压的低复杂度的控制。
取决于包络信号的第一偏置电压Vbias1可以通过Vbias1=S1.Venv+Vbias1_0与包络信号相关,并且第二偏置电压Vbias2可以通过Vbias2=S2.Venv+Vbias2_0与包络信号相关,其中,Venv是包络信号,S1是第一常数,Vbias1_0是第一静态电压,S2是第二常数以及Vbias2_0是第二静态电压。第一偏置电压和包络信号之间以及第二偏置电压和包络信号之间的这种关系是线性的,并且可以低复杂度地来实现。
第一偏置电路可以包括第一分压器,该第一分压器布置成通过分割包络信号产生第一分割包络信号S1.Venv,并且第二偏置电路包括第二分压器,该第二分压器布置成通过分割包络信号产生第二分割包络信号S2.Venv。同样地,在放大方法中,产生取决于包络信号的第一偏置电压可以包括通过分割包络信号产生第一分割包络信号S1.Venv,并且产生取决于包络信号的第二偏置电压可以包括通过分割包络信号产生第二分割包络信号Ss.Venv。这种分压器和分割方式可以低复杂度来实现。
第一分压器可以包括具有可变电阻、用于建立第一常数的第一电阻元件,并且第二分压器可以包括具有可变电阻、用于建立第二常数的第二电阻元件。该特征实现了校正放大器的简单的方法。
第一偏置电路和第二偏置电路可以布置成通过向第一静态电压和第二静态电压以及第一常数和第二常数赋值产生第一偏置电压和第二偏置电压,使得在没有输入信号时,响应于包络信号在放大器或第一晶体管和第二晶体管的最大运行范围内的变化,由放大器或由第一晶体管和第二晶体管引入的电流改变小于10%。同样地,放大方法可以包括通过向第一静态电压和第二静态电压以及第一常数和第二常数赋值产生第一偏置电压和第二偏置电压,使得在没有输入信号时,响应于包络信号在第一晶体管和第二晶体管的最大运行范围内的变化,由第一晶体管和第二晶体管引入的电流改变不到10%。这实现在低功率级下保持基本恒定的增益,尽管输入信号的功率发生变化。
放大器可以包括布置成响应于输入信号而产生包络信号的包络跟踪级。然而,这不是必需的,并且可替选地,可以在放大器的外部产生包络信号。同样地,放大方法可以包括响应于输入信号而产生包络信号。然而,这不是必需的,并且可替选地,可以在放大方法之外产生包络信号。
包络跟踪级可以布置成产生包络信号,该包络信号量化为具有比输入信号的包络更小的值。同样地,放大方法可以包括产生包络信号,该包络信号量化为具有比输入信号的包络更小的值。该特征可以减少处理和功率消耗。
还提供了一种包含根据第一方面的放大器的电子装置。
附图说明
现在将参考附图仅通过示例的方式描述优选的实施方式,其中:
图1是现有技术的放大器的示意图;
图2是带有包络跟踪的现有技术的放大器的示意图;
图3示出现有技术的放大器的功率效率;
图4是现有技术的放大器的增益和输出功率的曲线图;
图5是现有技术的放大器的功率附加效率的曲线图;
图6是根据本公开的放大器的第一实施方式;
图7示出对于包络信号的不同值的负载线;
图8是根据本公开的对于带有跟踪偏置电压的放大器的作为输入功率的函数的增益和输出功率的曲线图;
图9是不带有跟踪偏置电压的情况下的作为输入功率的函数的增益和输出功率的曲线图;
图10是作为输出功率的函数的电流的曲线图;
图11是示出输入阻抗的史密斯(Smith)圆图;
图12是罗列特(Rollet)稳定因数的曲线图;
图13是作为频率的函数的小的信号增益的曲线图;
图14是放大方法的流程图;
图15是校准放大器的方法的流程图;
图16是根据本公开的放大器的第二实施方式;以及
图17是包括放大器的电子装置的示意框图。
具体实施方式
出于识别根据本公开的放大器和放大方法的区别和优点的目的,本部分开始进一步说明现有技术的放大器10、放大器20的一些特性。参照图4,曲线G1、曲线G5和曲线G10是图1的放大器10的作为信号源11的输入功率Pin的函数的增益对于恒定的供给电压Vdd的不同值(分别为1V、5V和10V)的测绘图。可以看出,对于恒定的供给电压Vdd的较低值,增益取决于恒定的供给电压Vdd且是较低的,但是对于恒定的供给电压Vdd的每个值,对于输入功率Pin的直到大约0dBm的低值,增益是相当恒定的,并且随着输入功率Pin增大至25dBm,增益上升,然后当放大器10进入压缩时再次下降。当使用包络跟踪时,如在图2的放大器20中,增益的变化变得更大,这是因为对于高输入功率Pin,非恒定的供给电压Venv是高的且曲线G10是可适用的,而对于低输入功率Pin,非恒定的供给电压Venv是低的且曲线G1是可适用的。因此,图2的放大器20的增益可以随非恒定的供给电压Venv的电压变化而显著地变化,实际上在曲线G1、曲线G10与中间曲线之间移动。结果是,包络跟踪的使用可以降低放大器20的线性。此外,当非恒定的供给电压Venv增大时,图2的放大器20的压缩点通过转移至较低电平的输入功率Pin来降低。
类似地,对于恒定的供给电压Vdd的分别为1V、5V和10V的不同值,曲线P1、曲线P5和曲线P10是图1的放大器10的作为信号源11的输入功率Pin的函数的输出功率Pout的测绘图。对于恒定的供给电压Vdd的较低值,输出功率Pout取决于输入功率Pin和恒定的供给电压Vdd,且由于较低的增益,输出功率Pout是较低的,但是对于恒定的供给电压Vdd的每一个值,对于输入功率Pin的直到大约10dBm的低值,输出功率Pout与输入功率Pin的比(即增益)是相当恒定的,但是随着输入功率Pin进一步增大到25dBm而减小。在图5中可替选地示出这种运行状况,图5以曲线PAE1、曲线PAE5和曲线PAE10示出了图1的放大器10的、作为输出功率Pout的函数的、对于恒定的供给电压Vdd的分别为1V、5V和10V的不同值的功率附加效率(PowerAddedEfficiency,PAE)。当使用包络跟踪时,如在图2的放大器20中,通过在以较高的功率级运行时增大非恒定的供给电压Venv使得可以达到较高的峰值PAE,以及通过在以低功率级运行时减小非恒定的供给电压Venv使得可以达到较高的PAE,可以将PAE保持在最佳范围内。
已经发现的是,在使用图2中所示出的放大器20时,当输入信号的幅度改变时,放大器20的输入阻抗也可以由于晶体管12的栅极和漏极之间的绝缘性差而改变。还已经发现的是,如果放大器20设计成在高功率级下线性地且功率有效地运行,则在低功率级下,放大器20可以通过使用包络跟踪来无效且降低线性度。为了达到最佳的线性度和PAE,放大器20的增益应当在所有输入功率级下恒定。
参考图6,放大器100具有用于接收输入信号Vi的输入端口102、用于接收表示输入信号Vi的包络的包络信号Venv的包络端口104、以及用于传输放大信号(也被称为输出信号)的输出端口106。输入端口102通过输入连接电容器Ci连接到信号源11,信号源11传输输入信号Vi。包络端口104通过包络跟踪级18连接到信号源11。包络跟踪级18从信号源11接收输入信号Vi并产生包络信号Venv,包络信号Venv传输到包络端口104。输出端口106通过输出连接电容器Co连接到负载RL
放大器100具有第一晶体管M1和第二晶体管M2。第一晶体管M1的漏极d1连接到第二晶体管M2的源极s2,第一晶体管M1和第二晶体管M2连接在共源共栅配置中,其中第一晶体管M1在共源配置中并且第二晶体管M2在共栅配置中。第一晶体管M1的栅极g1连接到第一加法级140的输出端143,并且第二晶体管M2的漏极d2连接到输出端口106。第一晶体管M1的源极s1连接到可以接地的第一电压供给干线30。电感元件L连接在包络端口104和第二晶体管M2的漏极d2之间,用于将包络信号Venv施加到第一晶体管M1和第二晶体管M2的共源共栅布置。第一加法级140具有连接到输入端口102、用于接收输入信号Vi的第一输入端141和用于接收第一偏置电压Vbias1的第二输入端142,并且加法级140的输出端143传输输入信号Vi和第一偏置电压Vbias1的总和。
第一偏置电路120连接在包络端口104和第一加法级140的第二输入端142之间,并产生取决于包络信号Venv的第一偏置电压Vbias1。具体地,第一偏置电路120可以包括串联连接在包络端口104和第一电压干线30之间的第一电阻元件R1和第二电阻元件R2,从而形成第一分压器,该第一分压器在第一电阻元件R1和第二电阻元件R2之间的接合点处提供第一分割包络信号S1.Venv,其中S1是小于1(unity)的第一常数。第二加法级125连接到第一电阻元件R1和第二电阻元件R2之间的接合点,并将第一静态偏置电压Vbias1_0增加到第一分割包络信号S1.Venv,从而形成传输到第一加法级140的第二输入端142的第一偏置电压Vbias1。第二电阻元件R2具有可变电阻,其值可以通过如下所述的校准过程进行选择,但是可替选地,或附加地,第一电阻元件R1可以具有可变电阻。
第二偏置电路130连接在包络端口104和第二晶体管M2的栅极g2之间,并产生取决于包络信号Venv的第二偏置电压Vbias2,并且将第二偏置电压Vbias2提供到第二晶体管M2的栅极g2。具体地,第二偏置电路130可以包括串联连接在包络端口104和第一电压干线30之间的第三电阻元件R3和第四电阻元件R4,从而形成第二分压器,该第二分压器在第三电阻元件R3和第四电阻元件R4之间的接合点处提供第二分割包络信号S2.Venv,其中S2为小于1的第二常数。第三加法级135连接到第三电阻元件R3和第四电阻元件R4之间的接合点,并将第二静态偏置电压Vbias2_0增加到第二分割包络信号S2.Venv,从而形成传输到第二晶体管M2的栅极g2的第二偏置电压Vbias2。第四电阻元件R4具有可变电阻,其值可以通过如下所述的校准进行选择,但是可替选地,或附加地,第三电阻元件R3可以具有可变电阻。
因此,第一偏置电压Vbias1和第二偏置电压Vbias2取决于包络信号Venv,两者均跟踪包络信号Venv,并因此彼此跟踪。具体地,第一偏置电压Vbias1和第二偏置电压Vbias2各自通过仿射函数与包络信号Venv相关。
第一偏置电压Vbias1和第二偏置电压Vbias2对包络信号Venv的依赖性可以分别表示为,
Vbias1=S1.Venv+Vbias1_0(1)
Vbias2=S2.Venv+Vbias2_0(2)
第一常数S1和第二常数S2以及第一静态偏置电压Vbias1_0和第二静态偏置电压Vbias2_0可通过如下所述的校准过程进行选择。当没有输入信号Vo或输入信号Vo具有零幅度或零包络(即,包络信号Venv为零)时,第一静态偏置电压Vbias1_0和第二静态偏置电压Vbias2_0分别对应第一偏置电压Vbias1和第二偏置电压Vbias2的值。通常,第一静态偏置电压Vbias1_0和第二静态偏置电压Vbias2_0可为大约0.65V和2V。
第一常数S1由第二电阻元件R2的电阻与第一电阻元件R1和第二电阻元件R2的电阻之和的比来确定,即,第一常数S1可以表示为S1=R2/(R1+R2),其中R1和R2表示各自的电阻值。同样地,第二常数S2由第四电阻元件R4的电阻与第三电阻元件R3和第四电阻元件R4的电阻之和的比来确定,即,第二常数S2可以表示为S2=R4/(R3+R4),其中R3和R4表示各自的电阻值。
放大器具有第一电容元件C1,该第一电容元件C1连接在第一电压干线30与第一电阻元件R1和第二电阻元件R2的接合点之间。同样地,存在第二电容元件C2,该第二电容元件C2连接在第一电压干线30与第三电阻元件R3和第四电阻元件R4的接合点之间。第一电容元件C1的电容和第二电容元件C2的电容被选择成向输入信号Vi和包络信号Venv提供低阻抗。
在运行中,第一晶体管M1放大可处于RF的输入信号,并且与电感元件L接合的第二晶体管M2跟随(即跟踪)在第一晶体管M1的第一漏极d1处的电压,从而增大在输出端口106处的电压摆动,并因此增大输出功率。与如在图2的放大器20中使用单个晶体管相比,在共源共栅配置中的第一晶体管M1和第二晶体管M2的连接提供了在输入端口102和输出端口106之间的增大的绝缘性,从而降低了在包络信号Venv变化时的放大器100的输入阻抗的变化。在输出端口106处的电压是第一晶体管M1和第二晶体管M2的漏极到源极电压的总和,并且第一晶体管M1和第二晶体管M2两者都在同一方向上驱动负载RL中的负载电流。
图7示出了针对负载RL具有4.5Ω电阻的情况的对于放大器100的负载线,这些负载线叠加在放大器100的电压-电流特性的测绘图上,其中,电压-电流特性的纵轴表示流经在第二晶体管M2的漏极d2和第一电压干线30之间的第一晶体管M1和第二晶体管M2二者的电流,以及横轴表示输出信号Vo,即,在第二晶体管M2的漏极d2处的电压。输出信号Vo达到9V的最大值,该最大值对应于在第一晶体管M1两端的3V漏极-源极电压与在第二晶体管M2两端的6V漏极-源极电压的总和。负载线的位置取决于包络信号Venv,并且图7中所示对于包络信号Venv的三个值的三条负载线(a)、(b)和(c),当包络信号Venv具有相对低的电压时,负载线(a)是可适用的,当包络信号Venv具有相对高的电压时,负载线(c)是可适用的。在包络信号变化时,第二偏置电压Vbias2变化。没有进一步动作的情况下,该变化将趋向于使放大器100的增益以图4所示的方式变化,从而当包络信号Venv具有低电压时形成低增益。然而,施加到第一晶体管M1的栅极d1的第一偏置信号Vbias1也变化,且用于通过增大第一晶体管M1的偏置点来补偿增益的这种变化。
参照图8,存在增益的测绘曲线和输出功率Pout(即,输出信号V0的功率)的曲线,两者均作为输入功率Pin(即,输入信号Vi的功率)的函数。增益是输出功率Pout与输入功率Pin之比。增益和输出功率Pout的曲线是分别针对包络信号Venv的分别为1.8V、2.8V、3.8V和4.8V的四个不同的恒定值所绘制的。图8涉及参考图6所述的放大器拓扑,不同的是,出于说明的目的,包络信号Venv在每个对应值处保持恒定且不随输入功率Pin的变化而变化。然而,第一偏置电压Vbias1和第二偏置电压Vbias2取决于包络信号Venv的各个恒定值。可以看出,在低电平的输入功率Pin处,增益相当恒定且输出功率Pout随输入功率Pin的增大而线性上升,直到压缩的开始。随着恒定包络信号Venv增大,压缩发生在较高电平的输入功率Pin处。在低电平的输入功率Pin处,恒定的包络信号Venv的低值可以提供高增益,而在高电平的输入功率Pin处,对于高增益和低压缩,恒定的包络信号Venv的高值是有利的。因此,当包络信号Venv跟踪输入信号Vi的包络且第一偏置电压Vbias1和第二偏置电压Vbias2根据等式(1)和等式(2)而取决于包络信号Venv时,放大器100提供了在宽范围的输入功率Pin电平下的高增益和恒定增益的改进组合。
为了进行比较,针对包括级联晶体管、但其中第一偏置电压Vbias1和第二偏置电压Vbias2保持恒定且不跟踪包络信号Venv的放大器,与图8中针对图6的放大器100的曲线对应的曲线被绘制在图9中。从图9可以看出,在包络信号的电平减小时,增益大幅减小,且压缩的开始发生在较低电平的输入功率Pin处。因此,对于其中第一偏置电压Vbias1和第二偏置电压Vbias2保持恒定的放大器的这种运行,在输入信号Vi的输入功率Pin变化且包络信号Venv跟踪输入信号Vi的包络时,具有大的增益变化。这表明产生取决于包络信号Venv的第一偏置电压Vbias1和第二偏置电压Vbias2的益处。
参照图10,存在由放大器100引入的作为输出功率Pout(即,输出信号Vo的功率)的函数的电流的测绘曲线。这些曲线是针对包络信号Venv的不同的恒定值而绘制的。关于图8,图10涉及参考图6所述的放大器拓扑,不同的是,出于说明的目的,包络信号Venv在每个对应值处保持恒定,且不随输入功率Pin的变化而变化并且因此不随输出功率Pout的变化而变化。然而,第一偏置电压Vbias1和第二偏置电压Vbias2取决于包络信号Venv的各个恒定值。可以看出,当包络信号Venv跟踪输入信号Vi的包络且第一偏置电压Vbias1和第二偏置电压Vbias2根据等式(1)和等式(2)而取决于包络信号Venv时,随着曲线靠近在一起,电流很大程度上独立于包络信号Venv的值,并且这种特性实现当输出信号和负载阻抗变化时输入阻抗具有小的变化,从而向信号源11呈现恒定负载,并因此改善了信号源的线性度和稳定性。
参照图11,在史密斯圆图上绘制了放大器100的输入阻抗在从2.5GHz到2.6GHz的频率范围中的变化。存在若干条绘制的曲线,每一条针对输入信号Vi的一个不同的恒定幅度,并因此针对包络信号Venv的一个不同的恒定值。然而,第一偏置电压Vbias1和第二偏置电压Vbias2取决于包络信号Venv的各个恒定值。可以看出,随着曲线靠近在一起,输入阻抗在很大程度上独立于恒定的包络信号Venv,这说明当输入信号Vo的包络且因此包络信号Venv、输出信号和负载阻抗变化时,输入阻抗是极其恒定的,从而有助于输入源11的线性的和稳定的运行。
在图12中也表明了放大器100的高稳定性,其中,在频率范围内针对包络信号Venv的不同恒定值绘制罗列特因数。
参照图13,绘制了放大器100的作为频率的函数的增益,具有若干条绘制的曲线,每一条针对输入信号Vi的一个不同的恒定幅度,并因此针对包络信号Venv的一个不同的恒定值。然而,第一偏置电压Vbias1和第二偏置电压Vbias2取决于包络信号Venv的各个恒定值。可以看出,围绕增益最高的中心频率,随着曲线靠近在一起,增益在很大程度上独立于恒定的包络信号Venv,这说明当输入信号Vo的包络变化且因此包络信号Venv变化时,增益是极其恒定的。这种特性可以有助于放大器100的高稳定性。
参照图14,放大方法在步骤300中包括在共源共栅布置中提供第一晶体管M1和第二晶体管M2,即,将第一晶体管M1的漏极d1连接到第二晶体管M2的源极s2,并且将第二晶体管M2的漏极d2连接到输出端口106。步骤300还包括提供连接在包络端口104和第二晶体管M2的漏极d2之间的电感元件L。
在步骤305中,接收输入信号Vi。在步骤310中,在包络端口104处接收表示输入信号的包络的包络信号Venv
在步骤315中,产生取决于包络信号的第一偏置电压Vbias1。在一些实施方式中,这种依赖性可以被限制到包络信号Venv的某一范围的值,并且第一偏置电压Vbias1在该范围之外独立于包络信号Venv
在步骤320中,将第一偏置电压Vbias1和输入信号Vi的总和(即Vbias1+Venv)传输到第一晶体管M1的栅极g1
在步骤325中,产生取决于包络信号的第二偏置电压Vbias2,并且在步骤330中,将第二偏置电压Vbias2传输到第二晶体管M2的栅极g2
在步骤335中,在输出端口106处传输放大信号(即,放大后的输入信号)。然后流程返回到步骤305并在接收到输入信号Vi且需要放大该输入信号Vi时连续地重复该循环。
第一常数S1和第二常数S2的值可以通过校准来确定,以在输入功率Pin变化时使放大器100的增益的变化最小。图15示出了校准方案,尽管如此也可以使用其它校准方案。校准方案的目的是保持由放大器100引入的电流在低输入功率下且因此对于包络信号的低值尽可能是恒定的,这可以在输入功率Pin变化时使放大器100的增益的变化最小。图15中示出的校准方案涉及电压的设定、电流的测量以及第二电阻元件R2和第四电阻元件R4的可变电阻的控制。在校准方案的以下说明中,用于执行这些校准步骤的校准装置被认为是位于放大器100的外部,且未在图6中示出,尽管如此其它实施方式可以包含这种校准装置。
参照图15,步骤400包括初始化可变参数的值。在步骤400中,通过关闭信号源11或以其它方式使信号源11与输入端口102和包络跟踪级18断开连接,从放大器100中去除输入信号Vi。而且在步骤400中,将包络信号Venv、第一偏置电压Vbias1和第二偏置电压Vbias2设定为各自的典型运行值。例如,这些典型运行值可以临近第一晶体管M1和第二晶体管M2的典型运行电压范围的中心。可以通过针对包络信号Venv选择一个值,然后调节第一静态偏置电压Vbias1_0和第二静态偏置电压Vbias2_0,来设定第一偏置电压Vbias1和第二偏置电压Vbias2的值。具体地,包络信号Venv的典型运行值可以临近由包络跟踪级18供给的电压范围的中心。在一个示例中,由包络跟踪级18供给的最大电压可以是5V,并且包络信号Venv的典型运行值可以是3.6V。此外,在步骤400中,将第二电阻元件R2和第四电阻元件R4的电阻(其是可变的)设定为临近它们各自的电阻范围的中心。
在步骤405中,测量来自电源的由放大器100或由第一晶体管M1和第二晶体管M2的共源共栅布置引入的静态电流,并将该静态电流与静态电流的目标值进行比较。静态电流的这一目标值可以临近第一晶体管M1或第二晶体管M2可接受的电流的典型运行范围的中心。在一个示例中,静态电流的目标值可以是50mA。
在步骤410中,调节第四电阻元件R4的电阻,从而调节等式(2)的第二常数S2,并因此调节第二偏置电压Vbias2,以将静态电流调节到其目标值。
在步骤415中,将包络电压Venv升高到比在步骤400中设定的典型运行值更高的值,例如邻近运行电压范围的上限,或临近由包络跟踪级18供给的最高电压。在一个示例中,该更高的值可以在范围4V至5V内。该动作将引起第二偏置电压Vbias2的增大,并且因此,还在步骤415中,再次测量第二偏置电压Vbias2
在步骤420中,如果对于第一晶体管M1或第二晶体管M2来说在步骤415中测量的第二偏置电压Vbias2高得不可接受,则重新调节第四电阻元件R4,以将第二偏置电压Vbias2减小到可接受的值。这个动作确定了第四电阻元件R4的最终电阻。
在步骤425中,记录第四电阻元件R4的电阻或设置。该值连同第三电阻元件R3的电阻一起决定等式(2)中的第二常数S2的最终值。随后在放大输入信号Vi时可以针对第四电阻元件R4采用该记录的电阻或设置。
在步骤430中,包络信号Venv被重新设定到在步骤400中和在步骤435中设定的典型电压,测量来自电源的由放大器100或由第一晶体管M1和第二晶体管M2的共源共栅布置引入的静态电流,并将该静态电流与静态电流的目标值进行比较,如在步骤405中。
在步骤420中的第四电阻元件R4的重新调节可影响静态电流,并且因此在步骤440中,调节第二电阻元件R2的电阻,从而调节等式(1)的第一常数S1,并因此调节第一偏置电压Vbias1,以将静态电流恢复到其目标值。
在步骤445中,将包络电压Venv降低到比在步骤400中设定的典型运行值更低的值,例如临近运行电压范围的下限,或临近由包络跟踪级18供给的最低电压。在一个示例中,该较低的值可以是1.8V。该动作将引起静态电流的减小,并且因此在步骤450中,重新调节第二电阻元件R2的电阻,以将静态电流恢复到其目标值。该动作确定了第二电阻元件R2的最终电阻。
在步骤455中,记录第二电阻元件R2的电阻或设定值。该值连同第一电阻元件R1的电阻一起决定等式(1)中的第一常数S1的最终值。随后在放大输入信号时可以针对第二电阻元件R2采用该记录的电阻或设定值。
参照图16,放大器200具有用于接收输入信号Vi的输入端口202、用于接收表示输入信号Vi的包络的包络信号Venv的包络端口204、以及用于传输放大信号Vo的输出端口206。输入端口202通过输入连接电容器Ci连接到信号源11,该信号源11传输输入信号Vi。包络端口204通过包络跟踪级18连接到信号源11。包络跟踪级18从信号源11接收输入信号Vi并产生包络信号Venv,包络信号Venv传输到包络端口204。输出端口206通过输出连接电容器Co连接到负载RL
放大器200具有第一晶体管M1和第二晶体管M2。第一晶体管M1的漏极d1连接到第二晶体管M2的源极s2,第一晶体管M1和第二晶体管M2连接在共源共栅配置中,其中第一晶体管M1在共源配置中并且第二晶体管M2在共栅配置中。第一晶体管M1的栅极g1连接到第一加法级240的输出端243,并且第二晶体管M2的漏极d2连接到输出端口206。第一晶体管M1的源极s1连接到可以接地的第一电压供给干线30。电感元件L连接在包络端口204和第二晶体管M2的漏极d2之间,用于将包络信号Venv施加到第一晶体管M1和第二晶体管M2的共源共栅布置。第一加法级240具有连接到输入端口202、用于接收输入信号Vi的第一输入端241和用于接收第一偏置电压Vbias1的第二输入端242,并且第一加法级240的输出端243传输输入信号Vi和第一偏置电压Vbias1的总和。
第一偏置电路220连接在包络端口204和第一加法级240的第二输入端242之间,并产生第一偏置电压Vbias1。当包络信号Venv小于基准电压Vref时,第一偏置电压Vbias1取决于包络信号Venv,并且当包络信号Venv大于基准电压Vref时,第一偏置电压Vbias1具有恒定值Vdd。具体地,第一偏置电路220可以包括串联连接在第一开关X1的第一端子和第一电压干线30之间的第一电阻元件R1和第二电阻元件R2。第一开关X1的第二端子连接到包络端口204。因此,第一电阻元件R1和第二电阻元件R2形成第一分压器,该第一分压器在第一开关X1闭合(即,提供短路)时通过分割在包络端口204处存在的包络信号Venv来提供第一分割包络信号S1.Venv,并且在第一电阻元件R1和第二电阻元件R2之间的接合点处传输第一分割包络信号S1.Venv。第一电阻元件R1和第二电阻元件R2的之间的接合点通过第二加法级225连接到第二开关X2的第一端子T1,该第二加法级225将第一静态偏置电压Vbias1-0增加到第一分割包络信号S1.Venv。当第二开关X2处于第一开关位置时,第二加法级225的输出端通过第五电阻元件R5连接至第一加法级240的第二输入端242,在这种情况下,第一偏置电压Vbias1是第一分割包络信号S1.Venv与第一静态偏置电压Vbias1-0的总和。当第二开关X2处于第二开关位置时,第二加法级225与第一加法级240的第二输入端242断开连接,并且代替地是,第二开关X2将具有恒定电压Vdd且连接到第二开关X2的第二端子T2的第二电压干线32通过第五电阻元件R5连接到加法级240的第二输入端242。比较器212具有连接到包络端口204的第一输入端和连接到基准电压Vref的第二输入端。比较器212的输出端连接成控制第一开关X1和第二开关X2,使得当包络信号Venv小于基准电压Vref时,第一开关X1闭合且第二开关X2处于第一开关位置。在这种状态下,第一偏置电压Vbias1取决于包络信号Venv。当包络信号Venv大于基准电压Vref时,比较器212的输出使第一开关X1断开并且使第二开关X2采用第二开关位置,从而使由第一电阻元件R1和第二电阻元件R2组成的第一分压器与包络端口204断开连接,并防止任何漏电流通过第一分压器。在这种状态下,由第一偏置电路220传输到加法级240的第二输入端242的第一偏置电压Vbias1是恒定的,其处于第二电压干线32的电压Vdd,并因此独立于包络信号Venv。第一电阻元件R1或替选地或附加地第二电阻元件R2具有可变电阻,可变电阻的值可以通过如下所述的校准来选择。
第二偏置电路230连接在包络端口204和第二晶体管M2的栅极g2之间,并产生取决于包络信号Venv的第二偏置电压Vbias2,并且将第二偏置电压Vbias2提供到第二晶体管M2的栅极g2。具体地,第二偏置电路230可以包括串联连接在包络端口204和第一电压干线30之间的第三电阻元件R3和第四电阻元件R4,从而形成第二分压器,该第二分压器在第三电阻元件R3和第四电阻元件R4之间的接合点处提供第二分割包络信号S2.Venv,其中,S2为小于1的第二常数。第三加法级235连接到第三电阻元件R3和第四电阻元件R4之间的接合点,并将第二静态偏置电压Vbias2_0增加到第二分割包络信号S2.Venv,从而形成传输到第二晶体管M2的栅极g2的第二偏置电压Vbias2。第四电阻元件R4或替选地或附加地第三电阻元件R3具有可变电阻,可变电阻的值可以通过如下所述的校准来选择。
当包络信号Venv小于基准电压Vref时,第一偏置电压Vbias1和第二偏置电压Vbias2因此取决于包络信号Venv,两者均跟踪包络信号Venv,并因此彼此跟踪。具体地,在这种情况下,第一偏置电压Vbias1和第二偏置电压Vbias2通过仿射函数与包络信号Venv相关。如在关于图6所述的放大器100的情况下,第一偏置电压Vbias1和第二偏置电压Vbias2对包络信号Venv的依赖性通常可以分别表示为等式(1)和等式(2)。当包络信号Venv超过基准电压Vref时,仅第二偏置电压Vbias2取决于包络信号Venv且跟踪包络信号Venv,并且第一偏置电压Vbias1是恒定的。图16的该实施方式可以用在如下情况中:当包络信号Venv大于基准电压Vref时,仅第二偏置电压Vbias2对包络信号Venv的跟踪提供了足够恒定的增益,仅当包络信号Venv小于基准电压Vref时,增加也由第一偏置电压Vbias2对包络信号Venv的跟踪,以防止增益降低太多。
该放大器200具有第一电容元件C1,该第一电容元件C1连接在第一电压干线30与第一电阻元件R1和第二电阻元件R2的接合点之间。同样地,存在第二电容元件C2,该第二电容元件C2连接在第一电压干线30与第三电阻元件R3和第四电阻元件R4的接合点之间。第一电容元件C1的电容和第二电容元件C2的电容被选择成向输入信号Vi和包络信号Venc提供低阻抗。
可以使用以上参照图15所述的校准方案来执行放大器200的校准,该校准具有选择基准电压Vref的附加步骤。
参照图17,示出了包括放大器100的电子装置500,尽管如此可以替选地使用放大器200。在该示例中,电子装置500是无线通信设备,诸如移动电话。用于接收RF信号的天线505连接到低噪声放大器(LowNoiseAmplifier,LNA)510的输入端,该LNA510用于放大由天线505接收的RF信号。LNA510的输出端连接到下转换级515,该下转换级515用于通过将RF信号与由本机振荡器520供给到下转换级515的本机振荡器信号混合而将RF信号下转换到基带信号。下转换级515的输出端连接到基带处理级(BB)525,该BB525用于解调和解码基带信号。BB525连接到上转换级530,该上转换级530用于通过将基带信号与由本机振荡器520供给到上转换级530的本机振荡器信号混合而将待传输的基带信号上转换到RF。上转换级530的输出端连接到放大器100(其可以是功率放大器(PowerAmplifier,PA))的输入端102,以将上转换之后的RF信号作为输入信号Vi传输到放大器100。上转换级530的输出端还连接到用于产生包络信号Venv的包络跟踪级18。包络跟踪级18的输出端连接到放大器100的用于传输包络信号Venv的包络输入端104。放大器100的输出端连接到用于发射放大的RF信号的天线505。
在参照图6所述的放大器100和参照图16所述的放大器200中,第一加法器级140、第一加法器级240、第二加法器级125、第二加法器级225、第三加法器级135和第三加法器级235可实施成例如连接到公共节点的多个电阻元件。
尽管已经描述了包络跟踪级18位于放大器100的外部的实施方式,但是可替选地,放大器100或放大器200可以包括包络跟踪级18。同样地,放大方法可以包括从输入信号Vi产生包络信号Venv。在一些实施方式中,包络跟踪级18可以布置成产生量化为具有比输入信号Vi的包络更小的值的包络信号Venv。同样地,放大方法可以包括产生量化为具有比输入信号Vi更小的值的包络信号Venv
尽管已经描述了晶体管是NMOS晶体管的实施方式,但是可替选地,可以使用PMOS晶体管。
尽管已经参考处于射频的输入信号Vi描述了实施方式,但是本公开也适用于其它频率。
尽管已经描述了两个晶体管连接在共源共栅布置中的实施方式,但是本公开并不限于两个晶体管,并且对于两个晶体管可以连接在共源共栅布置中,并且每个晶体管的栅极设置有取决于包络信号Venv的偏置电压。
其它变型和修改对本领域技术人员将是显而易见的。这些变型和修改可以包含已知的等效特征和其它特征,替代本文所述的特征或除本文所述的特征以外,可使用上述等效特征和其它特征。在多个单独的实施方式的上下文中所述的多个特征可以以组合形式被提供在单个实施方式中。相反,在单个实施方式的上下文中所述的多个特征也可以单独地或以任何合适的子组合形式被提供。
应当注意,术语“包括”不排除其它元件或步骤,术语“一”或“一个”不排除多个,单个特征可以实现权利要求中记载的若干个特征的功能并且权利要求中的附图标记不应当解释为限制权利要求的范围。还应当注意,附图不一定是按比例的;而重点通常放在说明本发明的原理。

Claims (15)

1.一种放大器(100),包括:
用于接收输入信号的输入端口(102)、用于接收表示所述输入信号的包络的包络信号的包络端口(104)、以及用于传输放大信号的输出端口(106);
第一晶体管(M1)和第二晶体管(M2),其中,所述第一晶体管(M1)的漏极(d1)连接到所述第二晶体管(M2)的源极(s2),并且所述第二晶体管(M2)的漏极(d2)连接到所述输出端口(106);
电感元件(L),所述电感元件(L)连接在所述包络端口(104)和所述第二晶体管(M2)的所述漏极(d2)之间;
第一偏置电路(120),所述第一偏置电路(120)连接到所述包络端口(104)并且布置成产生取决于所述包络信号的第一偏置电压;
加法级(140),所述加法级(140)连接到用于接收所述输入信号的所述输入端口(102),连接到用于接收所述第一偏置电压的所述第一偏置电路(120),连接到所述第一晶体管(M1)的栅极(g1),并且布置成将所述输入信号和所述第一偏置电压的总和传输到所述第一晶体管(M1)的所述栅极(g1);
第二偏置电路(130),所述第二偏置电路(130)连接在所述包络端口(104)和所述第二晶体管(M2)的栅极(g2)之间,并且布置成产生取决于所述包络信号的第二偏置电压以及将所述第二偏置电压传输到所述第二晶体管(M2)的所述栅极(g2)。
2.如权利要求1所述的放大器(100),其中,在所述包络信号的值的一个范围内,所述第一偏置电压取决于所述包络信号,并且在所述包络信号的值的所述范围之外,所述第一偏置电压独立于所述包络信号。
3.如权利要求2所述的放大器(100),其中,所述第一偏置电压取决于所述包络信号的所述包络信号的值的所述范围对应于具有小于阈值的值的所述包络信号,并且,响应于具有大于所述阈值的值的所述包络信号,所述第一偏置电压是恒定的。
4.如前述任一项权利要求所述的放大器(100),其中,取决于所述包络信号的所述第一偏置电压和所述第二偏置电压分别是所述包络信号的仿射函数。
5.如前述任一项权利要求所述的放大器(100),其中,取决于所述包络信号的所述第一偏置电压Vbias1通过Vbias1=S1.Venv+Vbias1_0与所述包络信号相关,并且,所述第二偏置电压Vbias2通过Vbias2=S2.Venv+Vbias2_0与所述包络信号相关,其中,Venv是所述包络信号,S1是第一常数,Vbias1_0是第一静态电压,S2是第二常数以及Vbias2_0是第二静态电压。
6.如权利要求5所述的放大器(100),其中,所述第一偏置电路(120)包括第一分压器(R1,R2),所述第一分压器(R1,R2)布置成通过分割所述包络信号产生第一分割包络信号S1.Venv,并且所述第二偏置电路(130)包括第二分压器(R3,R4),所述第二分压器(R3,R4)布置成通过分割所述包络信号产生第二分割包络信号S2.Venv
7.如权利要求5或6所述的放大器(100),其中,所述第一分压器(R1,R2)包括具有可变电阻、用于建立所述第一常数的第一电阻元件(R2),并且,所述第二分压器(R3,R4)包括具有可变电阻、用于建立所述第二常数的第二电阻元件(R4)。
8.如权利要求5至7中任一项所述的放大器(100),其中,所述第一偏置电路(120)和所述第二偏置电路(130)布置成通过向所述第一静态电压和所述第二静态电压以及所述第一常数和所述第二常数赋值产生所述第一偏置电压和所述第二偏置电压,使得在没有所述输入信号时,响应于所述包络信号在所述放大器(100)的最大运行范围内的变化,由所述放大器(100)引入的电流改变小于10%。
9.如前述任一项权利要求所述的放大器(100),包括包络跟踪级(18),所述包络跟踪级(18)布置成响应于所述输入信号而产生所述包络信号。
10.如权利要求9所述的放大器(100),其中,所述包络跟踪级(18)布置成产生所述包络信号,所述包络信号量化为具有比所述输入信号的所述包络更小的值。
11.一种电子装置(500),包括如前述任一项权利要求所述的放大器(100)。
12.一种放大方法,包括:
提供第一晶体管(M1)和第二晶体管(M2),其中,所述第一晶体管(M1)的漏极(d1)连接到所述第二晶体管(M2)的源极(s2),并且所述第二晶体管(M2)的漏极(d2)连接到输出端口(106);
提供电感元件(L),所述电感元件(L)连接在包络端口(104)和所述第二晶体管(M2)的所述漏极(d2)之间;
接收输入信号;
在所述包络端口(104)处接收表示所述输入信号的包络的包络信号;
产生取决于所述包络信号的第一偏置;
将所述第一偏置电压和所述输入信号的总和传输到所述第一晶体管(M1)的栅极(g1);
产生取决于所述包络信号的第二偏置电压,并将所述第二偏置电压传输到所述第二晶体管(M2)的栅极(g2);和
在所述输出端口(106)处传输放大信号。
13.如权利要求12所述的放大方法,其中,在所述包络信号的值的一个范围内,所述第一偏置电压取决于所述包络信号,并且在所述包络信号的值的所述范围之外,所述第一偏置电压独立于所述包络信号。
14.如权利要求13所述的放大方法,其中,所述第一偏置电压取决于所述包络信号的所述包络信号的值的所述范围对应于具有小于阈值的值的所述包络信号,并且,响应于具有大于所述阈值的值的所述包络信号,所述第一偏置电压是恒定的。
15.如权利要求12至14中任一项所述的放大方法,其中,取决于所述包络信号的所述第一偏置电压Vbias1通过Vbias1=S1.Venv+Vbias1_0与所述包络信号相关,并且,所述第二偏置电压Vbias2通过Vbias2=S2.Venv+Vbias2_0与所述包络信号相关,其中,Venv是所述包络信号,S1是第一常数,Vbias1_0是第一静态电压,S2是第二常数以及Vbias2_0是第二静态电压。
CN201480010667.8A 2013-03-20 2014-03-20 用于包络跟踪的放大器拓扑 Pending CN105075111A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13160179.1 2013-03-20
EP13160179.1A EP2782245A1 (en) 2013-03-20 2013-03-20 Amplifier topology for envelope tracking
PCT/EP2014/055581 WO2014147167A1 (en) 2013-03-20 2014-03-20 Amplifier topology for envelope tracking

Publications (1)

Publication Number Publication Date
CN105075111A true CN105075111A (zh) 2015-11-18

Family

ID=47891550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480010667.8A Pending CN105075111A (zh) 2013-03-20 2014-03-20 用于包络跟踪的放大器拓扑

Country Status (4)

Country Link
US (1) US9602059B2 (zh)
EP (1) EP2782245A1 (zh)
CN (1) CN105075111A (zh)
WO (1) WO2014147167A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105811899A (zh) * 2016-04-18 2016-07-27 宜确半导体(苏州)有限公司 一种功率放大器输出级模块及射频前端模块
CN106059514A (zh) * 2016-05-27 2016-10-26 宜确半导体(苏州)有限公司 一种射频功率放大器及射频芯片
CN106208990A (zh) * 2016-08-26 2016-12-07 宜确半导体(苏州)有限公司 一种射频功率放大器及射频前端模块
CN105897201B (zh) * 2016-03-31 2019-01-25 宜确半导体(苏州)有限公司 一种gsm射频功率放大器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742843B2 (en) * 2011-12-19 2014-06-03 Intel Corporation Power management in transceivers
JP5861844B2 (ja) * 2013-12-12 2016-02-16 株式会社村田製作所 電力増幅モジュール
US9667200B2 (en) * 2014-12-23 2017-05-30 Skyworks Solutions, Inc. Peak detecting cascode for breakdown protection
US9941842B2 (en) * 2015-01-16 2018-04-10 Qualcomm Incorporated Amplifier bias circuit
CN104716905A (zh) * 2015-04-01 2015-06-17 宜确半导体(苏州)有限公司 一种效率提高的共源共栅射频功率放大器
US10181820B2 (en) * 2016-05-17 2019-01-15 Skyworks Solutions, Inc. Power amplification system with envelope-based bias
US10128798B2 (en) 2016-07-29 2018-11-13 Qualcomm Incorporated Adjusting envelope tracking power supply
US10374557B2 (en) 2016-10-28 2019-08-06 Samsung Electro-Mechanics Co., Ltd. Adaptive multiband power amplifier apparatus
US10110173B2 (en) 2016-10-28 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Envelope tracking current bias circuit and power amplifier apparatus
US9973370B1 (en) * 2017-06-06 2018-05-15 Intel IP Corporation Memory predistortion in bandwidth limited envelope tracking
KR102004803B1 (ko) * 2017-08-24 2019-10-01 삼성전기주식회사 엔벨로프 트래킹 바이어스 회로
JP2020107970A (ja) * 2018-12-26 2020-07-09 株式会社村田製作所 電源回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1526636A1 (en) * 2003-10-23 2005-04-27 Broadcom Corporation High linearity, high efficiency power amplifier with DSP assisted linearity optimization
US20060119435A1 (en) * 2004-12-02 2006-06-08 Hyoung-Seok Oh Triple cascode power amplifier of inner parallel configuration with dynamic gate bias technique
CN101009714A (zh) * 2006-01-27 2007-08-01 马维尔国际贸易有限公司 可变功率适应性发射器
US20110070848A1 (en) * 2009-09-21 2011-03-24 Broadcom Corporation Dynamic stability, gain, efficiency and impedance control in a linear/non-linear CMOS power amplifier
US20120056678A1 (en) * 2010-09-07 2012-03-08 Po-Chih Wang Power amplifier and method for controlling power amplifier

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI350648B (en) * 2008-04-30 2011-10-11 Realtek Semiconductor Corp Power amplifier, and power amplifier circuit
US9413298B2 (en) * 2012-12-28 2016-08-09 Peregrine Semiconductor Corporation Amplifier dynamic bias adjustment for envelope tracking

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1526636A1 (en) * 2003-10-23 2005-04-27 Broadcom Corporation High linearity, high efficiency power amplifier with DSP assisted linearity optimization
US20060119435A1 (en) * 2004-12-02 2006-06-08 Hyoung-Seok Oh Triple cascode power amplifier of inner parallel configuration with dynamic gate bias technique
CN101009714A (zh) * 2006-01-27 2007-08-01 马维尔国际贸易有限公司 可变功率适应性发射器
US20110070848A1 (en) * 2009-09-21 2011-03-24 Broadcom Corporation Dynamic stability, gain, efficiency and impedance control in a linear/non-linear CMOS power amplifier
US20120056678A1 (en) * 2010-09-07 2012-03-08 Po-Chih Wang Power amplifier and method for controlling power amplifier

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105897201B (zh) * 2016-03-31 2019-01-25 宜确半导体(苏州)有限公司 一种gsm射频功率放大器
CN105811899A (zh) * 2016-04-18 2016-07-27 宜确半导体(苏州)有限公司 一种功率放大器输出级模块及射频前端模块
CN105811899B (zh) * 2016-04-18 2019-03-19 宜确半导体(苏州)有限公司 一种功率放大器输出级模块及射频前端模块
CN106059514A (zh) * 2016-05-27 2016-10-26 宜确半导体(苏州)有限公司 一种射频功率放大器及射频芯片
CN106059514B (zh) * 2016-05-27 2019-06-14 宜确半导体(苏州)有限公司 一种射频功率放大器及射频芯片
CN106208990A (zh) * 2016-08-26 2016-12-07 宜确半导体(苏州)有限公司 一种射频功率放大器及射频前端模块
CN106208990B (zh) * 2016-08-26 2019-03-19 宜确半导体(苏州)有限公司 一种射频功率放大器及射频前端模块

Also Published As

Publication number Publication date
US20160126901A1 (en) 2016-05-05
EP2782245A1 (en) 2014-09-24
US9602059B2 (en) 2017-03-21
WO2014147167A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
CN105075111A (zh) 用于包络跟踪的放大器拓扑
US7808323B2 (en) High-efficiency envelope tracking systems and methods for radio frequency power amplifiers
US10250192B2 (en) Class-E outphasing power amplifier with efficiency and output power enhancement circuits and method
CN101764580B (zh) 用于控制放大器的操作的自适应偏置电路及功率放大系统
US8787850B2 (en) Compensating for non-linear capacitance effects in a power amplifier
US8106711B2 (en) Stacked pre-driver amplifier
US8648656B2 (en) Low-noise amplifier with through-mode
WO2012066659A1 (ja) 高周波増幅器及びそれを用いた高周波モジュール並びに無線機
CN1855697B (zh) 高频功率放大装置
US20190103841A1 (en) Power amplification circuit
US8629724B2 (en) Power amplifier
KR102178526B1 (ko) 전력 증폭기
CN104065349A (zh) 射频放大电路以及功率放大模块
CN107710630B (zh) 射频功率放大器和电流增强驱动器
CN104038163A (zh) 功率放大模块
CN106100590B (zh) 功率放大电路
KR20160113350A (ko) 전력 증폭기
US8688061B2 (en) System and method for biasing a power amplifier
US9072044B2 (en) Push-pull amplifier with quiescent current adjuster
US20120139628A1 (en) Method and arrangement in a mobile communications system
CN206698188U (zh) 低电压高线性度的放大器
US9964985B1 (en) Radio frequency power amplifier and method thereof
US20200007094A1 (en) High-frequency amplifier circuitry and semiconductor device
US9590575B2 (en) Amplifier stage
KR20150060173A (ko) 전력 증폭기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151118