CN105070721A - 用于薄膜晶体管的铝基板 - Google Patents

用于薄膜晶体管的铝基板 Download PDF

Info

Publication number
CN105070721A
CN105070721A CN201510409901.0A CN201510409901A CN105070721A CN 105070721 A CN105070721 A CN 105070721A CN 201510409901 A CN201510409901 A CN 201510409901A CN 105070721 A CN105070721 A CN 105070721A
Authority
CN
China
Prior art keywords
organic polymer
layer
aluminium base
scope
sin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510409901.0A
Other languages
English (en)
Inventor
T·L·莱文达斯基
K·沙
M·格雷戈里
J·S·范布鲁克霍芬
M·K·哈塔利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Howmet Aerospace Inc
Original Assignee
Alcoa Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcoa Inc filed Critical Alcoa Inc
Publication of CN105070721A publication Critical patent/CN105070721A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及用于薄膜晶体管的铝基板。一种由再结晶铝合金构成的基板。有机聚合物层涂覆在该铝基板的顶表面。SiO2、SiN和Al2O3之一的层位于该有机聚合物上并且至少一个电极附着于该SiO2、SiN和Al2O3之一的层。一种方法,该方法包括在铝基板上沉积有机聚合物,退火该铝基板;在该有机聚合物上沉积SiO2、SiN和Al2O3之一的层;以及将电极附着于该SiO2、SiN和Al2O3之一的层。

Description

用于薄膜晶体管的铝基板
相关申请的交叉引用
本专利申请要求享有2014年4月30日提交的美国临时专利申请第61/986,640号的优先权,通过引用将其整体并入本文。
背景技术
薄膜晶体管(TFT)是通过在支承(但非导电的)基板上方沉积有源半导体层的薄膜而制造的特殊种类的场效应晶体管。这不同于其中半导体材料通常为基板(例如硅晶片)的传统晶体管。这些TFT是现代电子器件中的基本部件,所述现代电子器件包括例如传感器、成像器件和显示器件。由于TFT的主要应用是在液晶显示器中,因此常见的基板是玻璃。
发明内容
参照图1,器件包含再结晶的铝基板110,在铝基板110的顶表面上的有机聚合物120,在有机聚合物120上的二氧化硅层130以及附着于二氧化硅130的电极140。在一些实施方案中,若干其它层位于电极140和二氧化硅130上方从而形成薄膜晶体管100。在一些实施方案中,有机聚合物120直接位于铝基板110的顶表面上。在一些实施方案中,二氧化硅层130直接位于有机聚合物120上。
在一些实施方案中,再结晶的铝基板110包含1xxx、3xxx、5xxx或8xxx铝合金中的一种。在一些实施方案中,再结晶的铝基板110具有O状态。在一些实施方案中,再结晶的铝基板110具有0.005-0.020英寸范围内的厚度。在一些实施方案中,再结晶的铝基板110具有0.006-0.020英寸范围内的厚度。在一些实施方案中,再结晶的铝基板110具有0.013-0.014英寸范围内的厚度。
在一些实施方案中,有机聚合物120包含环氧树脂、丙烯酸树脂(acrylic)、聚酯或乙烯基树脂(vinyl)中的一种。在一些实施方案中,有机聚合物120具有800至2000道尔顿范围内的分子量。在一些实施方案中,有机聚合物120具有1000至2000道尔顿范围内的分子量。在一些实施方案中,能够通过辊涂(roll-coating)将有机聚合物120施加到铝的卷材(coil)。在一些实施方案中,有机聚合物120具有2.5-50微米范围内的厚度。在一些实施方案中,有机聚合物120具有5-12微米范围内的厚度。在一些实施方案中,有机聚合物120附着于再结晶铝基板110。
在一些实施方案中,作为二氧化硅的替代,在有机聚合物120上存在SiN层。在一些实施方案中,作为二氧化硅的替代,在有机聚合物120上存在Al2O3层。二氧化硅、SiN或Al2O3的层130足够厚使得电极140附着至二氧化硅、SiN或Al2O3的层130。在一些实施方案中,二氧化硅、SiN或Al2O3的层130具有750-1500埃范围内的厚度。在一些实施方案中,二氧化硅、SiN或Al2O3的层130具有1000-1250埃范围内的厚度。
附着的意思是不存在通过肉眼检查到的栅极电介质层或栅极的剥离。
在一些实施方案中,该器件包括薄膜晶体管100。
参考图2,一种方法包括:在铝基板上沉积有机聚合物200;退火该铝基板210;在铝基板上沉积二氧化硅、SiN或Al2O3的层220;以及将电极附着到二氧化硅的层230。
参考图3,在一些实施方案中,退火210包括将铝基板加热到550至650°F范围内的温度持续2至4小时300。在一些实施方案中,在退火期间,将铝基板保持在550至650°F范围内的温度下持续2至4小时。在一些实施方案中,退火包括将铝基板加热到600°F的温度持续4小时。
参考图4,在一些实施方案中,沉积有机聚合物200包括如下之一:逆向辊涂(reverserollcoating)、辊涂、狭缝模具式涂覆(slotdiecoating)、幕涂(curtaincoating)或喷涂(spraycoating)400。
在一些实施方案中,沉积二氧化硅、SiN或Al2O3的层包括射频(“RF”)溅射。在一些实施方案中,沉积二氧化硅、SiN或Al2O3的层包括在室温下的RF溅射。室温是在60°F-85°F范围内。RF溅射涉及使无线电波穿过惰性气体以产生正离子。靶材(其最终将成为沉积的层)被这些离子撞击并分解成覆盖该基板的细雾。
参考图5,在一些实施方案中,精加工铝基板500以使该铝基板具有25至100nm范围内的Ra值。在一些实施方案中,其中基板是金属基板,精加工步骤包括轧制(rolling)。在其它实施方案中该精加工包括化学增亮(chemicalbrightening)。
轧制意味着使用反向相对的机加工辊(machinedrolls),其中金属基板在辊隙(nip)之间穿过。这减小金属基板的厚度,并且在辊被充分抛光的条件下,金属基板将具有光亮的表面以及在25至200nm范围内的Ra值。
化学增亮意味着使用升高温度的酸,其选择性刻蚀金属表面。该刻蚀去除金属表面上的尖峰(peak),进而产生具有增加的镜面反射的表面。
一种方法包括在再结晶铝基板上的有机聚合物层上沉积二氧化硅层;以及将电极附着至二氧化硅层。
基板是支承材料。
电极是导体,通过该电板可使电进入或离开物体。
辊涂是通过使平坦基板穿过辊之间向其施加涂层的工艺。通过一个辅助辊将涂层施加到施加辊上,该施加辊跨传送的平坦基板滚动。存在两种类型的辊涂正向辊涂和逆向辊涂。在正向辊涂中,施料辊在与基板运动相同的方向上旋转。在逆向辊涂中,施料辊在基板的相反方向上旋转。狭缝模具式涂覆包括通过压力迫使涂覆液从储存室流出、穿过狭缝并且到达相对于狭缝运动的基板上。幕涂包括使传送装置上的水平平坦基板在落向基板的涂覆材料稳定流下方穿过。喷涂包括用液体喷雾涂覆基板。关于这些涂覆技术的更多信息可以参见《现代涂覆与干燥技术》(ModernCoatingandDryingTechnology),编者EdwardCohen和EdgarGutoff,Wiley-VCH,Inc.,isbn1-56081-097-1,1992,通过引用将其并入本文。
本文所提及的合金由2009年2月修订的《用于形变铝和形变铝合金的铝业协会国际合金命名和化学组成范围》(AluminumAssociationInternationalAlloyDesignationsandChemicalCompositionLimitsforWroughtAluminumandWroughtAluminumAlloys)定义。
附图说明
图1描绘了根据一个实施方案的TFT的侧剖视图;
图2说明了根据一个实施方案的方法;
图3说明了根据另一实施方案的方法;
图4说明了根据又一实施方案的方法;
图5说明了根据再一实施方案的方法;
图6示出了基板在退火前后的晶粒组织的比较;
图7说明了TFT的侧剖视图;
图8是具有W40μm和L26μm的沟道区域的图7所示TFT的版图的顶视图;
图9是示出了实施例2中的TFT的漏极电流相对于漏极电压的坐标图;和
图10是示出了实施例2中的TFT的传输特性的坐标图。
具体实施方式
实施例1
在未退火的、H状态(H-temper)铝基板上沉积有机聚合物层。这些有机聚合物层提供TFT制造所要求的绝缘特性和平坦化(即平滑)性质。将具有该有机聚合物层的铝基板在高温(例如300-325℃)下退火以获得所要求的热稳定性。典型地,当长时间暴露在高于260℃的温度时,有机聚合物涂层显示出差的性能。在316-320℃(600-610°F)的温度下进行热处理/退火研究持续三至四小时以研究绝缘的(例如涂覆有机聚合物的)铝基板的热稳定性。对于有机涂层性质领域的技术人员来说,执行该退火步骤不是显而易见的,因为有机层可能劣化。
测试铝基板的三种不同变体:(1型):两侧均涂覆有机聚合物(环氧树脂聚合物)并在316-320℃下退火4小时(在退火后基板具有T-状态)的AA8006H25P状态的基板;(2型):两侧均涂覆有机聚合物(环氧树脂聚合物)但不退火的AA8006H25P状态的基板;以及(3型):在前侧上仅涂覆紫外线(UV)可固化的有机聚合物(环氧丙烯酸酯聚合物)但不退火的AA5657H18状态的基板。
然后,对来自三种变体的每一种的几个样品进行RF溅射涂覆以150纳米(nm)的钼(Mo),并然后使其经受光刻处理以图案化/刻蚀Mo-层以便形成Mo电极。成功地执行该步骤证实了基板的完整性是与光刻加工是兼容的。
在脱胶(resiststripping)之后,使用硅烷和氧化亚氮作为反应气体通过等离子体增强化学气相沉积(PECVD)沉积100nm厚的二氧化硅(SiO2)膜。沉积温度是270℃并且在处理温度下总共暴露50分钟。在沉积步骤之后,评价基板和沉积的涂层的完整性。在PECVD步骤之后,仅1型铝基板没有任何裂纹。
在以上的PECVD步骤之后,通过执行第二光刻加工步骤(其导致第二图案)的来评价1型基板的尺寸稳定性。基于两图案之间的配准误差(registrationerror),确定该1型表现出跨150mm基板的3+1μm的收缩。这一结果证实了1型与IGZOTFT兼容。
尺度稳定性增加的一个原因是在退火步骤之后铝基板的显微组织的变化。再结晶被定义为由存储的变形能驱动的高角度晶界的形成和迁移,在变形的材料中形成新的晶粒组织。在这些研究中研究了应变/加工硬化的铝合金。该退火步骤提供能量从而形成新晶粒,这些新晶粒导致当暴露于光刻步骤时热稳定的基板。图6中描绘了再结晶的晶粒显微组织中的变化。
在棚极上附着棚极电介质层对于TFT的工作来说是重要的。在上述研究中,GaN2(氮化镓)栅极电介质层的附着是不充分的,从而导致不能工作的TFT器件。还发现替换不同的栅极(铝)结合相同的氮化镓(GaN2)电介质层也会产生附着问题。为了改善附着性,在平坦化的退火的1型铝基板上方沉积SiO2附加层。该SiO2附加层在栅极电介质层和栅极之间产生最佳的附着性。这种增加的附着性的原因在于该附加层(SiO2)有助于降低栅极和平坦化的铝基板之间的热膨胀系数(CTE)的失配。在沉积栅极电介质期间使用的温度使得附加层(SiO2)减轻/减小附着性损失的趋势。
测试程序:
-对来自每种基板的具有不同尺寸的TFT进行测试。
-在VDS=0.1V和+10V下,对于在-10V至+20V范围内的VGS,测量器件传输特性和栅极泄漏电流。
-使用线性外推法从在VDs=0.1V下得到的特性由最大跨导和阈值电压得到迁移率。
-自动探针台使得能够在整个晶片上检测器件特性。
实施例2
在上述实施例1的1型铝基板上制造非晶InGaZnOTFT。用有机层涂覆铝基板,该有机层不但用于平坦化铝表面而且为在其上的器件制造提供绝缘涂层。
涂覆的铝基板和在270℃下沉积的PECVD栅极电介质之间的热膨胀系数失配所引起的挑战(该挑战导致应力和附着性问题)被克服。通过在TFT制造开始之前在室温下在铝基板的有机涂层顶部上RF溅射薄SiO2层解决了该问题。
图7和8所示的TFT器件结构是具有S/D接触窗口的改进的刻蚀停止结构。首先,140nm的AlNd层形成栅极。然后,通过在270℃下的PECVD沉积110nm的SiO2叠层体作为栅极电介质。然后通过RF磁控管沉积40nm的a-IGZO和50nm的SiO2层以分别形成沟道层和第一钝化层。接下来,通过RIE系统干法刻蚀SiO2并通过稀HCl图案化IGZO层。在活性刻蚀之后,沉积具有50nm厚度的SiO2的第二钝化层。然后,通过干法刻蚀沉积栅极垫和源极/漏极接触窗。最后,通过剥离工艺图案化70nm的Mo和100nm的AlNd的双层形成源极和漏极。然后将该晶片在N2气氛中在300℃下退火持续总共两小时。
从VDS=0.1V下的最大跨导得到迁移率。具有26μm沟道长度和40μm沟道宽度的TFT显示8.6cm2V-1s-1(最大13.3)的平均场效应迁移率,约5V的阈值电压,小于1pA的最小截止电流,以及在Vds=+10V下大于107(大于108的最大值)的开关电流比。在最后的热退火之前,TFT表现出无调制以及由于IGZO膜的高电导率所致的高电流。
图9示出了具有14μm长度和32μm宽度的实施例2中的TFT上的晶体管的输出特性,对于从10至25V的Vg增长。图10示出了长度5μm和宽度20μm(右)的实施例2中的TFT上的晶体管的传输特性。
尽管已详细描述了本公开的各种实施方案,但是显然本领域技术人员将会想到这些实施方案的修改和调整。然而,应明确理解这些修改和调整是在本公开的精神和范围内。

Claims (20)

1.—种器件,包括:
a.由再结晶铝合金构成的基板;
b.位于该铝基板的顶表面上的有机聚合物;
c.位于该有机聚合物上的SiO2、SiN和Al2O3之一的层;以及
d.至少一个电极,其附着于所述SiO2、SiN和Al2O3之一的层。
2.如权利要求1的器件,其中该基板包括下列之一:AA1xxx、3xxx、5xxx和8xxx。
3.如权利要求1的器件,其中所述再结晶铝合金具有0状态。
4.如权利要求1的器件,其中所述有机聚合物具有在800至2000道尔顿范围内的分子量。
5.如权利要求1的器件,其中所述有机聚合物具有在1000至2000道尔顿范围内的分子量。
6.如权利要求1的器件,其中所述有机聚合物包括下列中的—种:环氧树脂、丙烯酸树脂、聚酯和乙烯基树脂。
7.如权利要求1的器件,其中所述基板具有在0.005英寸-0.020英寸的范围内的厚度。
8.如权利要求1的器件,其中所述基板具有在0.006英寸-0.020英寸的范围内的厚度。
9.如权利要求1的器件,其中所述有机聚合物具有在2.5-50微米的范围内的厚度。
10.如权利要求1的器件,其中所述有机聚合物具有在5-12微米的范围内的厚度。
11.如权利要求1的器件,其中所述SiO2、SiN和Al2O3之一的层具有在750-1500埃范围内的厚度。
12.如权利要求1的器件,其中所述SiO2、SiN和Al2O3之一的层具有在1000-1250埃范围内的厚度。
13.如权利要求1的器件,其中该器件包括薄膜晶体管。
14.—种方法,包括:
a.在铝基板上沉积有机聚合物;
b.退火该铝基板;
c.在该有机聚合物上沉积SiO2、SiN和Al2O3之一的层;以及
d.将电极附着至所述SiO2、SiN和Al2O3之一的层。
15.如权利要求17的方法,其中该铝基板包括:
a.顶表面;以及
b.顶表面上的孔。
16.如权利要求17的方法,其中所述铝基板在退火前具有H状态并且在退火后具有0状态。
17.如权利要求17的方法,其中退火包括将铝基板加热到550°F至650°F范围内的温度持续2小时至4小时。
18.如权利要求17的方法,其中沉积有机聚合物包括下列之一:辊涂、逆向辊涂、狭缝模具式涂覆、幕涂和喷涂。
19.如权利要求17的方法,其中沉积所述SiO2、SiN和Al2O3之一的层包括RF溅射。
20.如权利要求17的方法,该方法还包括:在步骤a.在铝基板上沉积有机聚合物之前,精加工该铝基板以具有25至100nm范围内的Ra值。
CN201510409901.0A 2014-04-30 2015-04-30 用于薄膜晶体管的铝基板 Pending CN105070721A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461986640P 2014-04-30 2014-04-30
US61/986,640 2014-04-30

Publications (1)

Publication Number Publication Date
CN105070721A true CN105070721A (zh) 2015-11-18

Family

ID=54355836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510409901.0A Pending CN105070721A (zh) 2014-04-30 2015-04-30 用于薄膜晶体管的铝基板

Country Status (3)

Country Link
US (1) US20150318403A1 (zh)
CN (1) CN105070721A (zh)
WO (1) WO2015168425A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090293946A1 (en) * 2008-06-03 2009-12-03 Ching-Fuh Lin Mixed-typed heterojunction thin-film solar cell structure and method for fabricating the same
US20100090201A1 (en) * 2008-10-14 2010-04-15 Xerox Corporation Organic thin film transistors
CN103311455A (zh) * 2012-03-13 2013-09-18 乐金显示有限公司 制造薄膜晶体管基板及使用它的有机发光显示装置的方法
US20140083508A1 (en) * 2012-09-25 2014-03-27 Research Foundation Of The City University Of New York Method for forming an aluminum organic photovoltaic cell electrode and electrically conducting product thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220985B2 (en) * 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090293946A1 (en) * 2008-06-03 2009-12-03 Ching-Fuh Lin Mixed-typed heterojunction thin-film solar cell structure and method for fabricating the same
US20100090201A1 (en) * 2008-10-14 2010-04-15 Xerox Corporation Organic thin film transistors
CN103311455A (zh) * 2012-03-13 2013-09-18 乐金显示有限公司 制造薄膜晶体管基板及使用它的有机发光显示装置的方法
US20140083508A1 (en) * 2012-09-25 2014-03-27 Research Foundation Of The City University Of New York Method for forming an aluminum organic photovoltaic cell electrode and electrically conducting product thereof

Also Published As

Publication number Publication date
WO2015168425A1 (en) 2015-11-05
US20150318403A1 (en) 2015-11-05

Similar Documents

Publication Publication Date Title
JP6326270B2 (ja) 薄膜トランジスタおよびその製造方法
JP5015473B2 (ja) 薄膜トランジスタアレイ及びその製法
CN103165598B (zh) 包括薄膜晶体管的阵列基板及其制造方法
CN103000694B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103208526B (zh) 一种半导体器件及其制造方法
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
JP6498745B2 (ja) 薄膜トランジスタの製造方法
US11843057B2 (en) Oxide semiconductor transistor having dual gate structure and method of fabricating the same
CN103500738A (zh) 含刻蚀阻挡层的半导体器件及其制造方法和应用
CN105655291B (zh) 一种阵列基板的制作方法、阵列基板和显示面板
Cho et al. Highly stable, high mobility Al: SnZnInO back-channel etch thin-film transistor fabricated using PAN-based wet etchant for source and drain patterning
Eun et al. Mechanical flexibility of zinc oxide thin-film transistors prepared by transfer printing method
Lin et al. Fabrication of high-performance ZnO thin-film transistors with submicrometer channel length
US20170104033A1 (en) Array substrate and manufacturing method for the same
WO2021035923A1 (zh) Tft器件及其制备方法、tft阵列基板、显示装置
JP7060366B2 (ja) 薄膜デバイス
KR101887299B1 (ko) 산화물 박막트랜지스터 및 그 제조방법
CN105070721A (zh) 用于薄膜晶体管的铝基板
US20130187149A1 (en) Thin-film transistor and method for manufacturing the same
CN108615735A (zh) 一种阵列基板、显示装置及阵列基板的制作方法
CN109346412B (zh) 一种薄膜晶体管的制造方法及薄膜晶体管
CN107240550B (zh) 薄膜晶体管制造方法及阵列基板的制作方法
US9349843B2 (en) Method for manufacturing thin-film transistor
JP5239295B2 (ja) ゲート絶縁膜の評価方法、薄膜トランジスタ基板の評価方法及び薄膜トランジスタ基板の製造方法
Li et al. ZnO thin film transistors for more than just displays

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151118