CN105049177B - 具有脉冲效应的时滞超混沌神经网络电路 - Google Patents
具有脉冲效应的时滞超混沌神经网络电路 Download PDFInfo
- Publication number
- CN105049177B CN105049177B CN201510428010.XA CN201510428010A CN105049177B CN 105049177 B CN105049177 B CN 105049177B CN 201510428010 A CN201510428010 A CN 201510428010A CN 105049177 B CN105049177 B CN 105049177B
- Authority
- CN
- China
- Prior art keywords
- resistance
- operational amplifiers
- module
- input
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了属于非线性电路领域的一种具有脉冲效应的时滞超混沌神经网络电路。该神经网络电路包括整合电路、时滞模块、激励模块和加法电路组成,能够产生在脉冲信号干扰下的混沌信号;其中,整合电路由U1运算放大器、U2运算放大器、U5运算放大器、U6运算放大器、U3运算放大器和U9运算放大器构成;时滞模块包括第一时滞模块HB1和第二时滞模块HB5;激励模块包括第一激励模块HB2、第二激励模块HB3、第三激励模块HB4和第四激励模块HB6;加法电路包括第一加法电路HB119和第二加法电路HB120;本发明与以往技术相比,其改进之处在于可以通过调整脉冲电压值,来表现不同干扰下的时滞超混沌神经网络相图。
Description
技术领域
本发明属于非线性电路领域,特别一种具有脉冲效应的时滞超混沌神经网络电路。
背景技术
神经网络是一种复杂的动态系统,选择合适的参数,系统可以表现出混沌特性。神经网络电路属于非线性电路的一个重要组成部分,混沌神经网络电路由于具有较强的隐蔽性,所以可以在保密通信,图像处理等方面有着巨大的使用价值。现有阶段的神经网络电路考虑的是正常工作状态,而实际电路中,大多具有很多的干扰。因此,具有脉冲效应的超混沌神经网络可以更好的反映实际电路中的脉冲干扰,在保密通信中具有更好的适应性。
发明内容
本发明的目的是提出了一种具有脉冲效应的时滞超混沌神经网络电路,其特征在于,该神经网络电路由整合电路、时滞模块、激励模块和加法电路组成,能够产生在脉冲信号干扰下的混沌信号;其中,整合电路由运算放大器U1运算放大器、U2运算放大器、U5运算放大器、U6运算放大器、U3运算放大器和U9运算放大器构成;时滞模块包括第一时滞模块HB1和第二时滞模块HB5;激励模块包括第一激励模块HB2、第二激励模块HB3、第三激励模块HB4和第四激励模块HB6;加法电路包括第一加法电路HB119和第二加法电路HB120;
所述该神经网络电路具体组成是U3运算放大器输出端X2与脉冲信号电压V1接入第二加法电路HB120的两个输入端,第二加法电路HB120输出端分别接入第一激励模块HB2;第一激励模块HB2输出端与R3电阻的一端相连,R3电阻的另一端接入U1运算放大器的反相输入端,U1运算放大器的反相输入端和输出端之间接入R4电阻;U1运算放大器的同相输入端接地,U1运算放大器的输出端与R5电阻一端相接,R5电阻另一端分别与U9运算放大器的反相输入端、电容C1的一端、R1电阻的一端、R8电阻的一端相接;C1电容的另一端与U9运算放大器输出端连接;U9运算放大器输出端X1与脉冲信号电压V1接入第一加法电路HB119的两个输入端,U9运算放大器的同相输入端接地;R8电阻另一端与U2运算放大器的输出端相接,U2运算放大器的反相输入端和输出端之间接入R7电阻,U2运算放大器的同相输入端接地;R1电阻的另一端与第一加法电路HB119输出端、第三激励模块HB4和第二时滞模块HB5的输入端连接;U2运算放大器的反相输入端串联R6电阻、第二激励模块HB3、第一时滞模块HB1和第二加法电路HB120输出端;第三激励模块HB4的输出端连接R13电阻的一端,R13电阻的另一端连接R14电阻的一端和U5运算放大器的反相输入端,U5运算放大器的反相输入端和输出端之间接入R14电阻,U5运算放大器的同相输入端接地;U9运算放大器输出端X1与脉冲信号电压V1接入第一加法电路HB119的两个输入端,第一加法电路HB119输出端接入第三激励模块HB4和第二时滞模块HB5的输入端,U5运算放大器的输出端与电阻R15一端相接,R15另一端与U3运算放大器的反相输入端、R9电阻一端、C2电容一端和R18电阻一端相接;U3运算放大器反相输入端和输出端之间接入电容C2,U3运算放大器的同相输入端接地;U3运算放大器输出端X2与脉冲信号电压V1接入第二加法电路HB120的两个输入端,第二加法电路HB120输出端与R9电阻另一端相接;第二时滞模块HB5的输出端与第四激励模块HB6输入端连接,第四激励模块HB6输出端与R16电阻一端相接,电阻R16另一端接入U6运算放大器的反相输入端,U6运算放大器的反相输入端和输出端之间接入R17电阻,U6运算放大器的同相输入端接地,U6运算放大器的输出端与电阻R18一端相接,R18另一端与U3运算放大器的反相输入端相接。
所述时滞模块特征是两个时滞模块结构相同;其模块的输入端xt与R161电阻和R158电阻的一端相接,R161电阻的另一端接入U50运算放大器的同相输入端,R158电阻的另一端接入U50运算放大器的反相输入端,U50运算放大器的同相输入端和地之间接入C34电容,U50运算放大器的反相输入端和输出端接入R2电阻,U50运算放大器的输出端xt-1接入激励模块的输入端。
所述激励模块特征是四个激励模块结构相同:每个激励模块包括3个上线模块和4个下线模块;第一个上线模块HB7输入端的down端口接入直流电压0V,up端口接入直流电压3.14V,第一个下线模块HB8输入端的down端口接入直流电压3.14V,up端口接入直流电压6.28V,第二上线模块HB9输入端的down端口接入直流电压6.28V,up端口接入直流电压9.52V,第二下线模块HB10输入端的down端口接入直流电压-3.14V,up端口接入直流电压0V,第三上线模块HB11输入端的down端口接入直流电压-6.28V,up端口接入直流电压-3.14V,第三下线模块HB12输入端的down端口接入直流电压-9.52V,up端口接入直流电压-6.28V;每个激励模块输入端接入所有上线模块和下线模块输入端的input端口x,所有上线模块和下线模块输出端的output端口分别与阻值相等的R20电阻、R19电阻、R23电阻、R22电阻、R25电阻和R26电阻的一端相接,这些电阻的另一端分别接入U7A运算放大器的反相输入端,U7A运算放大器的同相输入端接地,U7A运算放大器的反相输入端和输出端之间接入R21电阻,U7A运算放大器的输出端接入所述激励模块的输出端fx。
所述加法电路特征是:两个加法电路结构相同;加法电路的IO1输入端与R809电阻一端相接,R809电阻的另一端与U36A运算放大器的反相输入端相接;加法电路的IO2输入端与R810电阻一端相接,R810电阻的另一端与U36A运算放大器的反相输入端相接,U36A运算放大器的同相输入端接地,反相输入端和输出端之间接入R811电阻;U36A运算放大器输出端和R813电阻一端相接,R813电阻另一端接U38B运算放大器的反相输入端,U38B运算放大器的同相输入端接地,反相输入端和输出端之间接入R815电阻,U38B运算放大器输出端为加法电路的IO3输出端。
所述整合电路所加的脉冲信号电压是可调电压。
所述上线模块特征是:各个上线模块的结构相同,每个上线模块的input端口接入U14A运算放大器的同相输入端,上线模块down端口接入U14A运算放大器的反相输入端,U14A运算放大器的输出端与R135电阻一端相接,R135电阻的另一端接入第一继电器K1的线圈正极,第一继电器K1的线圈负极接地;第七稳压二极管D7正极接地,负极接第一继电器K1的线圈正极,第一继电器K1电极的一端接入直流电压-0.5V,另一端接入R138电阻一端,R138电阻另一端分别与U12A运算放大器的反相输入端、R137电阻一端和R139电阻一端;R139电阻连接U12A运算放大器的反相输入端和同相输入端之间,U12A运算放大器的同相输入端接地;上线模块的input端口接入U15A运算放大器的反相输入端,上线模块的up端口接入U15A运算放大器的同相输入端,U15A运算放大器的输出端与R136电阻一端相接,R136电阻的另一端接入第二继电器K2的线圈正极,其线圈负极接地,第八稳压二极管D8正极接地,负极接第二继电器K2的线圈正极,第二继电器K2电极的一端接入直流电压-0.5V,电极的另一端接入R137电阻,R137另一端接入U12A运算放大器的反相输入端;U12A运算放大器输出端接入U13A运算放大器的同相输入端;U13A运算放大器的反相输入端接入直流电压0.8V,U13A的输出端与R140电阻一端相接,R140电阻另一端接入第三继电器K3的线圈正极,线圈负极接地,第一稳压二极管D1正极接地,负极接第三继电器K3的线圈正极,第三继电器K3的电极的一端接入U13A运算放大器的同相输入端,第三继电器K3的电极的另一端接入上线模块的输出端output端口。
所述下线模块特征是:各个下线模块的结构相同,基本组成与上线模块相同;每个下线模块的输入端input端口接入U18A运算放大器的同相输入端,每个下线模块的down端口接入U18A运算放大器的反相输入端,U18A运算放大器的输出端与R141电阻一端相接,R141的另一端接入第四继电器K4的线圈正极,线圈负极接地,第二稳压二极管D2正极接地,负极接第四继电器K4的线圈正极,第四继电器K4的电极一端接直流电压0.5V,另一端接R144电阻一端,R144电阻另一端接入U16A运算放大器的反相输入端;上线模块输入端input端口接入U19A运算放大器的反相输入端,上线模块up端口接入U19A运算放大器的同相输入端,U19A运算放大器的输出端与R142电阻一端相接,R142电阻的另一端接第五继电器K5的线圈正极,线圈负极接地,第三稳压二极管D3正极接地,负极接第五继电器K5的线圈正极,第五继电器K5电极一端接直流电压0.5V,电极的另一端接入R143电阻,R143电阻另一端接入U16A运算放大器的反相输入端;U16A运算放大器的同相输入端接地,U16A运算放大器反相输入端与输出端之间接入R145电阻,U16A运算放大器输出端接U17A运算放大器的反相输入端,U17A运算放大器的同相输入端接直流电压-0.8V,U17A运算放大器的输出端与R146电阻一端相接,R146电阻的另一端接第六继电器K6的线圈正极,线圈负极接地,第四稳压二极管D4正极接地,负极接第六继电器K6的线圈正极,第六继电器K6电极一端接U17A运算放大器的同相输入端,第六继电器K6电极另一端接入下线模块的输出端output端口。
本发明的有益效果是:可以输出X1-X2的混沌相图,可以在示波器上显示这种混沌信号;可以调整脉冲信号电压V1的值来模拟实际情况下的各种干扰,实现不同扰动下的混沌相图。
附图说明
图1为具有脉冲效应的时滞超混沌神经网络电路原理图中的整合电路结构图
图2为具有脉冲效应的时滞超混沌神经网络电路原理图中的时滞电路
图3为具有脉冲效应的时滞超混沌神经网络电路原理图中的激励电路
图4为具有脉冲效应的时滞超混沌神经网络电路原理图中的上线电路
图5为具有脉冲效应的时滞超混沌神经网络电路原理图中的下线电路
图6为具有脉冲效应的时滞超混沌神经网络电路原理图中的加法电路
图7具有脉冲效应的时滞超混沌神经网络电路输出混沌相图X1-X2
具体实施方式
本发明提出一种具有脉冲效应的时滞超混沌神经网络电路;下面结合附图予以说明。
如图1所示为具有脉冲效应的时滞超混沌神经网络电路原理图。该神经网络电路由整合电路、时滞模块、激励模块和加法电路组成,能够产生在脉冲信号干扰下的混沌信号(如图7所示的具有脉冲效应的时滞超混沌神经网络电路输出混沌相图X1-X2);其中,整合电路由运算放大器U1运算放大器、U2运算放大器、U5运算放大器、U6运算放大器、U3运算放大器和U9运算放大器构成;
所述该神经网络电路具体组成是U3运算放大器输出端X2与脉冲信号电压V1接入第二加法电路HB120的两个输入端,第二加法电路HB120输出端分别接入第一激励模块HB2;第一激励模块HB2输出端与R3电阻的一端相连,R3电阻的另一端接入U1运算放大器的反相输入端,U1运算放大器的反相输入端和输出端之间接入R4电阻;U1运算放大器的同相输入端接地,U1运算放大器的输出端与R5电阻一端相接,R5电阻另一端分别与U9运算放大器的反相输入端、电容C1的一端、R1电阻的一端、R8电阻的一端相接;C1电容的另一端与U9运算放大器输出端连接;U9运算放大器输出端X1与脉冲信号电压V1接入第一加法电路HB119的两个输入端,U9运算放大器的同相输入端接地;R8电阻另一端与U2运算放大器的输出端相接,U2运算放大器的反相输入端和输出端之间接入R7电阻,U2运算放大器的同相输入端接地;R1电阻的另一端与第一加法电路HB119输出端、第三激励模块HB4和第二时滞模块HB5的输入端连接;U2运算放大器的反相输入端串联R6电阻、第二激励模块HB3、第一时滞模块HB1和第二加法电路HB120输出端;第三激励模块HB4的输出端连接R13电阻的一端,R13电阻的另一端连接R14电阻的一端和U5运算放大器的反相输入端,U5运算放大器的反相输入端和输出端之间接入R14电阻,U5运算放大器的同相输入端接地;U9运算放大器输出端X1与脉冲信号电压V1接入第一加法电路HB119的两个输入端,第一加法电路HB119输出端接入第三激励模块HB4和第二时滞模块HB5的输入端,U5运算放大器的输出端与电阻R15一端相接,R15另一端与U3运算放大器的反相输入端、R9电阻一端、C2电容一端和R18电阻一端相接;U3运算放大器反相输入端和输出端之间接入电容C2,U3运算放大器的同相输入端接地;U3运算放大器输出端X2与脉冲信号电压V1接入第二加法电路HB120的两个输入端,第二加法电路HB120输出端与R9电阻另一端相接;第二时滞模块HB5的输出端与第四激励模块HB6输入端连接,第四激励模块HB6输出端与R16电阻一端相接,电阻R16另一端接入U6运算放大器的反相输入端,U6运算放大器的反相输入端和输出端之间接入R17电阻,U6运算放大器的同相输入端接地,U6运算放大器的输出端与电阻R18一端相接,R18另一端与U3运算放大器的反相输入端相接;所述整合电路所加的脉冲信号电压是可调电压。
所述时滞模块包括第一时滞模块HB1和第二时滞模块HB5(如图2所示),两个时滞模块结构相同;其模块的输入端xt与R161电阻和R158电阻的一端相接,R161电阻的另一端接入U50运算放大器的同相输入端,R158电阻的另一端接入U50运算放大器的反相输入端,U50运算放大器的同相输入端和地之间接入C34电容,U50运算放大器的反相输入端和输出端接入R2电阻,U50运算放大器的输出端xt-1接入激励模块的输入端。
所述激励模块包括第一激励模块HB2、第二激励模块HB3、第三激励模块HB4和第四激励模块HB6(如图3所示);激励模块特征是四个激励模块结构相同:每个激励模块包括3个上线模块和4个下线模块;第一个上线模块HB7输入端的down端口接入直流电压0V,up端口接入直流电压3.14V,第一个下线模块HB8输入端的down端口接入直流电压3.14V,up端口接入直流电压6.28V,第二上线模块HB9输入端的down端口接入直流电压6.28V,up端口接入直流电压9.52V,第二下线模块HB10输入端的down端口接入直流电压-3.14V,up端口接入直流电压0V,第三上线模块HB11输入端的down端口接入直流电压-6.28V,up端口接入直流电压-3.14V,第三下线模块HB12输入端的down端口接入直流电压-9.52V,up端口接入直流电压-6.28V;每个激励模块输入端接入所有上线模块和下线模块输入端的input端口x,所有上线模块和下线模块输出端的output端口分别与阻值相等的R20电阻、R19电阻、R23电阻、R22电阻、R25电阻和和R26电阻的一端相接,这些电阻的另一端分别接入U7A运算放大器的反相输入端,U7A运算放大器的同相输入端接地,U7A运算放大器的反相输入端和输出端之间接入R21电阻,U7A运算放大器的输出端接入所述激励模块的输出端fx。
所述上线模块特征是:各个上线模块的结构相同(如图4所示),每个上线模块的input端口接入U14A运算放大器的同相输入端,上线模块down端口接入U14A运算放大器的反相输入端,U14A运算放大器的输出端与R135电阻一端相接,R135电阻的另一端接入第一继电器K1的线圈正极,第一继电器K1的线圈负极接地;第七稳压二极管D7正极接地,负极接第一继电器K1的线圈正极,第一继电器K1电极的一端接入直流电压-0.5V,另一端接入R138电阻一端,R138电阻另一端分别与U12A运算放大器的反相输入端、R137电阻一端和R139电阻一端;R139电阻连接U12A运算放大器的反相输入端和同相输入端之间,U12A运算放大器的同相输入端接地;上线模块的input端口接入U15A运算放大器的反相输入端,上线模块的up端口接入U15A运算放大器的同相输入端,U15A运算放大器的输出端与R136电阻一端相接,R136电阻的另一端接入第二继电器K2的线圈正极,其线圈负极接地,第八稳压二极管D8正极接地,负极接第二继电器K2的线圈正极,第二继电器K2电极的一端接入直流电压-0.5V,电极的另一端接入R137电阻,R137另一端接入U12A运算放大器的反相输入端;U12A运算放大器输出端接入U13A运算放大器的同相输入端;U13A运算放大器的反相输入端接入直流电压0.8V,U13A的输出端与R140电阻一端相接,R140电阻另一端接入第三继电器K3的线圈正极,线圈负极接地,第一稳压二极管D1正极接地,负极接第三继电器K3的线圈正极,第三继电器K3的电极的一端接入U13A运算放大器的同相输入端,第三继电器K3的电极的另一端接入上线模块的输出端output端口。
所述下线模块特征是:各个下线模块的结构相同,基本组成与上线模块相同;(如图5所示)每个下线模块的输入端input端口接入U18A运算放大器的同相输入端,每个下线模块的down端口接入U18A运算放大器的反相输入端,U18A运算放大器的输出端与R141电阻一端相接,R141的另一端接入第四继电器K4的线圈正极,线圈负极接地,第二稳压二极管D2正极接地,负极接第四继电器K4的线圈正极,第四继电器K4的电极一端接直流电压0.5V,另一端接R144电阻一端,R144电阻另一端接入U16A运算放大器的反相输入端;上线模块输入端input端口接入U19A运算放大器的反相输入端,上线模块up端口接入U19A运算放大器的同相输入端,U19A运算放大器的输出端与R142电阻一端相接,R142电阻的另一端接第五继电器K5的线圈正极,线圈负极接地,第三稳压二极管D3正极接地,负极接第五继电器K5的线圈正极,第五继电器K5电极一端接直流电压0.5V,电极的另一端接入R143电阻,R143电阻另一端接入U16A运算放大器的反相输入端;U16A运算放大器的同相输入端接地,U16A运算放大器反相输入端与输出端之间接入R145电阻,U16A运算放大器输出端接U17A运算放大器的反相输入端,U17A运算放大器的同相输入端接直流电压-0.8V,U17A运算放大器的输出端与R146电阻一端相接,R146电阻的另一端接第六继电器K6的线圈正极,线圈负极接地,第四稳压二极管D4正极接地,负极接第六继电器K6的线圈正极,第六继电器K6电极一端接U17A运算放大器的同相输入端,第六继电器K6电极另一端接入下线模块的输出端output端口。
所述加法电路包括第一加法电路HB119和第二加法电路HB120;加法电路特征是两个加法电路结构相同(如图6所示);加法电路的IO1输入端与R809电阻一端相接,R809电阻的另一端与U36A运算放大器的反相输入端相接;加法电路的IO2输入端与R810电阻一端相接,R810电阻的另一端与U36A运算放大器的反相输入端相接,U36A运算放大器的同相输入端接地,反相输入端和输出端之间接入R811电阻;U36A运算放大器输出端和R813电阻一端相接,R813电阻另一端接U38B运算放大器的反相输入端,U38B运算放大器的同相输入端接地,反相输入端和输出端之间接入R815电阻,U38B运算放大器输出端为加法电路的IO3输出端。
本发明的实施的元器件参数如下:脉冲电压V1为1ms输出0.01ms的1V的周期电压,运算放大器型号为LM358,二极管型号为1N4148,继电器型号为EDR201A05。整合电路:R1=R3=R5=R6=R8=R13=R9=R15=R16=R18=1.0kΩ,R4=3.0kΩ,R7=5.0kΩ,R14=5.0kΩ,R17=3.0kΩ,C1=C2=1μF;时滞电路:R2=R158=1.0kΩ,R161=0.5kΩ,C34=1μF;激励电路:R19=R20=R21=R22=R23=R25=R26=R57=1kΩ;上线电路:R135=R136=R137=R138=R139=R140=1.0kΩ;下线电路:R141=R142=R143=R144=R145=R146=1.0kΩ;加法电路:R809=R810=R811=R813=R815=1.0kΩ。
Claims (7)
1.一种具有脉冲效应的时滞超混沌神经网络电路,其特征在于,该神经网络电路由整合电路、时滞模块、激励模块和加法电路组成,能够产生在脉冲信号干扰下的混沌信号;其中,整合电路由U1运算放大器、U2运算放大器、U5运算放大器、U6运算放大器、U3运算放大器和U9运算放大器构成;时滞模块包括第一时滞模块(HB1)和第二时滞模块(HB5);激励模块包括第一激励模块(HB2)、第二激励模块(HB3)、第三激励模块(HB4)和第四激励模块(HB6);加法电路包括第一加法电路(HB119)和第二加法电路(HB120);
所述该神经网络电路具体组成是U3运算放大器输出端(X2)与脉冲信号电压V1接入第二加法电路(HB120)的两个输入端,第二加法电路(HB120)输出端分别接入第一激励模块(HB2);第一激励模块(HB2)输出端与R3电阻的一端相连,R3电阻的另一端接入U1运算放大器的反相输入端,U1运算放大器的反相输入端和输出端之间接入R4电阻;U1运算放大器的同相输入端接地,U1运算放大器的输出端与R5电阻一端相接,R5电阻另一端分别与U9运算放大器的反相输入端、C1电容的一端、R1电阻的一端、R8电阻的一端相接;C1电容的另一端与U9运算放大器输出端连接;U9运算放大器输出端(X1)与脉冲信号电压V1接入第一加法电路(HB119)的两个输入端,U9运算放大器的同相输入端接地;R8电阻另一端与U2运算放大器的输出端相接,U2运算放大器的反相输入端和输出端之间接入R7电阻,U2运算放大器的同相输入端接地;R1电阻的另一端与第一加法电路(HB119)输出端、第三激励模块(HB4)和第二时滞模块(HB5)的输入端连接;U2运算放大器的反相输入端串联R6电阻、第二激励模块(HB3)、第一时滞模块(HB1)和第二加法电路(HB120)输出端;第三激励模块(HB4)的输出端连接R13电阻的一端,R13电阻的另一端连接R14电阻的一端和U5运算放大器的反相输入端,U5运算放大器的反相输入端和输出端之间接入R14电阻,U5运算放大器的同相输入端接地;U9运算放大器输出端(X1)与脉冲信号电压V1接入第一加法电路(HB119)的两个输入端,第一加法电路(HB119)输出端接入第三激励模块(HB4)和第二时滞模块(HB5)的输入端,U5运算放大器的输出端与电阻R15一端相接,R15另一端与U3运算放大器的反相输入端、R9电阻一端、C2电容一端和R18电阻一端相接;U3运算放大器反相输入端和输出端之间接入C2电容,U3运算放大器的同相输入端接地;U3运算放大器输出端(X2)与脉冲信号电压V1接入第二加法电路(HB120)的两个输入端,第二加法电路(HB120)输出端与R9电阻另一端相接;第二时滞模块(HB5)的输出端与第四激励模块(HB6)输入端连接,第四激励模块(HB6)输出端与R16电阻一端相接,R16电阻另一端接入U6运算放大器的反相输入端,U6运算放大器的反相输入端和输出端之间接入R17电阻,U6运算放大器的同相输入端接地,U6运算放大器的输出端与R18电阻一端相接,R18电阻另一端与U3运算放大器的反相输入端相接。
2.根据权利要求1所述一种具有脉冲效应的时滞超混沌神经网络电路,其特征在于,所述时滞模块特征是两个时滞模块结构相同;其模块的输入端(xt)与R161电阻和R158电阻的一端相接,R161电阻的另一端接入U50运算放大器的同相输入端,R158电阻的另一端接入U50运算放大器的反相输入端,U50运算放大器的同相输入端和地之间接入C34电容,U50运算放大器的反相输入端和输出端接入R2电阻,U50运算放大器的输出端(xt-1)接入激励模块的输入端。
3.根据权利要求1所述一种具有脉冲效应的时滞超混沌神经网络电路,其特征在于,所述激励模块特征是四个激励模块结构相同:每个激励模块包括3个上线模块和4个下线模块;第一个上线模块(HB7)输入端的down端口接入直流电压0V,up端口接入直流电压3.14V,第一个下线模块(HB8)输入端的down端口接入直流电压3.14V,up端口接入直流电压6.28V,第二上线模块(HB9)输入端的down端口接入直流电压6.28V,up端口接入直流电压9.52V,第二下线模块(HB10)输入端的down端口接入直流电压-3.14V,up端口接入直流电压0V,第三上线模块(HB11)输入端的down端口接入直流电压-6.28V,up端口接入直流电压-3.14V,第三下线模块(HB12)输入端的down端口接入直流电压-9.52V,up端口接入直流电压-6.28V;每个激励模块输入端接入所有上线模块和下线模块输入端的input端口(x),所有上线模块和下线模块输出端的output端口分别与阻值相等的R20电阻、R19电阻、R23电阻、R22电阻、R25电阻和R26电阻的一端相接,这些电阻的另一端分别接入U7A运算放大器的反相输入端,U7A运算放大器的同相输入端接地,U7A运算放大器的反相输入端和输出端之间接入R21电阻,U7A运算放大器的输出端接入所述激励模块的输出端(fx)。
4.根据权利要求1所述一种具有脉冲效应的时滞超混沌神经网络电路,其特征在于,所述加法电路特征是:两个加法电路结构相同;加法电路的IO1输入端与R809电阻一端相接,R809电阻的另一端与U36A运算放大器的反相输入端相接;加法电路的IO2输入端与R810电阻一端相接,R810电阻的另一端与U36A运算放大器的反相输入端相接,U36A运算放大器的同相输入端接地,反相输入端和输出端之间接入R811电阻;U36A运算放大器输出端和R813电阻一端相接,R813电阻另一端接U38B运算放大器的反相输入端,U38B运算放大器的同相输入端接地,反相输入端和输出端之间接入R815电阻,U38B运算放大器输出端为加法电路的IO3输出端。
5.根据权利要求1所述一种具有脉冲效应的时滞超混沌神经网络电路,其特征在于,所述整合电路所加的脉冲信号电压是可调电压。
6.根据权利要求3所述一种具有脉冲效应的时滞超混沌神经网络电路,其特征在于,所述上线模块特征是:各个上线模块的结构相同,每个上线模块的input端口接入U14A运算放大器的同相输入端,上线模块down端口接入U14A运算放大器的反相输入端,U14A运算放大器的输出端与R135电阻一端相接,R135电阻的另一端接入第一继电器(K1)的线圈正极,第一继电器(K1)的线圈负极接地;第七稳压二极管(D7)正极接地,负极接第一继电器(K1)的线圈正极,第一继电器(K1)电极的一端接入直流电压-0.5V,另一端接入R138电阻一端,R138电阻另一端分别与U12A运算放大器的反相输入端、R137电阻一端和R139电阻一端;R139电阻连接U12A运算放大器的反相输入端和同相输入端之间,U12A运算放大器的同相输入端接地;上线模块的input端口接入U15A运算放大器的反相输入端,上线模块的up端口接入U15A运算放大器的同相输入端,U15A运算放大器的输出端与R136电阻一端相接,R136电阻的另一端接入第二继电器(K2)的线圈正极,其线圈负极接地,第八稳压二极管(D8)正极接地,负极接第二继电器(K2)的线圈正极,第二继电器(K2)电极的一端接入直流电压-0.5V,电极的另一端接入R137电阻,R137另一端接入U12A运算放大器的反相输入端;U12A运算放大器输出端接入U13A运算放大器的同相输入端;U13A运算放大器的反相输入端接入直流电压0.8V,U13A的输出端与R140电阻一端相接,R140电阻另一端接入第三继电器(K3)的线圈正极,线圈负极接地,第一稳压二极管(D1)正极接地,负极接第三继电器(K3)的线圈正极,第三继电器(K3)的电极的一端接入U13A运算放大器的同相输入端,第三继电器(K3)的电极的另一端接入上线模块的输出端output端口。
7.根据权利要求3所述一种具有脉冲效应的时滞超混沌神经网络电路,其特征在于,所述下线模块特征是:各个下线模块的结构相同,基本组成与上线模块相同;每个下线模块的输入端input端口接入U18A运算放大器的同相输入端,每个下线模块的down端口接入U18A运算放大器的反相输入端,U18A运算放大器的输出端与R141电阻一端相接,R141的另一端接入第四继电器(K4)的线圈正极,线圈负极接地,第二稳压二极管(D2)正极接地,负极接第四继电器(K4)的线圈正极,第四继电器(K4)的电极一端接直流电压0.5V,另一端接R144电阻一端,R144电阻另一端接入U16A运算放大器的反相输入端;上线模块输入端input端口接入U19A运算放大器的反相输入端,上线模块up端口接入U19A运算放大器的同相输入端,U19A运算放大器的输出端与R142电阻一端相接,R142电阻的另一端接第五继电器(K5)的线圈正极,线圈负极接地,第三稳压二极管(D3)正极接地,负极接第五继电器(K5)的线圈正极,第五继电器(K5)电极一端接直流电压0.5V,电极的另一端接入R143电阻,R143电阻另一端接入U16A运算放大器的反相输入端;U16A运算放大器的同相输入端接地,U16A运算放大器反相输入端与输出端之间接入R145电阻,U16A运算放大器输出端接U17A运算放大器的反相输入端,U17A运算放大器的同相输入端接直流电压-0.8V,U17A运算放大器的输出端与R146电阻一端相接,R146电阻的另一端接第六继电器(K6)的线圈正极,线圈负极接地,第四稳压二极管(D4)正极接地,负极接第六继电器(K6)的线圈正极,第六继电器(K6)电极一端接U17A运算放大器的同相输入端,第六继电器(K6)电极另一端接入下线模块的输出端output端口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510428010.XA CN105049177B (zh) | 2015-07-20 | 2015-07-20 | 具有脉冲效应的时滞超混沌神经网络电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510428010.XA CN105049177B (zh) | 2015-07-20 | 2015-07-20 | 具有脉冲效应的时滞超混沌神经网络电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105049177A CN105049177A (zh) | 2015-11-11 |
CN105049177B true CN105049177B (zh) | 2017-12-26 |
Family
ID=54455400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510428010.XA Active CN105049177B (zh) | 2015-07-20 | 2015-07-20 | 具有脉冲效应的时滞超混沌神经网络电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105049177B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105703898B (zh) * | 2016-03-01 | 2018-07-31 | 中国石油大学(华东) | 具有随机干扰的三阶混沌神经网络保密通信电路 |
CN109586891A (zh) * | 2017-09-29 | 2019-04-05 | 西华大学 | 一种时滞混沌电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101295453A (zh) * | 2008-06-20 | 2008-10-29 | 张新国 | 一种可以切换的多种类三阶混沌组合电路及其使用方法 |
CN101534165A (zh) * | 2009-03-31 | 2009-09-16 | 江南大学 | 一种混沌神经网络保密通信电路 |
CN201336097Y (zh) * | 2008-12-31 | 2009-10-28 | 张新国 | 一种混沌电路实验装置 |
CN104301091A (zh) * | 2014-10-23 | 2015-01-21 | 哈尔滨工程大学 | 一种分数阶切换混沌系统同步电路 |
-
2015
- 2015-07-20 CN CN201510428010.XA patent/CN105049177B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101295453A (zh) * | 2008-06-20 | 2008-10-29 | 张新国 | 一种可以切换的多种类三阶混沌组合电路及其使用方法 |
CN201336097Y (zh) * | 2008-12-31 | 2009-10-28 | 张新国 | 一种混沌电路实验装置 |
CN101534165A (zh) * | 2009-03-31 | 2009-09-16 | 江南大学 | 一种混沌神经网络保密通信电路 |
CN104301091A (zh) * | 2014-10-23 | 2015-01-21 | 哈尔滨工程大学 | 一种分数阶切换混沌系统同步电路 |
Also Published As
Publication number | Publication date |
---|---|
CN105049177A (zh) | 2015-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103269069B (zh) | 一种低压输电系统网络重构的方法 | |
CN103207352B (zh) | 利用选线阻抗幅值特性实现配电网单相接地故障选线方法 | |
CN105049177B (zh) | 具有脉冲效应的时滞超混沌神经网络电路 | |
CN106451522B (zh) | 一种高压直流回路谐波阻抗解析等效模型及频率分析方法 | |
CN102663496B (zh) | 一种四阶神经网络超混沌电路 | |
CN102290815A (zh) | 一种基于耦合电感的有源电力滤波装置 | |
CN103544377A (zh) | 一种高压直流输电直流回路谐振特性的计算分析方法 | |
CN102445595B (zh) | 一种电力系统时变功率的实时测量方法 | |
CN105337723B (zh) | 一种时滞神经网络超混沌电路 | |
CN103944186B (zh) | 一种三相光伏并网逆变器控制装置 | |
CN109033627B (zh) | 一种列车过分相车-网-桥耦合模型构建方法 | |
CN105337724B (zh) | 一种超混沌神经网络遮掩保密通信电路 | |
CN209344787U (zh) | 一种电力电容器合闸涌流抑制装置 | |
Han et al. | Inter-harmonics in multi-terminal VSC-based HVDC systems | |
CN110224809A (zh) | 一种基于pi型忆阻器的三阶非自治混沌信号发生器 | |
Khederzadeh | UPFC operating characteristics impact on transmission line distance protection | |
CN103414191A (zh) | 一种新型并网接口滤波器及其无源阻尼方法 | |
CN110165670A (zh) | 一种引起换流母线电压畸变的非工频电流快速定位方法 | |
CN201878105U (zh) | 电动汽车磁脉冲式曲轴位置信号发生器 | |
CN104931852B (zh) | 基于招弧角建弧的直流接地极线路闪络故障分析方法 | |
CN105528834B (zh) | 基于充电桩的电动汽车租赁管理系统 | |
CN203179361U (zh) | 一种配电线路终端杆地面培训装置 | |
CN202421447U (zh) | 用于断路器的信号测量电路 | |
Kazemi et al. | Improving of transient stability of power systems by supplementary controllers of UPFC using different fault conditions | |
CN105703897B (zh) | 一种具有随机干扰的三阶神经网络混沌电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |