CN105337723B - 一种时滞神经网络超混沌电路 - Google Patents
一种时滞神经网络超混沌电路 Download PDFInfo
- Publication number
- CN105337723B CN105337723B CN201510428525.XA CN201510428525A CN105337723B CN 105337723 B CN105337723 B CN 105337723B CN 201510428525 A CN201510428525 A CN 201510428525A CN 105337723 B CN105337723 B CN 105337723B
- Authority
- CN
- China
- Prior art keywords
- resistance
- operational amplifiers
- module
- input
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了属于非线性电路领域的一种时滞神经网络超混沌电路。该电路包括整合电路、时滞模块和激励模块组成，能够产生在脉冲信号干扰下的混沌信号；其中，整合电路由U1运算放大器、U2运算放大器、U5运算放大器、U6运算放大器、U3运算放大器和U9运算放大器构成；时滞模块包括第一时滞模块HB1和第二时滞模块HB5；激励模块包括第一激励模块HB2、第二激励模块HB3、第三激励模块HB4和第四激励模块HB6；本发明与以往技术相比，其改进之处在于可以通过调整脉冲电压值，来表现不同干扰下的时滞超混沌神经网络相图。
Description
技术领域
本发明属于非线性电路领域，特别涉及一种时滞神经网络超混沌电路。
背景技术
神经网络是一种复杂的动态系统，选择合适的参数，系统可以表现出混沌特性。神经网络电路属于非线性电路的一个重要组成部分，混沌神经网络电路由于具有较强的隐蔽性，所以可以在保密通信，图像处理等方面有着巨大的使用价值。现有阶段的神经网络电路考虑的是正常工作状态，而实际电路中，大多具有很多的干扰。因此，具有脉冲效应的超混沌神经网络可以更好的反映实际电路中的脉冲干扰，在保密通信中具有更好的适应性。
发明内容
本发明的目的是提出了一种时滞超混沌神经网络电路，其特征在于，该时滞超混沌神经网络电路包括整合电路、时滞模块和激励模块组成，能够产生在脉冲信号干扰下的混沌信号；其中，整合电路由运算放大器U1运算放大器、U2运算放大器、U5运算放大器、U6运算放大器、U3运算放大器和U9运算放大器构成；时滞模块包括第一时滞模块HB1和第二时滞模块HB5；激励模块包括第一激励模块HB2、第二激励模块HB3、第三激励模块HB4和第四激励模块HB6；
所述该神经网络电路具体组成是U3运算放大器输出端X2分别接入第一激励模块HB2的输入端x、第一时滞模块HB1的输入端xt和R9电阻的一端相连；第一激励模块HB2输出端tx与R3电阻的一端相连，R3电阻的另一端接入U1运算放大器的反相输入端，U1运算放大器的反相输入端和输出端之间接入R4电阻；U1运算放大器的同相输入端接地，U 1运算放大器的输出端与R5电阻一端相接，R5电阻另一端分别与U9运算放大器的反相输入端、电容C1的一端、R1电阻的一端、R8电阻的一端相接；C1电容的另一端与U9运算放大器输出端X1连接；U9运算放大器的同相输入端接地；R8电阻另一端与U2运算放大器的输出端相接，U2运算放大器的反相输入端和输出端之间接入R7电阻，U2运算放大器的同相输入端接地；U2运算放大器的反相输入端连接R6电阻一端，R6电阻另一端连接第二激励模块HB3的输出tx端、第二激励模块HB3的输入x端接第一时滞模块HB1输出xt-1端；
R1电阻的另一端第三激励模块HB4的输入x端、第二时滞模块HB5的输入xt端和U9运算放大器的输出端X1连接；第三激励模块HB4的输出tx端连接R13电阻的一端，R13电阻的另一端连接R14电阻的一端和U5运算放大器的反相输入端，U5运算放大器的反相输入端和输出端之间接入R14电阻，U5运算放大器的同相输入端接地；U5运算放大器的输出端与电阻R15一端相接，R15另一端与U3运算放大器的反相输入端、R9电阻一端、C2电容一端和R18电阻一端相接；U3运算放大器反相输入端和输出端之间接入电容C2，U3运算放大器的同相输入端接地；U3运算放大器反相输入端与R9电阻另一端相接；第二时滞模块HB5的输出XL-1端与第四激励模块HB6输入x端连接，第四激励模块HB6输出tx端与R16电阻一端相接，电阻R16另一端接入U6运算放大器的反相输入端，U6运算放大器的反相输入端和输出端之间接入R17电阻，U6运算放大器的同相输入端接地；U6运算放大器的输出端与电阻R18一端相接，R18另一端与U3运算放大器的反相输入端相接。
所述时滞模块特征是两个时滞模块结构相同；其模块的输入端xt与R161电阻和R158电阻的一端相接，R161电阻的另一端接入U50运算放大器的同相输入端，R158电阻的另一端接入U50运算放大器的反相输入端，U50运算放大器的同相输入端和地之间接入C34电容，U50运算放大器的反相输入端和输出端接入R2电阻，U50运算放大器的输出端xt-1接入激励模块的输入x端。
所述激励模块特征是四个激励模块结构相同：每个激励模块包括3个上线模块和3个下线模块；第一个上线模块HB7输入端的down端口接入直流电压0V，up端口接入直流电压3.14V，第一个下线模块HB8输入端的down端口接入直流电压3.14V，up端口接入直流电压6.28V，第二上线模块HB9输入端的down端口接入直流电压6.28V，up端口接入直流电压9.52V，第二下线模块HB10输入端的down端口接入直流电压-3.14V，up端口接入直流电压0V，第三上线模块HB11输入端的down端口接入直流电压-6.28V，up端口接入直流电压-3.14V，第三下线模块HB12输入端的down端口接入直流电压-9.52V，up端口接入直流电压-6.28V；每个激励模块输入端接入所有上线模块和下线模块输入端的input端口x，所有上线模块和下线模块输出端的output端口分别与阻值相等的R20电阻、R19电阻、R23电阻、R22电阻、R25电阻和R55电阻的一端相接，这些电阻的另一端分别接入U7A运算放大器的反相输入端，U7A运算放大器的同相输入端接地，U7A运算放大器的反相输入端和输出端之间接入R21电阻，U7A运算放大器的输出端接入所述激励模块的输出tx端。
所述上线模块特征是：各个上线模块的结构相同，每个上线模块的input端口接入U14A运算放大器的同相输入端，上线模块down端口接入U14A运算放大器的反相输入端，U14A运算放大器的输出端与R135电阻一端相接，R135电阻的另一端接入第一继电器K1的线圈正极，第一继电器K1的线圈负极接地；第七稳压二极管D7正极接地，负极接第一继电器K1的线圈正极，第一继电器K1电极的一端接入直流电压-0.5V，另一端接入R138电阻一端，R138电阻另一端分别与U12A运算放大器的反相输入端、R137电阻一端和R139电阻一端；R139电阻连接U12A运算放大器的反相输入端和同相输入端之间，U12A运算放大器的同相输入端接地；上线模块的input端口接入U15A运算放大器的反相输入端，上线模块的up端口接入U15A运算放大器的同相输入端，U15A运算放大器的输出端与R136电阻一端相接，R136电阻的另一端接入第二继电器K2的线圈正极，其线圈负极接地，第八稳压二极管D8正极接地，负极接第一继电器K1的线圈正极，第一继电器K1电极的一端接入直流电压-0.5V，电极的另一端接入R137电阻，R137另一端接入U12A运算放大器的反相输入端；U12A运算放大器输出端接入U13A运算放大器的同相输入端；U13A运算放大器的反相输入端接入直流电压0.8V，U13A的输出端与R140电阻一端相接，R140电阻另一端接入第三继电器K3的线圈正极，线圈负极接地，第一稳压二极管D1正极接地，负极接第三继电器K3的线圈正极，第三继电器K3的电极的一端接入U13A运算放大器的同向输入端，第三继电器K3的电极的另一端接入上线模块的输出端output端口。
所述下线模块特征是：各个下线模块的结构相同，基本组成与上线模块相同；每个下线模块的输入端input端口接入U18A运算放大器的同相输入端，每个下线模块的down端口接入U18A运算放大器的反相输入端，U18A运算放大器的输出端与R141电阻一端相接，R141的另一端接入第四继电器K4的线圈正极，线圈负极接地，第二稳压二极管D2正极接地，负极接第四继电器K4的线圈正极，第四继电器K4的电极一端接直流电压0.5V，另一端接R144电阻一端，R144电阻另一端接入U16A运算放大器的反相输入端；上线模块输入端input端口接入U19A运算放大器的反相输入端，上线模块up端口接入U19A运算放大器的同相输入端，U19A运算放大器的输出端与R142电阻一端相接，R142电阻的另一端接第五继电器K5的线圈正极，线圈负极接地，第三稳压二极管D3正极接地，负极接第五继电器K5的线圈正极，第五继电器K5电极一端接直流电压0.5V，电极的另一端接入R143电阻，R143电阻另一端接入U16A运算放大器的反相输入端；U16A运算放大器的同相输入端接地，U16A运算放大器同相输入端与输出端之间接入R145电阻，U16A运算放大器输出端接U17A运算放大器的反相输入端，U17A运算放大器的同相输入端接直流电压-0.8V，U17A运算放大器的输出端与R146电阻一端相接，R146电阻的另一端接第六继电器K6的线圈正极，线圈负极接地，第四稳压二极管D4正极接地，负极接第六继电器K6的线圈正极，第六继电器K6电极一端接U17A运算放大器的同相输入端，第六继电器K6电极另一端接入下线模块的输出端output端口。
本发明的有益效果是：可以输出X1-X2的混沌相图，可以在示波器上显示这种混沌信号；可以调整脉冲信号电压V1的值来模拟实际情况下的各种干扰，实现不同扰动下的混沌相图。
附图说明
图1为时滞神经网络超混沌电路原理图中的整合电路结构图。
图2为时滞神经网络超混沌电路原理图中的时滞模块电路示意图。
图3为时滞神经网络超混沌电路原理图中的激励模块电路示意图。
图4为时滞神经网络超混沌电路原理图中的上线电路示意图。
图5为时滞神经网络超混沌电路原理图中的下线电路示意图。
图6是时滞为1ms时的神经网络超混沌X1-X2输出相图。
图7是时滞为2ms时的神经网络超混沌X1-X2输出相图。
具体实施方式
本发明提出一种时滞神经网络超混沌电路；下面结合附图予以说明。
如图1所示为一种时滞神经网络超混沌电路原理图。该神经网络电路包括整合电路、时滞模块和激励模块组成，能够产生在脉冲信号干扰下的混沌信号(如图6、7所示的时滞为1ms和2ms时的神经网络超混沌X1-X2输出相图)；其中，整合电路由运算放大器U1运算放大器、U2运算放大器、U5运算放大器、U6运算放大器、U3运算放大器和U9运算放大器构成；时滞模块包括第一时滞模块HB1和第二时滞模块HB5；激励模块包括第一激励模块HB2、第二激励模块HB3、第三激励模块HB4和第四激励模块HB6；
图1中，时滞神经网络超混沌电路具体组成是U3运算放大器输出端X2分别接入第一激励模块HB2的输入端x、第一时滞模块HB1的输入端xt和R9电阻的一端相连；第一激励模块HB2输出端tx与R3电阻的一端相连，R3电阻的另一端接入U1运算放大器的反相输入端，U1运算放大器的反相输入端和输出端之间接入R4电阻；U1运算放大器的同相输入端接地，U 1运算放大器的输出端与R5电阻一端相接，R5电阻另一端分别与U9运算放大器的反相输入端、电容C1的一端、R1电阻的一端、R8电阻的一端相接；C1电容的另一端与U9运算放大器输出端X1连接；U9运算放大器的同相输入端接地；R8电阻另一端与U2运算放大器的输出端相接，U2运算放大器的反相输入端和输出端之间接入R7电阻，U2运算放大器的同相输入端接地；U2运算放大器的反相输入端连接R6电阻一端，R6电阻另一端连接第二激励模块HB3的输出tx端、第二激励模块HB3的输入x端接第一时滞模块HB1输出xt-1端；
R1电阻的另一端第三激励模块HB4的输入x端、第二时滞模块HB5的输入xt端和U9运算放大器的输出端X1连接；第三激励模块HB4的输出tx端连接R13电阻的一端，R13电阻的另一端连接R14电阻的一端和U5运算放大器的反相输入端，U5运算放大器的反相输入端和输出端之间接入R14电阻，U5运算放大器的同相输入端接地；U5运算放大器的输出端与电阻R15一端相接，R15另一端与U3运算放大器的反相输入端、R9电阻一端、C2电容一端和R18电阻一端相接；U3运算放大器反相输入端和输出端之间接入电容C2，U3运算放大器的同相输入端接地；U3运算放大器反相输入端与R9电阻另一端相接；第二时滞模块HB5的输出XL-1端与第四激励模块HB6输入x端连接，第四激励模块HB6输出tx端与R16电阻一端相接，电阻R16另一端接入U6运算放大器的反相输入端，U6运算放大器的反相输入端和输出端之间接入R17电阻，U6运算放大器的同相输入端接地；U6运算放大器的输出端与电阻R18一端相接，R18另一端与U3运算放大器的反相输入端相接。
图2所示为时滞模块电路示意图，所述时滞模块特征是两个时滞模块结构相同；其模块的输入端xt与R161电阻和R158电阻的一端相接，R161电阻的另一端接入U50运算放大器的同相输入端，R158电阻的另一端接入U50运算放大器的反相输入端，U50运算放大器的同相输入端和地之间接入C34电容，U50运算放大器的反相输入端和输出端接入R2电阻，U50运算放大器的输出端xt-1接入激励模块的输入x端。
图3所示为激励模块电路示意图，所述激励模块特征是四个激励模块结构相同：每个激励模块包括3个上线模块和3个下线模块；第一个上线模块HB7输入端的down端口接入直流电压0V，up端口接入直流电压3.14V，第一个下线模块HB8输入端的down端口接入直流电压3.14V，up端口接入直流电压6.28V，第二上线模块HB9输入端的down端口接入直流电压6.28V，up端口接入直流电压9.52V，第二下线模块HB10输入端的down端口接入直流电压-3.14V，up端口接入直流电压0V，第三上线模块HB11输入端的down端口接入直流电压-6.28V，up端口接入直流电压-3.14V，第三下线模块HB12输入端的down端口接入直流电压-9.52V，up端口接入直流电压-6.28V；每个激励模块输入端接入所有上线模块和下线模块输入端的input端口x，所有上线模块和下线模块输出端的output端口分别与阻值相等的R20电阻、R19电阻、R23电阻、R22电阻、R25电阻和R55电阻的一端相接，这些电阻的另一端分别接入U7A运算放大器的反相输入端，U7A运算放大器的同相输入端接地，U7A运算放大器的反相输入端和输出端之间接入R21电阻，U7A运算放大器的输出端接入所述激励模块的输出tx端。
图4所示为上线模块电路示意图，所述上线模块特征是：各个上线模块的结构相同，每个上线模块的input端口接入U14A运算放大器的同相输入端，上线模块down端口接入U14A运算放大器的反相输入端，U14A运算放大器的输出端与R135电阻一端相接，R135电阻的另一端接入第一继电器K1的线圈正极，第一继电器K1的线圈负极接地；第七稳压二极管D7正极接地，负极接第一继电器K1的线圈正极，第一继电器K1电极的一端接入直流电压-0.5V，另一端接入R138电阻一端，R138电阻另一端分别与U12A运算放大器的反相输入端、R137电阻一端和R139电阻一端；R139电阻连接U12A运算放大器的反相输入端和同相输入端之间，U12A运算放大器的同相输入端接地；上线模块的input端口接入U15A运算放大器的反相输入端，上线模块的up端口接入U15A运算放大器的同相输入端，U15A运算放大器的输出端与R136电阻一端相接，R136电阻的另一端接入第二继电器K2的线圈正极，其线圈负极接地，第八稳压二极管D8正极接地，负极接第一继电器K1的线圈正极，第一继电器K1电极的一端接入直流电压-0.5V，电极的另一端接入R137电阻，R137另一端接入U12A运算放大器的反相输入端；U12A运算放大器输出端接入U13A运算放大器的同相输入端；U13A运算放大器的反相输入端接入直流电压0.8V，U13A的输出端与R140电阻一端相接，R140电阻另一端接入第三继电器K3的线圈正极，线圈负极接地，第一稳压二极管D1正极接地，负极接第三继电器K3的线圈正极，第三继电器K3的电极的一端接入U13A运算放大器的同向输入端，第三继电器K3的电极的另一端接入上线模块的输出端output端口。
图5所示为下线模块电路示意图，所述下线模块特征是：各个下线模块的结构相同，基本组成与上线模块相同；每个下线模块的输入端input端口接入U18A运算放大器的同相输入端，每个下线模块的down端口接入U18A运算放大器的反相输入端，U18A运算放大器的输出端与R141电阻一端相接，R141的另一端接入第四继电器K4的线圈正极，线圈负极接地，第二稳压二极管D2正极接地，负极接第四继电器K4的线圈正极，第四继电器K4的电极一端接直流电压0.5V，另一端接R144电阻一端，R144电阻另一端接入U16A运算放大器的反相输入端；上线模块输入端input端口接入U19A运算放大器的反相输入端，上线模块up端口接入U19A运算放大器的同相输入端，U19A运算放大器的输出端与R142电阻一端相接，R142电阻的另一端接第五继电器K5的线圈正极，线圈负极接地，第三稳压二极管D3正极接地，负极接第五继电器K5的线圈正极，第五继电器K5电极一端接直流电压0.5V，电极的另一端接入R143电阻，R143电阻另一端接入U16A运算放大器的反相输入端；U16A运算放大器的同相输入端接地，U16A运算放大器同相输入端与输出端之间接入R145电阻，U16A运算放大器输出端接U17A运算放大器的反相输入端，U17A运算放大器的同相输入端接直流电压-0.8V，U17A运算放大器的输出端与R146电阻一端相接，R146电阻的另一端接第六继电器K6的线圈正极，线圈负极接地，第四稳压二极管D4正极接地，负极接第六继电器K6的线圈正极，第六继电器K6电极一端接U17A运算放大器的同相输入端，第六继电器K6电极另一端接入下线模块的输出端output端口。
实施例
将附图1中的X1和X2接入示波器的两个通道，可以显示出X1和X2的超混沌相图。若电阻R161为可调电阻，可以显示出不同滞后时间的X1-X2相图：当R161＝0.5kΩ时，滞后时间为1ms，输出相图如图6所示；当R161＝1kΩ时，滞后时间为2ms，输出相图如图7所示。
本发明的实施的元器件参数如下：运算放大器型号为LM358，二极管型号为1N4148，继电器型号为EDR201A05。整合电路：R1＝R3＝R5＝R6＝R8＝R13＝R9＝R15＝R16＝R18＝1.0kΩ，R4＝3.0kΩ，R7＝5.0kΩ，R14＝5.0kΩ，R17＝3.0kΩ，C1＝C2＝1μF；时滞电路：R2＝R158＝1.0kΩ，R161＝0.5kΩ，C34＝1μF；激励电路：R19＝R20＝R21＝R22＝R23＝R25＝R55＝1kΩ；上线电路：R135＝R136＝R137＝R138＝R139＝R140＝1.0kΩ；下线电路：R141＝R142＝R143＝R144＝R145＝R146＝1.0kΩ。
Claims (5)
1.一种时滞神经网络超混沌电路，该时滞神经网络超混沌电路包括整合电路、时滞模块和激励模块组成，能够产生在脉冲信号干扰下的混沌信号；其中，整合电路由U1运算放大器、U2运算放大器、U5运算放大器、U6运算放大器、U3运算放大器和U9运算放大器构成；时滞模块包括第一时滞模块(HB1)和第二时滞模块(HB5)；激励模块包括第一激励模块(HB2)、第二激励模块(HB3)、第三激励模块(HB4)和第四激励模块(HB6)；其特征在于，
所述该时滞神经网络超混沌电路具体组成是U3运算放大器输出端(X2)分别接入第一激励模块(HB2)的输入端(x)、第一时滞模块(HB1)的输入端(xt)和R9电阻的一端相连；第一激励模块(HB2)输出端(tx)与R3电阻的一端相连，R3电阻的另一端接入U1运算放大器的反相输入端，U1运算放大器的反相输入端和输出端之间接入R4电阻；U1运算放大器的同相输入端接地，U1运算放大器的输出端与R5电阻一端相接，R5电阻另一端分别与U9运算放大器的反相输入端、C1电容的一端、R1电阻的一端、R8电阻的一端相接；C1电容的另一端与U9运算放大器输出端(X1)连接；U9运算放大器的同相输入端接地；R8电阻另一端与U2运算放大器的输出端相接，U2运算放大器的反相输入端和输出端之间接入R7电阻，U2运算放大器的同相输入端接地；U2运算放大器的反相输入端连接R6电阻一端，R6电阻另一端连接第二激励模块(HB3)的输出(tx)端、第二激励模块(HB3)的输入(x)端接第一时滞模块(HB1)输出(xt-1)端；
R1电阻的另一端第三激励模块(HB4)的输入(x)端、第二时滞模块(HB5)的输入(xt)端和U9运算放大器的输出端(X1)连接；第三激励模块(HB4)的输出(tx)端连接R13电阻的一端，R13电阻的另一端连接R14电阻的一端和U5运算放大器的反相输入端，U5运算放大器的反相输入端和输出端之间接入R14电阻，U5运算放大器的同相输入端接地；U5运算放大器的输出端与电阻R15一端相接，R15另一端与U3运算放大器的反相输入端、R9电阻一端、C2电容一端和R18电阻一端相接；U3运算放大器反相输入端和输出端之间接入C2电容，U3运算放大器的同相输入端接地；U3运算放大器反相输入端与R9电阻另一端相接；第二时滞模块(HB5)的输出(XL-1)端与第四激励模块(HB6)输入(x)端连接，第四激励模块(HB6)输出(tx)端与R16电阻一端相接，R16电阻另一端接入U6运算放大器的反相输入端，U6运算放大器的反相输入端和输出端之间接入R17电阻，U6运算放大器的同相输入端接地；U6运算放大器的输出端与R18电阻一端相接，R18电阻另一端与U3运算放大器的反相输入端相接。
2.根据权利要求1所述一种时滞神经网络超混沌电路，其特征在于，所述时滞模块特征是两个时滞模块结构相同；其模块的输入端(xt)与R161电阻和R158电阻的一端相接，R161电阻的另一端接入U50运算放大器的同相输入端，R158电阻的另一端接入U50运算放大器的反相输入端，U50运算放大器的同相输入端和地之间接入C34电容，U50运算放大器的反相输入端和输出端接入R2电阻，U50运算放大器的输出端(xt-1)接入激励模块的输入(x)端。
3.根据权利要求1所述一种时滞神经网络超混沌电路，其特征在于，所述激励模块特征是四个激励模块结构相同：每个激励模块包括3个上线模块和3个下线模块；第一个上线模块(HB7)输入端的down端口接入直流电压0V，up端口接入直流电压3.14V，第一个下线模块(HB8)输入端的down端口接入直流电压3.14V，up端口接入直流电压6.28V，第二上线模块(HB9)输入端的down端口接入直流电压6.28V，up端口接入直流电压9.52V，第二下线模块(HB10)输入端的down端口接入直流电压-3.14V，up端口接入直流电压0V，第三上线模块(HB11)输入端的down端口接入直流电压-6.28V，up端口接入直流电压-3.14V，第三下线模块(HB12)输入端的down端口接入直流电压-9.52V，up端口接入直流电压-6.28V；每个激励模块输入端接入所有上线模块和下线模块输入端的input端口(x)，所有上线模块和下线模块输出端的output端口分别与阻值相等的R20电阻、R19电阻、R23电阻、R22电阻、R25电阻和R55电阻的一端相接，这些电阻的另一端分别接入U7A运算放大器的反相输入端，U7A运算放大器的同相输入端接地，U7A运算放大器的反相输入端和输出端之间接入R21电阻，U7A运算放大器的输出端接入所述激励模块的输出(tx)端。
4.根据权利要求3所述一种时滞神经网络超混沌电路，其特征在于，所述上线模块特征是：各个上线模块的结构相同，每个上线模块的input端口接入U14A运算放大器的同相输入端，上线模块down端口接入U14A运算放大器的反相输入端，U14A运算放大器的输出端与R135电阻一端相接，R135电阻的另一端接入第一继电器(K1)的线圈正极，第一继电器(K1)的线圈负极接地；第七稳压二极管(D7)正极接地，负极接第一继电器(K1)的线圈正极，第一继电器(K1)电极的一端接入直流电压-0.5V，另一端接入R138电阻一端，R138电阻另一端分别与U12A运算放大器的反相输入端、R137电阻一端和R139电阻一端；R139电阻连接U12A运算放大器的反相输入端和同相输入端之间，U12A运算放大器的同相输入端接地；上线模块的input端口接入U15A运算放大器的反相输入端，上线模块的up端口接入U15A运算放大器的同相输入端，U15A运算放大器的输出端与R136电阻一端相接，R136电阻的另一端接入第二继电器(K2)的线圈正极，其线圈负极接地，第八稳压二极管(D8)正极接地，负极接第一继电器(K1)的线圈正极，第一继电器(K1)电极的一端接入直流电压-0.5V，电极的另一端接入R137电阻，R137另一端接入U12A运算放大器的反相输入端；U12A运算放大器输出端接入U13A运算放大器的同相输入端；U13A运算放大器的反相输入端接入直流电压0.8V，U13A的输出端与R140电阻一端相接，R140电阻另一端接入第三继电器(K3)的线圈正极，线圈负极接地，第一稳压二极管(D1)正极接地，负极接第三继电器(K3)的线圈正极，第三继电器(K3)的电极的一端接入U13A运算放大器的同向输入端，第三继电器(K3)的电极的另一端接入上线模块的输出端output端口。
5.根据权利要求3所述一种时滞神经网络超混沌电路，其特征在于，所述下线模块特征是：各个下线模块的结构相同，基本组成与上线模块相同；每个下线模块的输入端input端口接入U18A运算放大器的同相输入端，每个下线模块的down端口接入U18A运算放大器的反相输入端，U18A运算放大器的输出端与R141电阻一端相接，R141的另一端接入第四继电器(K4)的线圈正极，线圈负极接地，第二稳压二极管(D2)正极接地，负极接第四继电器(K4)的线圈正极，第四继电器(K4)的电极一端接直流电压0.5V，另一端接R144电阻一端，R144电阻另一端接入U16A运算放大器的反相输入端；上线模块输入端input端口接入U19A运算放大器的反相输入端，上线模块up端口接入U19A运算放大器的同相输入端，U19A运算放大器的输出端与R142电阻一端相接，R142电阻的另一端接第五继电器(K5)的线圈正极，线圈负极接地，第三稳压二极管(D3)正极接地，负极接第五继电器(K5)的线圈正极，第五继电器(K5)电极一端接直流电压0.5V，电极的另一端接入R143电阻，R143电阻另一端接入U16A运算放大器的反相输入端；U16A运算放大器的同相输入端接地，U16A运算放大器同相输入端与输出端之间接入R145电阻，U16A运算放大器输出端接U17A运算放大器的反相输入端，U17A运算放大器的同相输入端接直流电压-0.8V，U17A运算放大器的输出端与R146电阻一端相接，R146电阻的另一端接第六继电器(K6)的线圈正极，线圈负极接地，第四稳压二极管(D4)正极接地，负极接第六继电器(K6)的线圈正极，第六继电器(K6)电极一端接U17A运算放大器的同相输入端，第六继电器(K6)电极另一端接入下线模块的输出端output端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510428525.XA CN105337723B (zh) | 2015-07-20 | 2015-07-20 | 一种时滞神经网络超混沌电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510428525.XA CN105337723B (zh) | 2015-07-20 | 2015-07-20 | 一种时滞神经网络超混沌电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105337723A CN105337723A (zh) | 2016-02-17 |
| CN105337723B true CN105337723B (zh) | 2018-07-17 |
Family
ID=55288044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510428525.XA Active CN105337723B (zh) | 2015-07-20 | 2015-07-20 | 一种时滞神经网络超混沌电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105337723B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105703898B (zh) * | 2016-03-01 | 2018-07-31 | 中国石油大学(华东) | 具有随机干扰的三阶混沌神经网络保密通信电路 |
| CN105703897B (zh) * | 2016-03-01 | 2018-07-31 | 中国石油大学(华东) | 一种具有随机干扰的三阶神经网络混沌电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070055861A1 (en) * | 2005-08-24 | 2007-03-08 | Wen-Wei Lin | System and method for hyper-chaos secure communication |
| CN201336097Y (zh) * | 2008-12-31 | 2009-10-28 | 张新国 | 一种混沌电路实验装置 |
| CN101534165B (zh) * | 2009-03-31 | 2013-03-13 | 江南大学 | 一种混沌神经网络保密通信电路 |
| CN102663496B (zh) * | 2012-03-23 | 2014-09-24 | 山东外国语职业学院 | 一种四阶神经网络超混沌电路 |
| CN202475450U (zh) * | 2012-04-04 | 2012-10-03 | 滨州学院 | 单涡卷三维混沌电路 |
| CN103021239B (zh) * | 2012-12-07 | 2014-09-24 | 山东外国语职业学院 | 一种五阶蔡氏超混沌电路 |
| CN104202155B (zh) * | 2014-09-26 | 2017-07-14 | 江西理工大学 | 一种异分数阶时滞混沌系统的延时同步控制电路设计方法 |
-
2015
- 2015-07-20 CN CN201510428525.XA patent/CN105337723B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105337723A (zh) | 2016-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108594067A (zh) | 一种多端直流配电网线路短路故障测距方法 | |
| CN105337723B (zh) | 一种时滞神经网络超混沌电路 | |
| CN102663496B (zh) | 一种四阶神经网络超混沌电路 | |
| CN201159748Y (zh) | 一种智能电力计量装置 | |
| CN203561674U (zh) | 一种电流监测装置及防窃电负荷监测系统 | |
| CN105049177B (zh) | 具有脉冲效应的时滞超混沌神经网络电路 | |
| CN111736000A (zh) | 包括用于检测断路器的断开或闭合状态的电路的电表 | |
| CN107315122A (zh) | 一种充电桩测试装置 | |
| CN207557344U (zh) | 非线性功率测量分析记录仪 | |
| CN105337724B (zh) | 一种超混沌神经网络遮掩保密通信电路 | |
| CN107991529A (zh) | 非线性功率测量分析记录仪 | |
| CN209344787U (zh) | 一种电力电容器合闸涌流抑制装置 | |
| CN201066371Y (zh) | 一种三相三线失压判断模块 | |
| CN217846451U (zh) | 一种新型智能电能计量装置 | |
| CN206331108U (zh) | 一种单三相表集成可靠性测试台 | |
| CN204759727U (zh) | 一种基于ami的电力采集系统 | |
| CN204089344U (zh) | 智能测控保护装置 | |
| CN208508585U (zh) | 基于电力载波的智能充电系统 | |
| CN207067288U (zh) | 一种充电桩测试装置 | |
| CN208622093U (zh) | 一种用于配网终端状态量数据输入的遥信模块 | |
| CN203350315U (zh) | 高压智能防窃电装置以及防窃电应用系统 | |
| CN205791535U (zh) | 利用有源滤波功能的电动汽车充电桩 | |
| CN202886530U (zh) | 一种设在线监测系统的脉冲电流选线装置 | |
| CN102419401A (zh) | 一种变配电站分布式电能计量系统 | |
| CN105703897B (zh) | 一种具有随机干扰的三阶神经网络混沌电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |