CN1050478A - 场效应晶体管比较器电路 - Google Patents

Abstract

在视频速率信号下运行的比较器电路，包括交替 地将参考电位和信号电位耦合到加法电容器的输入 开关，电容器耦合到第一反相放大器的输入。放大器 包括位于输入端和输出端之间的开关，用于有选择地 将放大器自动置零。放大器直接与第二反相放大器 的输入耦合，后者具有禁止与第二放大器的输入连接 的自动置零电路，控制自动置零的计时电路被用来减 小干扰自动置零电位的时钟瞬态的影响，从而降低放 大器的响应时间并增强其灵敏度。

Description

本发明涉及关于一种模-数比较器的比较器电路。

数字电路技术在消费类电子产品方面已发展到可实际开始进行数字信号处理的阶段，例如，制造厂商将推广具有数字电子学技术的电视接收机和磁带录象机，在接收机中增加了诸如帧保持状态或图象中的图象等特殊性能。为了实现数字处理，首先必须将所接收的广播信号转换为数字形式，这一功能由模-数转换器（ADC）来完成。在数字电视信号处理时，需要以四倍于彩色副载波频率（约14.32MHZ）的速率对电视信号进行采样，然后将信号转换为具有8位分辨率的脉冲代码调制（PCM）格式，双极型模-数转换器可符合要求地在上述速率和分辨率下进行操作;然而，在电子产品中所选择的进行数字处理的技术是金属氧化物半导体（MOS）场效应晶体管（FET）技术，其理由是MOSFET技术允许设备的密集封装，且具有低的功耗。

利用现有技术实现现有技术的8位14MHZ模数转换器现在已成为可能，然而这类设备的生产率相对很低。本说明书中引为参考文献的美国专利4，691，189中描述了一个典型的MOS模数转换器的例子，现已设计出这种形式的模数转换器的多种变型，其目的在于增加其操作速度或者其转换线性度。然而，所述的设计不能给设备提供处理视频速率信号的令人满意的性能/效率。美国专利4，691，189中所述的模数转换器为了获得效率要求而舍弃了性能要求，其特点在于将晶体管尺寸做得极小来增加组装密度，从而提高生产效率。然而，晶体管设备做得越小，寄生电容就更加显著，从而对电路的性能产生不利的影响。此外，MOS电路中的寄生电容与所作用的电势之间倾向于非线性，因而无法完全予测。

图1示出了美国专利4，691，189中所描述的比较电路的一部分，所述的比较电路中采用了两个倒相放大器级I1、I2，两者之间具有电容性串联耦合（C₂），每个倒相放大器中包括开关电路（TG1，TG2），其作用是在每个采样周期的某一部分自动置零。与级间耦合电容C₂有关联的是位于其中一块板与电路基片之间的寄生电容，后者与耦合电容本身具有同样的数量级，这一寄生电容将减慢第一倒相放大器输出的响应时间，从而减慢了比较器的响应时间。

在美国专利4，691，189的比较器设计中，倒相放大器I1、I2用互补型FET设计而成，后者具有公共的栅极联结，其漏极-源极传导通道在输入电势之间串联耦合。在每一信号采样间隔之前，立即使置零开关接通倒相放大器的输出端及其相应的输入端，这种置零形式使得倒相放大器能感受到极其微小的输入电势变化（对这种形式的比较器来说，这是一个合乎需要的特征）。

在一个8位瞬时模数转换器（ADC）中可以有256个比较器，对于ADC中的每一个比较器，由于要求在自动置零时具有显著的电势变化，因此至少所有的第二反相放大器I2在每个采样周期内要呈现一个饱和输出电势。将会认识到，反相放大器能自动置零的速度受到电路中寄生电容，如C1和C2与基片之间的寄生电容以及自动置零开关电路（TG1，TG2）与基片之间的寄生电容的不利影响。

本发明是一个比较器电路，包括直接串联耦合的第一和第二共源放大器，每个共源放大器包括相应的自动置零电路，输入信号通过一个电容耦合到所述第一共源放大器的一个输入端，与第二（输出）放大器相关的自动置零电路被有效地与所述输出放大器的输入端隔离。

图1是现有技术的比较器电路的示意图;

图2是本发明的比较器电路的示意图;

图3示出了用于描述图2电路运行的时钟波形;

图4示出了用于产生图3所示时钟信号的典型电路。

下面将参照图1中的现有技术电路对其运行作一番简单描述。在每一采样周期的第一个半周期，开关电路TG1和TG2分别对反相放大器I1和I2的输入和输出连接进行短路，从而在每个放大器动态运行过程的中间对其建立起输入电势，这些电势被存贮在电容器C1和C2相应的极板上。在开关电路TG1和TG2被短路的同时，开关电路TGR也被短路，将一个参考电势耦合到电容器C1的输入极板上，然后开关电路TG1、T2和TGR同时开路。放大器I1和I2具有显著的增益并偏移到一个非稳定运行点。

然后，将开关电路TGS短路，使输入电势耦合到电容器C1的极板上，如果输入电势与参考电势相比相差极小，那么反相放大器I2的输出电势将被激励到基本接近于输出饱和电平（当输入电势稍稍大于参考电势时为正饱和，反之为负饱和），并在一个取样周期内存贮在锁存器电路中。对这一电路更为详细地描述可见美国专利4，691，189。

图2的电路具有与图1电路相似的运行方式，但其运行性能更快。在图2中，元件12，22，28，30和32是开关电路，它可以由互补型晶体管传导门来实现，如图1中的开关电路TG1和TG2一样。

将被比较的输入信号经一端子10耦合到开关电路12，与输入信号进行比较的参考信号则经一端子20耦合到一个开关电路22，开关电路12和22通过反相时钟信号P2和P1D使其处于交替地将输入信号和参考信号耦合到一个输入电容器24的第一极板的状态。电容器24的第二极板被耦合到一个P型晶体管P3的栅极，后者通过加偏压而作为一个共源放大器A1;通过加偏压而作为一个恒定电流源的n型晶体管N13的漏极被耦合到晶体管P13的漏极并成为放大器的负载阻抗;晶体管N13和P13的相互连接点是共源放大器的输出接头;一个开关电路26被耦合在共源放大器的输入和输出接头之间。在开关电路22将参考信号耦合到电容器24的几乎同时，通过一个时钟信号P1将开关电路26置位到将放大器级自动置零的状态。时钟信号P1、P2和P1D的相关时序可参见图3。

n型晶体管N13的偏压电势是由一个P型晶体管P23提供的，而且一个n型晶体管N23具有串接于电源电势之间的相应的主传导通道。晶体管N13作为镜象电流放大器的主晶体管，而晶体管N13则作为其从晶体管。晶体管P23的控制电极被偏置在电源电势的大约中间电势处，晶体管P23、N23的互导比率P23/N23等于晶体管P13和N13的互导比率P13/N13。

放大器A1的输出接头被连接到另一个n型晶体管N33的控制电极，后者被连接作为一个共源放大器A2。晶体管N33的负载电路由一个P型晶体管P33提供，P型晶体管P33在电源电势V₀₀和地之间其漏/源传导通道与晶体管N33的漏/源传导通道串接，晶体管P33和N33的相互连接形成了放大器A2的输出接头。

晶体管P33的控制电极被开关电路28连接到放大器A2的输出接头，开关电路由时钟信号P1D控制，当开关电路26接通放大器A1的输入接头和输出接头从而对放大器A1置零的时候，开关电路28将放大器A2的输出接头连接到晶体管P33的栅极，从而对放大器A2置零。

一个电容器29被耦合在晶体管P33的控制电极和某一确定电位-例如电源电压V₀₀或地电位-之间的一点，电容器29可以设计到电路之间或者它可以由寄生电容构成。电容器29被用于存贮自动置零偏压电位，并且当开关电路28开路时对晶体管P33的控制电极产生同样的作用。

电路元件30，32，33和34耦合到放大器A2的输出接头，形成一个通常的锁存器电路，用于在其后采样周期的至少一半周期内存贮每次比较的结果。

名义上开关电路26和28可以由同样的时钟信号来控制，然而，在一个实施例中，当开关电路26被开路后，开关电路28在一个较短时间内将保持闭路或短路，其理由如下：考虑电容器24和29具有相同的电容值，晶体管P13和P33作为晶体管N13和N33的互补，此时晶体管P13、P33和N33将呈现同样的增益值。同样考虑开关电路26和28结构相似，由于它们的控制电极和相应的输入/输出端之间固有的寄生电容，在自动置零时间的终点，当开关电路开路时，开关电路26和28将一部分时钟信号瞬态耦合到晶体管P13和P33的控制电极。假设放大器A1的增益为“-A”，与施加于晶体管N33的控制电极的电位相关的放大器A2的增益为“-A”，与施加到晶体管P33的信号相关的放大器A2的增益为“-A”，还假设由于瞬态时钟的缘故，开关电路26和28同时将一电位△V耦合到晶体管P13和P33的控制电极，电位△V将在放大器A1和A2的被自动置零的输出电位中产生分别等于-A△V和△VA（A-1）～△VA²的变化。此电位变化的结果之一在于，至少对处于相反方向的输出电位变化而言，由于信号比较，放大器A2的输出将经过一个△VA²伏的附加电位偏移，从而减慢了电路的响应时间;结果之二是降低了灵敏度。

另一方面，当开关电路26断开时，开关电路28保持接通，尽管放大器A1的自动置零电位有一个变化，放大器A2将自动置零，然后当开关电路28开路时，那么放大器A2的自动置零输出电位将只产生A△V的变化，在此操作模式下，系统的响应时间和灵敏度所受到的不利影响将显著减小。

放大器A2的输入端直接耦合到放大器A1的输出端，这与图1电路所示的现有技术的电容耦合相比具有两个显著的优点：其一，在放大器A1的输出连接点对地（即基片）的寄生电容减小了，从而增强了电路的响应时间;其二，晶体管N33（以及图1的晶体管N21和P21）的控制电极对放大器A1（I1）的输出呈现一个电容负载C。如果放大器A1（被一电容C_C）与晶体管N13电容性耦合，那么放大器A1将产生一部分输出电位V_A1，施加到晶体管N13的电位将被减小到V_A1C_C/（C_C+C），这一减小将导至不希望的电路响应时间增大和灵敏度减小。因此，在放大器级之间耦合电容的消除会提供显著的优点。

本发明进一步的优点体现在自动置零开关电路28的配置。注意在现有技术的电路中，当处于自动置零时间范围时，放大器I2的输出经开关电路TG1，TG2和电容C耦合到放大器I1的输入，这一连接将在两个放大器间提供正反馈，从而减慢了现有技术系统的自动置零响应时间。在图2的实施例中，由于在放大器A1的输入端和放大器A2的输出端之间没有电路通路，从而消除了正反馈。

在图2的电路中可以作出许多替换，例如放大器A1的输出可以耦合到晶体管P3的控制电极，而开关电路28可以耦合在放大器A2的输出和N33的控制电极之间。另一方面，放大器A1的输入可耦合到晶体管N13，而晶体管P13可作为一个电流源负载设备来运行。还可以考虑这样一种情况，大量的图2形式的比较器电路被耦合到一个公共输入端，如同在一个瞬态ADC时的情况一样，此时，每个输入接头20将被耦合到一个在一定范围内对地增长的不同的参考电压，以提供电位。假设作用到公共输入端的信号的平均值或D.C值是电源电压的一半，此时需要将所有比较器电路耦合到如图2所示的大于一半的电源电位的参考电位上，而所有耦合到小于电源电位一半的参考电位上的比较器电路则作为图2电路的互补电路，反之亦然。（这里互补电路指的是放大器A1和A2的输入被分别耦合到晶体管N13和P33的控制电极，等等。）

在一个进一步的实施例中，图2电路中的第一反相放大器A1可以由一个诸如示于图1电路中的放大器I1之类的一个反相放大器来替换，在此实施例中，晶体管N33的控制电极或栅极被直接耦合到晶体管P11和N11的连接点，晶体管P23和N23被除去了。

图3示出了用于控制开关电路时钟信号的最佳时序，所需要的时钟信号P1和P2是反相非重叠信号。

图4示出了产生图3所示时钟信号的典型电路。熟悉电路设计技术的那些人可以很快地理解这一电路的运行，因此没必要对其作详细描述，只要说延迟信号P1D是由形成信号P1的一个被延迟的形式来产生的就可以了。在图4中，这一延迟是通过串联门电路的固有延迟来实现的（例如，4反相器电路）。

Claims (5)

1、一种比较器包括：

第一和第二信号输入端，分别用于施加一信号电位和一参考电位；

一电容器，具有第一和第二端；

第一开关装置，用于交替地将所述第一和第二信号输入端耦合到所述电容器的第一端；

一个第一反相放大器，具有一个耦合到所述电容器的第二端的一个输入端，并具有一个输出端；

第二开关装置，用于交替地耦合和分离所述第一反相放大器的输入和输出端；

其特征在于：

一个第二反相放大器，具有一个直接耦合到第一反相放大器的输出端的输入端，并具有一个输出端；以及

用于有选择地将所述第二反相放大器自动置零的装置，所述自动置零装置严禁与所述第二反相放大器的输入端有任何连接。

2、如权利要求1所述的比较器，其进一步特征在于所述第二反相放大器包括：

一个第一晶体管，它具有一主传导通道的第一和第二电极，以及一个耦合到所述第一反相放大器的输出端的控制电极;

一个第二晶体管，它具有一主传导通道的第一和第二电极，以及一个控制电极，其中，所述第一和第二晶体管的主传导通道是串联连接，所述第一和第二晶体管的连接端形成了所述第二反相放大器的所述输出端;而且

所述用于自动置零所述第二反相放大器的装置包括一个第三开关装置用于交替地连接和分离所述第二反相放大器的输出端和所述第二晶体管的控制电极。

3、如权利要求2所述的比较器，其进一步特征在于所述用于自动置零所述第二反相放大器的装置进一步包括一个耦合在所述第二晶体管的控制电极和固定电位的一点之间的一个电容器。

4、如权利要求2或3所述的比较器，其进一步特征在于所述第三开关装置在所述第二开关装置将所述第一反相放大器的输入和输出端耦合的几乎同时，将所述第二反相放大器的输出端耦合到所述第二晶体管的控制电极，而当所述第二开关装置将所述第一反相放大器的输入和输出端分离之后过一段时间期间安排所述第三开关装置将所述第二反相放大器的输出端耦合到所述第二晶体管的控制端。

5、如权利要求2、3或4所述的比较器其进一步特征在于，所述第一和第二晶体管是互补传导型晶体管。

Images