CN105047804A - 免封装led芯片及其制备方法 - Google Patents

免封装led芯片及其制备方法 Download PDF

Info

Publication number
CN105047804A
CN105047804A CN201510295362.2A CN201510295362A CN105047804A CN 105047804 A CN105047804 A CN 105047804A CN 201510295362 A CN201510295362 A CN 201510295362A CN 105047804 A CN105047804 A CN 105047804A
Authority
CN
China
Prior art keywords
conductive layer
electrode
layer
nation
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510295362.2A
Other languages
English (en)
Inventor
李庆
陈立人
杨龙
章玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FOCUS LIGHTINGS TECHNOLOGY Co Ltd
Original Assignee
FOCUS LIGHTINGS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FOCUS LIGHTINGS TECHNOLOGY Co Ltd filed Critical FOCUS LIGHTINGS TECHNOLOGY Co Ltd
Priority to CN201510295362.2A priority Critical patent/CN105047804A/zh
Publication of CN105047804A publication Critical patent/CN105047804A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Abstract

本发明公开了一种免封装LED芯片及其制备方法，所述免封装LED芯片包括：LED外延结构、设于LED外延结构下方的第一电极和第二电极、以及包覆于LED外延结构上方和外侧的荧光粉硅胶层，其特征在于，所述第一电极和第二电极下方设有电性连接的导电层，所述导电层包括位于第一电极下方且延伸至第一电极外侧的荧光粉硅胶层下方的第一导电层、和位于第二电极下方且延伸至第二电极外侧的荧光粉硅胶层下方的第二导电层，所述第一导电层和第二导电层下方分别电性连接有第一邦定电极和第二邦定电极。本发明中由于邦定电极远大于倒装芯片的电极，且邦定电极凸出荧光粉硅胶层表面，因此可显著提升免封装LED芯片和外部基板的焊接性能，有效提升了LED芯片的可靠性。

Description

免封装 LED 芯片及其制备方法
技术领域
本发明涉及半导体发光器件技术领域，尤其涉及一种免封装LED芯片及其制备方法。
背景技术
发光二极管（Light-Emitting Diode，LED）为一种固态半导体元件，其至少包含一P-N结，此P-N结形成于P型半导体与N型半导体之间。当于P-N上施予一定程度的偏压时，P型半导体中的空穴与N型半导体中的电子会结合而发光，此光产生的区域称为发光区。
LED的主要特征在于尺寸小、发光效率高、寿命长、反应快速、可靠度高和色度良好，目前已广泛使用在显示、照明、汽车、植物照明等领域。
当前，为提升光效，降低成本，提升可靠性，多种技术被开发出来，无封装芯片就是最近发展出来的一种新技术。无封装芯片，经常也被称之为免封装芯片、芯片级封装器件等，是利用倒装芯片制作成的一种体积小、结构简单的器件，因为省去了金线及传统封装过程中的固晶、焊线等环节，因此业界内被称之为“无封装芯片”。
参图1所示为现有技术中免封装LED芯片的结构示意图，其包括LED外延结构1’、位于LED外延结构下方的电极2’、涂覆于LED外延结构上方的荧光粉硅胶层3’、蓝膜4’用于支撑LED芯片和荧光粉硅胶层。其中荧光粉硅胶层直接涂覆于LED芯片之上。现有技术中免封装LED芯片主要是通过倒装芯片的电极和外部基板做电连接，但由于倒装芯片的电极较小，且荧光粉硅胶层由于变形可能凸出芯片电极，因此会影响芯片电极和基板焊接的可靠性，导致器件因焊接质量问题而失效。
因此，针对上述技术问题，有必要提供一种免封装LED芯片及其制备方法。
发明内容
本发明的目的在于提供一种免封装LED芯片及其制备方法。
为了实现上述目的，本发明实施例提供的技术方案如下：
一种免封装LED芯片，所述免封装LED芯片包括：LED外延结构、设于LED外延结构下方的第一电极和第二电极、以及包覆于LED外延结构上方和外侧的荧光粉硅胶层，所述第一电极和第二电极下方设有电性连接的导电层，所述导电层包括位于第一电极下方且延伸至第一电极外侧的荧光粉硅胶层下方的第一导电层、和位于第二电极下方且延伸至第二电极外侧的荧光粉硅胶层下方的第二导电层，所述第一导电层和第二导电层下方分别电性连接有第一邦定电极和第二邦定电极。
作为本发明的进一步改进，所述第一导电层和第二导电层为绝缘分布，第一导电层和第二导电层之间设有绝缘通道或绝缘体。
作为本发明的进一步改进，所述第一导电层和第二导电层的厚度相同。
作为本发明的进一步改进，所述导电层包括应力缓冲层和/或ODR反射层。
作为本发明的进一步改进，所述导电层包括与位于第一电极和第二电极下方的应力缓冲层、以及位于应力缓冲层下方的ODR反射层。
作为本发明的进一步改进，所述导电层的下方设有绝缘层，所述绝缘层上开设有位于第一电极下方的第一窗口、以及位于第二电极下方的第二窗口，所述第一邦定电极通过第一窗口与第一电极电性导通，第二邦定电极通过第二窗口与第二电极电性导通。
作为本发明的进一步改进，所述绝缘层连接所述第一导电层和第二导电层。
作为本发明的进一步改进，所述LED外延结构包括衬底、P型半导体层、N型半导体层、位于P型半导体层和N型半导体层之间的多量子阱发光层。
相应地，一种免封装LED芯片的制备方法，所述制备方法包括：
S1、形成第一结构，第一结构包括LED外延结构和设于LED外延结构下方的第一电极和第二电极；
S2、形成第二结构，第二结构包括第一导电层与第一导电层电性连接的第一邦定电极、以及第二导电层与第二导电层电性连接的第二邦定电极；
S3、将第一结构和第二结构固定连接，第一电极和第二电极分别与第一导电层和第二导电层固定且电性连接；
S4、在LED外延结构上方和外侧包覆荧光粉硅胶层。
作为本发明的进一步改进，所述步骤S2还包括：
在第一导电层和第二导电层的下方形成绝缘层，并在绝缘层上开设位有第一窗口和第二窗口，第一邦定电极和第二邦定电极分别通过第一窗口和第二窗口与第一导电层和第二导电层电性连接。
本发明的有益效果是：
邦定电极远大于倒装芯片的电极，且邦定电极凸出荧光粉硅胶层表面，因此可显著提升免封装LED芯片和外部基板的焊接性能，有效提升了LED芯片的可靠性；
应力缓冲层缓冲了邦定电极对芯片的应力，降低了芯片断裂的风险，进而提升了器件的可靠性；
ODR反射层可以把从荧光粉硅胶层底部射出的光重新反射回荧光粉硅胶层，避免光线被吸收，可以有效提高发光效率，从而提升芯片的光输出。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中免封装LED芯片的结构示意图。
图2为本发明实施例一中免封装LED芯片的结构示意图。
图3为本发明实施例二中免封装LED芯片的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明公开了一种免封装LED芯片，包括：LED外延结构、设于LED外延结构下方的第一电极和第二电极、以及包覆LED外延结构上方和外侧的荧光粉硅胶层，第一电极和第二电极下方设有电性连接的导电层，导电层包括位于第一电极下方且延伸至第一电极外侧的荧光粉硅胶层下方的第一导电层、和位于第二电极下方且延伸至第二电极外侧的荧光粉硅胶层下方的第二导电层，第一导电层和第二导电层下方分别电性连接有第一邦定电极和第二邦定电极。
相应地，本发明还公开了一种免封装LED芯片的制备方法，包括：
S1、形成第一结构，第一结构包括LED外延结构和设于LED外延结构下方的第一电极和第二电极；
S2、形成第二结构，第二结构包括第一导电层与第一导电层电性连接的第一邦定电极、以及第二导电层与第二导电层电性连接的第二邦定电极；
S3、将第一结构和第二结构固定连接，第一电极和第二电极分别与第一导电层和第二导电层固定且电性连接；
S4、在LED外延结构上方和外侧包覆荧光粉硅胶层。
以下结合具体实施例对本发明作进一步说明。此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
实施例一：
参图2所示，本实施例中的免封装LED芯片，包括：
LED外延结构10，LED外延结构通常包括衬底、P型半导体层、N型半导体层、以及位于P型半导体层和N型半导体层之间的多量子阱发光层；
设于LED外延结构下方的第一电极21和第二电极22，如本实施例中第一电极21为P电极，第二电极22为N电极，P电极与P型半导体层电性连接，N电极和N型半导体层电性连接；
以及设于LED外延结构上方和侧面的荧光粉硅胶层30，荧光粉硅胶层30设于LED外延结构上方，且包覆在LED外延结构和第一电极与第二电极的四周；
第一电极21和第二电极22下方设有电性连接的导电层，导电层包括位于第一电极21下方且与第一电极导通的第一导电层41、和位于第二电极22下方且与第二电极导通的第二导电层42。其中，第一导电层41和第二导电层42为绝缘分布，第一导电层41和第二导电层42之间设有绝缘通道或绝缘体43；优选地，本实施例中第一导电层41和第二导电层42的厚度相同；
第一导电层41和第二导电层42的下方设有绝缘层50，绝缘层上开设有位于第一电极21下方的第一窗口51、以及位于第二电极22下方的第二窗口52；
第一导电层41和第二导电层42下方分别通过bonding工艺电性连接有第一邦定电极61和第二邦定电极62。具体地，第一邦定电极61通过第一窗口51与第一电极21电性导通，第二邦定电极62通过第二窗口52与第二电极22电性导通。
本实施例中免封装LED芯片的制备方法具体包括：
S1、形成第一结构，第一结构包括LED外延结构10和设于LED外延结构下方的第一电极21和第二电极22；
S2、形成第二结构，第二结构包括第一导电层41与第一导电层电性连接的第一邦定电极61、以及第二导电层42与第二导电层电性连接的第二邦定电极62，第一邦定电极和第二邦定电极分别通过bonding工艺制备获得。其中，在第一导电层41和第二导电层42的下方形成绝缘层50，绝缘层50上开设有第一窗口51和窗口52，第一邦定电极61和第二邦定电极62分别通过第一窗口51和第二窗口52与第一导电层41和第二导电层42电性连接；
S3、将第一结构和第二结构固定连接，第一电极21和第二电极22分别与第一导电层41和第二导电层42固定且电性连接；
S4、在LED外延结构上方和外侧包覆荧光粉硅胶层30。
其中，在本实施例中只开设有一个第一窗口51和一个第二窗口52，第一窗口和第二窗口的形状可以为圆形、方形等规则或其他不规则形状，在其他实施例中第一窗口和第二窗口的数量也可以开设为多个。
本实施例中通过导电层和绝缘层的增加，在绝缘层上开设窗口，并在窗口处制作邦定电极，由于邦定电极远大于倒装芯片的电极，且邦定电极凸出荧光粉硅胶层表面，因此可显著提升免封装LED芯片和外部基板的焊接性能，有效提升了LED芯片的可靠性。
进一步地，在本实施例中导电层可以为应力缓冲层。
应力缓冲层可以为金属钼层等，其缓冲了邦定电极对芯片的应力，降低了芯片断裂的风险，进而提升了器件的可靠性。
优选地，本实施例中应力缓冲层的厚度为100~1000 Å。
实施例二：
实施例二的结构和实施例一的结构相同，不同的是实施例二中的导电层为ODR反射层(Omni-Directional Reflector；全角反射层)，ODR反射层通常为金属层，如Al、Ag等金属或合金。
ODR反射层可以把从荧光粉硅胶层底部射出的光重新反射回荧光粉硅胶层，避免光线被吸收，可以有效提高发光效率，从而提升芯片的光输出。
优选地，本实施例中的ODR反射层的厚度为2000~5000Å。
实施例三：
参图3所示，本实施例中，导电层包括位于第一电极21下方的第一应力缓冲层411和第一ODR反射层412；以及位于第二电极22下方的第二应力缓冲层421和第二ODR反射层422，其余均与实施例一相同，在此不再进行赘述。
优选地，本实施例中的应力缓冲层的厚度为1000~5000Å，ODR反射层的厚度为2000~5000Å。
由于应力缓冲层通常为金属钼层，仅仅包括应力缓冲层时还是有部分光线从荧光粉硅胶层底部射出，金属钼层对光线的反射率通常在70~80%左右，因此，本实施例中在应力缓冲层的下方又加上一层ODR反射层，ODR反射层对光线的反射率较高，能达到100%，因此可以将荧光粉硅胶层底部射出的光全部反射回荧光粉硅胶层，避免光线被吸收。
以上仅仅列举了几种导电层的情况，在其他实施方式中，导电层也可以为其他复合层结构，如多层应力缓冲层、或多层ODR反射层的叠加组合，只要导电层能够导电即可达到本发明的目的，关于导电层的种类和结构不再一一列举。
由以上技术方案可以看出，与现有技术相比，本发明具有以下有益效果：
邦定电极远大于倒装芯片的电极，且邦定电极凸出荧光粉硅胶层表面，因此可显著提升免封装LED芯片和外部基板的焊接性能，有效提升了LED芯片的可靠性；
应力缓冲层缓冲了邦定电极对芯片的应力，降低了芯片断裂的风险，进而提升了器件的可靠性；
ODR反射层可以把从荧光粉硅胶层底部射出的光重新反射回荧光粉硅胶层，避免光线被吸收，可以有效提高发光效率，从而提升芯片的光输出。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种免封装LED芯片，所述免封装LED芯片包括：LED外延结构、设于LED外延结构下方的第一电极和第二电极、以及包覆于LED外延结构上方和外侧的荧光粉硅胶层，其特征在于，所述第一电极和第二电极下方设有电性连接的导电层，所述导电层包括位于第一电极下方且延伸至第一电极外侧的荧光粉硅胶层下方的第一导电层、和位于第二电极下方且延伸至第二电极外侧的荧光粉硅胶层下方的第二导电层，所述第一导电层和第二导电层下方分别电性连接有第一邦定电极和第二邦定电极。
2.根据权利要求1所述的免封装LED芯片，其特征在于，所述第一导电层和第二导电层为绝缘分布，第一导电层和第二导电层之间设有绝缘通道或绝缘体。
3.根据权利要求2所述的免封装LED芯片，其特征在于，所述第一导电层和第二导电层的厚度相同。
4.根据权利要求1所述的免封装LED芯片，其特征在于，所述导电层包括应力缓冲层和/或ODR反射层。
5.根据权利要求4所述的免封装LED芯片，其特征在于，所述导电层包括与位于第一电极和第二电极下方的应力缓冲层、以及位于应力缓冲层下方的ODR反射层。
6.根据权利要求1或2所述的免封装LED芯片，其特征在于，所述导电层的下方设有绝缘层，所述绝缘层上开设有位于第一电极下方的第一窗口、以及位于第二电极下方的第二窗口，所述第一邦定电极通过第一窗口与第一电极电性导通，第二邦定电极通过第二窗口与第二电极电性导通。
7.根据权利要求6所述的免封装LED芯片，其特征在于，所述绝缘层连接所述第一导电层和第二导电层。
8.根据权利要求1所述的免封装LED芯片，其特征在于，所述LED外延结构包括衬底、P型半导体层、N型半导体层、位于P型半导体层和N型半导体层之间的多量子阱发光层。
9.一种免封装LED芯片的制备方法，其特征在于，所述制备方法包括：
S1、形成第一结构，第一结构包括LED外延结构和设于LED外延结构下方的第一电极和第二电极；
S2、形成第二结构，第二结构包括第一导电层与第一导电层电性连接的第一邦定电极、以及第二导电层与第二导电层电性连接的第二邦定电极；
S3、将第一结构和第二结构固定连接，第一电极和第二电极分别与第一导电层和第二导电层固定且电性连接；
S4、在LED外延结构上方和外侧包覆荧光粉硅胶层。
10.根据权利要求9所述的制备方法，其特征在于，所述步骤S2还包括：
在第一导电层和第二导电层的下方形成绝缘层，并在绝缘层上开设有第一窗口和第二窗口，第一邦定电极和第二邦定电极分别通过第一窗口和第二窗口与第一导电层和第二导电层电性连接。
CN201510295362.2A 2015-06-01 2015-06-01 免封装led芯片及其制备方法 Pending CN105047804A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510295362.2A CN105047804A (zh) 2015-06-01 2015-06-01 免封装led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510295362.2A CN105047804A (zh) 2015-06-01 2015-06-01 免封装led芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN105047804A true CN105047804A (zh) 2015-11-11

Family

ID=54454187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510295362.2A Pending CN105047804A (zh) 2015-06-01 2015-06-01 免封装led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN105047804A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102915A1 (en) * 2003-10-10 2006-05-18 Kim Hyun K Wavelenght converted light emitting apparatus using phosphor and manufacturing method thereof
CN101615611A (zh) * 2008-07-30 2009-12-30 鹤山丽得电子实业有限公司 一种发光二极管芯片及其制备方法
CN101740674A (zh) * 2008-11-26 2010-06-16 晶元光电股份有限公司 发光元件结构及其制造方法
CN102270730A (zh) * 2011-07-27 2011-12-07 晶科电子（广州）有限公司 一种无金线的led器件
CN104183686A (zh) * 2014-09-09 2014-12-03 厦门市三安光电科技有限公司 发光二极管器件及其制作方法
CN204668349U (zh) * 2015-06-01 2015-09-23 聚灿光电科技股份有限公司 免封装led芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102915A1 (en) * 2003-10-10 2006-05-18 Kim Hyun K Wavelenght converted light emitting apparatus using phosphor and manufacturing method thereof
CN101615611A (zh) * 2008-07-30 2009-12-30 鹤山丽得电子实业有限公司 一种发光二极管芯片及其制备方法
CN101740674A (zh) * 2008-11-26 2010-06-16 晶元光电股份有限公司 发光元件结构及其制造方法
CN102270730A (zh) * 2011-07-27 2011-12-07 晶科电子（广州）有限公司 一种无金线的led器件
CN104183686A (zh) * 2014-09-09 2014-12-03 厦门市三安光电科技有限公司 发光二极管器件及其制作方法
CN204668349U (zh) * 2015-06-01 2015-09-23 聚灿光电科技股份有限公司 免封装led芯片

Similar Documents

Publication Publication Date Title
JP4918238B2 (ja) 発光装置
JP2011129920A (ja) 発光素子及びその製造方法
CN102185091B (zh) 一种发光二极管器件及其制造方法
US20140038323A1 (en) Method for manufacturing light emitting chip
JP2008514030A (ja) 高出力小面積ｉｉｉ族窒化物ｌｅｄ
WO2008082098A1 (en) Light emitting diode package
US11710732B2 (en) Back-to-back solid state lighting devices and associated methods
US20110181182A1 (en) Top view light emitting device package and fabrication method thereof
JP4923711B2 (ja) 発光装置
CN106299072A (zh) 发光二极管芯片
CN101859865B (zh) 一种大功率白光led器件的无金线封装方法及白光led器件
TWI517442B (zh) 發光二極體裝置及其製作方法
CN204668349U (zh) 免封装led芯片
CN102468406B (zh) 发光二极管封装结构及其制造方法
CN102479907B (zh) 发光二极管封装结构
CN104979441B (zh) 一种led芯片及其制作方法及led显示装置
CN203674260U (zh) 一种esd保护的led封装结构
CN102130270B (zh) 白光led发光装置
CN105047804A (zh) 免封装led芯片及其制备方法
CN105990390B (zh) 一种倒装led芯片及其制备方法
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
CN106206902A (zh) 发光二极管芯片
CN206992110U (zh) 一种双面发光led芯片
CN215596738U (zh) 一种大功率led器件的封装结构
KR101722623B1 (ko) 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151111

WD01 Invention patent application deemed withdrawn after publication