CN105024698A

CN105024698A - 电压感测电路

Info

Publication number: CN105024698A
Application number: CN201410183371.8A
Authority: CN
Inventors: 王家辉; 徐传健; 黄宏裕
Original assignee: Himax Technologies Ltd
Current assignee: Himax Technologies Ltd
Priority date: 2014-04-30
Filing date: 2014-04-30
Publication date: 2015-11-04
Anticipated expiration: 2034-04-30
Also published as: CN105024698B

Abstract

本发明提供一种电压感测电路。电压感测电路包括两个差动放大器和一个缓冲器。第一差动放大器接收第一输入电压和第一参考电压，且根据第一输入电压与第一参考电压之间的差值来提供第一电流和第二电流。第二差动放大器接收第二输入电压和第二参考电压，且根据第二输入电压与第二参考电压之间的差值来提供第三电流和第四电流。缓冲器基于第一电流、第二电流、第三电流和第四电流来产生输出电压。

Description

电压感测电路

技术领域

本发明涉及一种电压感测电路。且特别涉及一种用于差动电压的电压感测电路。

背景技术

模拟数字转换器(ADC)在现代电子装置中是一种重要组件。模拟数字转换器可以将模拟信号转换成数字信号，从而使数字电路(如处理器和微控制器)可以分析并处理它们。因此，模拟数字转换器在现代电子装置中具有广泛的应用。

模拟数字转换器接收一对差动信号而做为输入。输入信号之间的差值必须是在一个固定的有效范围内，以确保模拟数字转换器的正确操作。然而，非正常条件造成输入信号之间的差值可能会偏离而超出有效范围。

发明内容

因此，本发明是针对一种电压感测电路而能够感测一对输入电压是否符合有效范围。

根据本发明的一实施例，提供一种电压感测电路。电压感测电路包括两个差动放大器和一个缓冲器。第一差动放大器接收第一输入电压和第一参考电压，且根据第一输入电压与第一参考电压之间的差值来提供第一电流和第二电流。第二差动放大器接收第二输入电压和第二参考电压，且根据第二输入电压与第二参考电压之间的差值来提供第三电流和第四电流。缓冲器基于第一电流、第二电流、第三电流和第四电流来产生输出电压。

附图说明

下面的附图是本发明的说明书的一部分，其绘示了本发明的示例实施例，附图与说明书的描述一起用来说明本发明的原理。

图1绘示根据本发明一实施例的电压感测电路的示意图。

图2至图6绘示根据本发明一实施例的电压感测电路的差动输入电压与它们的有效范围的示意图。

图7绘示根据本发明一实施例的电压感测电路的应用的示意图。

具体实施方式

现在将详细参考本发明的实施例，并在附图中说明所述实施例的实例。另外，在图式及实施方式中所使用相同或类似标号是用来代表相同或类似部分。

图1绘示根据本发明一实施例的电压感测电路100的示意图。电压感测电路100接收一对差动输入电压VINP和VINN。电压感测电路100还接收一对差动参考电压REFP和REFN。电压感测电路100比较两个差值电压V1和V2，并产生输出电压VOUT以表示V1和V2的比较的结果，其中V1＝REFP－REFN且V2＝VINP－VINN。

电压感测电路100包括两个差动放大器121和122、缓冲器125、以及六个电流镜141～146。电流镜141和143耦接至差动放大器121。电流镜142耦接至电流镜141。电流镜144和145耦接至差动放大器122，电流镜146耦接至电流镜145。缓冲器125耦接至电流镜142、143、144和146。

差动放大器121接收输入电压VINP和参考电压REFP。差动放大器121提供两个电流I1和I2。简言之，差动放大器121将电压VINP和REFP之间的差值转换成电流I1和I2之间的差值。

差动放大器121包括N通道型金属氧化物半导体场效应晶体管(n-channel metal-oxide-semiconductor field-effect transistor，N通道型MOSFET，简称NMOS晶体管)M1、M2和MA。NMOS晶体管M1的栅极接收参考电压REFP。NMOS晶体管M1的漏极提供电流I1。NMOS晶体管M2的栅极接收输入电压VINP。NMOS晶体管M2的漏极提供电流I2。NMOS晶体管MA耦接至NMOS晶体管M1和M2的源极和地之间。NMOS晶体管MA的栅极接收固定偏压VBA；因此NMOS晶体管MA操作为电流源，并且提供固定电流IA。IA＝I1+I2。

当输入电压VINP变得比参考电压REFP小时，电流I2减小，因为NMOS晶体管M2的栅极至源极电压变小。因此，电流I1增加，因为电流I1和I2之和是固定电流IA。另一方面，当输入电压VINP变得比参考电压REFP大时，电流I2增加，因为NMOS晶体管M2的栅极至源极电压变大。因此，电流I1减小，因为在电流I1和I2之和是固定电流IA。总之，电流差(I2－I1)正比例于电压差(VINP－REFP)。

电流镜141包括两个P通道型金属氧化物半导体场效应晶体管(p-channel metal-oxide-semiconductor field-effect transistor，P通道型MOSFET，简称PMOS晶体管)M5和M6。电流镜141根据电流I1来提供电流I5。电流镜142包括两个NMOS晶体管M11和M12。电流镜142根据电流I5来提供电流I6。电流镜143包括两个PMOS晶体管M7和M8。电流镜143根据电流I2来提供电流I7。

差动放大器122接收输入电压VINN和参考电压REFN。差动放大器122提供两个电流I3和I4。简言之，差动放大器122将电压VINN和REFN之间的差值转换成电流I3和I4之间的差值。

差动放大器122包括PMOS晶体管M3、M4和MB。PMOS晶体管M3的栅极接收参考电压REFN。PMOS晶体管M3的漏极提供电流I3。PMOS晶体管M4的栅极接收输入电压VINN。PMOS晶体管M4的漏极提供电流I4。PMOS晶体管MB耦接PMOS晶体管M3和M4的源极与电源电压VDDA之间。PMOS晶体管MB的栅极接收固定偏压VBB；因此，PMOS晶体管MB操作为电流源，并且提供固定电流IB。IB＝I3+I4。

当输入电压VINN变得比参考电压REFN小时，电流I4增加，因为PMOS晶体管M4的源极至栅极电压变大。因此，电流I3减小，因为电流I3和I4的总和是固定电流IB。另一方面，当输入电压VINN变得比参考电压REFN大时，电流I4减少，因为PMOS晶体管M4的源极至栅极电压变小。因此，电流I3增加，因为电流I3和I4的总和是固定电流IB。总之，电流差(I3－I4)与电压差(VINN－REFN)成正比例。

电流镜144包括两个NMOS晶体管M13和M14。电流镜144根据电流I3来提供电流I8。电流镜145包括两个NMOS晶体管M15和M16。电流镜145根据电流I4来提供电流I9。电流镜146包括两个PMOS晶体管M9和M10。电流镜146根据电流I9来提供电流I10。

缓冲器125基于通过缓冲器125的输入端N所接收到的拉起电流(pull-up current)I–UP与通过缓冲器125的输入端N所提供的下拉电流(pull-down current)I–DOWN来产生输出电压VOUT。拉起电流I–UP包括电流I7和I10。下拉电流I–DOWN包括电流I6和I8。由于电流镜141～146，I1＝I5＝I6，I2＝I7，I3＝I8，且I4＝I9＝I10。因此，拉起电流I-UP等于I2+I4，并且下拉电流I-DOWN等于I1+I3。

当拉起电流I-UP比下拉电流I–DOWN较大时，拉起电流I-UP对缓冲器125的输入端N进行充电比起下拉电流II-DOWN对缓冲器125的输入端N进行放电而更快。因此，在输入端N的电压上升至电源电压VDDA。输出电压VOUT跟随输入端N的电压且上升至电源电压VDDA。缓冲器125提升了输出电压VOUT的驱动能力。当拉起电流I-UP比起下拉电流I–DOWN较小时，下拉电流I–DOWN对缓冲器125的输入端N进行放电比起拉起电流I-UP对缓冲器125的输入端N进行充电而更快。因此，在输入端N的电压下降至接地电压。输出电压VOUT跟随输入端N的电压且下降至接地电压。

从上面的讨论中可以看出，输出电压VOUT的递增速率(increment rate)正比例于电流差(I-UP－I-DOWN)，且电流差(I-UP－I-DOWN)等于(I7+I10)－(I6+I8)。从电流镜141～146和相关的电流所得到的等价，可以看出电流差(I-UP－I-DOWN)等于(I2+I4)－(I1+I3)。从上面的差动放大器121和122的讨论中可以看出电流差(I2－I1)正比例于电压差(VINP－REFP)，且电流差(I3－I4)正比例于电压差(VINN－REFN)。总之，下述的推导(1)至(4)可以从上面的讨论中而得到。

(1)输出电压VOUT的递增速率正比例于(VINP－REFP)+(REFN－VINN)。

(2)可选地，输出电压VOUT的递增速率正比例于(VINP－VINN)－(REFP－REFN)＝V2－V1。

(3)输出电压VOUT的递减速率(decrement rate)正比例于(REFP－VINP)+(VINN－REFN)。

(4)可选地，输出电压VOUT的递减速率正比例于(REFP－REFN)－(VINP－VINN)＝V1－V2。

V1是V2的有效范围，因为所期待的输入电压VINP和VINN之间的差值V2小于参考电压REFP和REFN之间的差值V1。

图2绘示根据本发明一实施例的电压感测电路100的差动输入电压VINP和VINN与通过差动参考电压REFP和REFN所定义的输入电压VINP和VINN之间的差值的有效范围的示意图。在本实施例中，输入电压VINP低于参考电压REFP，且输入电压VINN高于参考电压REFN。输入电压VINP和VINN之间的差值V2比参考电压REFP和REFN之间的差值V1小。根据上述的推导(4)，输出电压VOUT下降至接地电压，这表示差动输入电压之间的差值V2是在有效范围V1内。

图3绘示根据本发明另一实施例的电压感测电路100的差动输入电压VINP和VINN与通过差动参考电压REFP和REFN所定义的有效范围V1的示意图。在本实施例中，输入电压VINP高于参考电压REFP，且输入电压VINN高于参考电压REFN。输入电压VINP和VINN之间的差值V2仍比有效范围V1小。根据上述的推导(4)，输出电压VOUT下降至接地电压，这表示差动输入电压之间的差值V2是在有效范围V1内。

图4绘示根据本发明另一实施例的电压感测电路100的差动输入电压VINP和VINN与通过差动参考电压REFP和REFN所定义的有效范围V1的示意图。在本实施例中，输入电压VINP高于参考电压REFP，且输入电压VINN高于参考电压REFN。然而，输入电压VINP和VINN之间的差值V2大于有效范围V1。根据上述的推导(2)，输出电压VOUT上升至电源电压VDDA，这表示差动输入电压之间的差值V2是超出有效范围V1。

图5绘示根据本发明另一实施例的电压感测电路100的差动输入电压VINP和VINN与通过差动参考电压REFP和REFN所定义的有效范围V1的示意图。在本实施例中，输入电压VINP低于参考电压REFP，且输入电压VINN也低于参考电压REFN。输入电压VINP和VINN之间的差值V2小于有效范围V1。根据上述的推导(4)，输出电压VOUT下降至接地电压，这表示差动输入电压之间的差值V2是在有效范围V1内。

图6绘示根据本发明另一实施例的电压感测电路100的差动输入电压VINP和VINN与通过差动参考电压REFP和REFN所定义的有效范围V1的示意图。在本实施例中，输入电压VINP高于参考电压REFP，且输入电压VINN低于参考电压REFN。输入电压VINP和VINN之间的差值V2大于有效范围V1。根据上述的推导(2)，输出电压VOUT上升至电源电压VDDA，这表示差动输入电压之间的差值V2是超出有效范围V1。

图7绘示根据本发明一实施例的电压感测电路100的应用的示意图。在本实施例中，电压感测电路100耦接至模拟数字转换器(analog-to-digitalconverter，ADC)700。将差动输入电压VINP和VINN输入到模拟数字转换器700和电压感测电路100这两者。差动参考电压REFP和REFN定义模拟数字转换器700的差动输入电压VINP和VINN之间的差值的有效范围。电压感测电路100检查差动输入电压VINP和VINN的差值是否在有效范围内，且产生输出电压VOUT来表示检查的结果。当输出电压VOUT下降至接地电压，则表示差动输入电压VINP和VINN是在有效范围内，并且模拟数字转换器700可以正常工作。当输出电压VOUT上升至电源电压VDDA，这意味着差动输入电压VINP和VINN是超出有效范围，并且模拟数字转换器700不能正常操作。这系统的其它组件可根据输出电压VOUT为异常情况而做准备。

与模拟数字转换器的应用只是一个实例。此外，电压感测电路100适用于任何电子电路，只要电子电路接收差动输入电压且期望所述输入电压之间的差值是在有效范围内。

综上所述，本发明提供了一种简单且有效的电压感测电路而能够检查一对差动输入电压是否符合有效范围。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰，故本发明的保护范围当视后附的权利要求为准。虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求为准。

Claims

1.一种电压感测电路，包括：

第一差动放大器，接收第一输入电压和第一参考电压，且根据所述第一输入电压与所述第一参考电压之间的差值来提供第一电流和第二电流；

第二差动放大器，接收第二输入电压和第二参考电压，且根据所述第二输入电压与所述第二参考电压之间的差值来提供第三电流和第四电流；以及

缓冲器，耦接至所述第一差动放大器与所述第二差动放大器，且基于所述第一电流、所述第二电流、所述第三电流和所述第四电流来产生输出电压。

2.如权利要求1所述的电压感测电路，其中所述第二电流与所述第一电流之间的差值正比例于所述第一输入电压与所述第一参考电压之间的差值，并且所述第三电流与所述第四电流之间的差值正比例于所述第二输入电压与第二参考电压之间的差值。

3.如权利要求2所述的电压感测电路，其中所述第一差动放大器包括：

第一晶体管，其栅极接收所述第一参考电压，且其漏极提供所述第一电流；

第二晶体管，其栅极接收所述第一输入电压，且其漏极提供所述第二电流；以及

第一电流源，耦接于所述第一晶体管和所述第二晶体管的源极与地之间；

并且其中所述第二差动放大器包括：

第三晶体管，其栅极接收所述第二参考电压，且其漏极提供所述第三电流；

第四晶体管，其栅极接收所述第二输入电压，且其漏极提供所述第四电流；以及

第二电流源，耦接于电源电压与所述第三晶体管和所述第四晶体管的源极之间。

4.如权利要求1所述的电压感测电路，其中所述缓冲器基于通过所述缓冲器的输入端所接收的拉起电流与通过所述缓冲器的所述输入端所提供的下拉电流来产生所述输出电压，所述拉起电流等于所述第二电流加上所述第四电流，且所述下拉电流等于所述第一电流加上所述第三电流。

5.如权利要求4所述的电压感测电路，还包括：

第一电流镜，耦接至所述第一差动放大器，且根据所述第一电流来提供第五电流；

第二电流镜，耦接至所述第一电流镜，且根据所述第五电流来提供第六电流；

第三电流镜，耦接至所述第一差动放大器，且根据所述第二电流来提供第七电流；

第四电流镜，耦接至所述第二差动放大器，且根据所述第三电流来提供第八电流；

第五电流镜，耦接至所述第二差动放大器，且根据所述第四电流来提供第九电流；以及

第六电流镜，耦接至所述第五电流镜，且根据所述第九电流来提供第十电流；

其中所述拉起电流包括所述第七电流和所述第十电流，且所述下拉电流包括所述第六电流和所述第八电流。

6.如权利要求4所述的电压感测电路，其中当所述拉起电流大于所述下拉电流时所述输出电压上升，且当所述拉起电流小于所述下拉电流时所述输出电压下降。

7.如权利要求1所述的电压感测电路，其中当所述第一输入电压与所述第二输入电压之间的差值小于所述第一参考电压与所述第二参考电压之间的差值时所述输出电压下降到接地电压，且所述第一输入电压与所述第二输入电压之间的差值大于所述第一参考电压与所述第二参考电压之间的差值时所述输出电压上升到电源电压。

8.如权利要求1所述的电压感测电路，其中所述第一输入电压与所述第二输入电压是模拟数字转换器的差动输入电压，且所述第一参考电压与所述第二参考电压定义所述模拟数字转换器的差动输入电压之间的差值的有效范围。