CN105007077B - 一种Flash模数转换电路 - Google Patents

一种Flash模数转换电路 Download PDF

Info

Publication number
CN105007077B
CN105007077B CN201510420851.6A CN201510420851A CN105007077B CN 105007077 B CN105007077 B CN 105007077B CN 201510420851 A CN201510420851 A CN 201510420851A CN 105007077 B CN105007077 B CN 105007077B
Authority
CN
China
Prior art keywords
switch
comparator
flash
analog
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510420851.6A
Other languages
English (en)
Other versions
CN105007077A (zh
Inventor
张瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Post and Telecommunication University
Original Assignee
Nanjing Post and Telecommunication University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Post and Telecommunication University filed Critical Nanjing Post and Telecommunication University
Priority to CN201510420851.6A priority Critical patent/CN105007077B/zh
Publication of CN105007077A publication Critical patent/CN105007077A/zh
Application granted granted Critical
Publication of CN105007077B publication Critical patent/CN105007077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种Flash模数转换电路，与传统的Flash ADC电路相比，增加了信号检测单元，通过对前后两次采样信号的差值进行比较，若其小于某一阈值则仅需要进行较少位数的AD转换，从而降低了单次AD转换的功耗。本发明明显提高了ADC转换速度，降低了功耗，同时达到滤除噪声的效果。

Description

一种Flash模数转换电路
技术领域
本发明涉及电子电路技术领域，尤其涉及一种Flash模数转换电路。
背景技术
在集成电路系统中，A/D转换器是连接模拟系统与数字信号处理系统重要的桥梁，数字信号处理技术在高分辨率图像、高保真音频信号及无线通信领域的广泛应用，使得对基于CMOS工艺的ADC(Analog-to-digital converter，模数转换器)的需求量日益增加，尤其是对高速度、高精度、低功耗、低成本的ADC。Flash AD转换电路优点是电路结构和原理简单，便于实现，转换速度较快，因此得到了广泛的应用。
随着便携式设备和可穿戴设备等应用领域的兴起，应用系统对数据处理速度和低功耗的要求越来越高。模数转换器作为应用系统中连接模拟信号与数字信号的桥梁，是不可或缺的重要组成部分，降低模数转换器的功耗是工程师们一直在努力的方向。另外实际应用系统中的信号一般均为连续变化的缓变信号，因此对于转换速率远高于输出信号频率的情况，ADC的输入模拟信号在两次采样时刻的数值应该相差不大，若出现差值较大的情况则可以认为是噪声，从而加以滤除。图1所示为ADC的输入信号中存在噪声的示意图，其中实线为输入模拟信号，虚线箭头为每次的信号采样，当前后两次采样信号出现较大差值时认为出现了噪声。
前的Flash ADC设计一般都是将电路设计为通用型，没有针对具体的应用场合和应用系统进行设计，因此功耗较高。
发明内容
鉴于Flash ADC对信号转换功耗较高，并且不具有过滤噪声的功能，本发明目的是提供一种Flash模数转换电路，在现有较高精度的ADC基础上，降低功耗，并使ADC自身具有一定的滤噪功能。
一种Flash模数转换电路，包括Flash AD转换单元、逻辑时序控制单元和信号检测单元，所述Flash AD转换单元为所述逻辑时序控制单元提供控制信号，所述信号检测单元与所述Flash AD转换单元通过开关连接，所述逻辑时序控制单元为Flash AD转换单元和信号检测单元提供控制信号，所述信号检测单元包括以下部分：采样保持器、模拟减法器、绝对值模块、比较器、过零比较器、数字加/减法器、M位寄存器、N位寄存器、N位输出寄存器以及第一开关、第二开关、第七开关、第八开关、第九开关和第十开关；其中，所述采样保持器、所述模拟减法器和所述绝对值模块依次电性连接，所述模拟减法器的输出端同时与所述过零比较器连接，所述绝对值模块的输出端与所述比较器的负输入端连接，所述比较器的正输入端输入第一参考信号，比较器的输出端与所述Flash AD转换单元连接，所述Flash AD转换单元的另一端通过所述第七开关连接到所述N位寄存器，通过第八开关连接到所述M位寄存器；所述M位寄存器和所述N位寄存器的输出端连接到所述数字加/减法器，所述数字加/减法器的输出端与所述N位输出寄存器通过第十开关相连，所述N位寄存器还通过所述第九开关直接与所述N位输出寄存器相连；所述第一开关位于所述采样保持器之前，所述第二开关位于所述模拟减法器之前。
在一些情况中，所述比较器的输出为第一控制信号，用来控制所述第七开关、第八开关、第九开关和第十开关，同时也控制着所述Flash AD转换单元中的开关，所述过零比较器的输出为第二控制信号，用来控制所述数字加/减法器。
在另一些情况中，所述第一比较器和所述过零比较器的输出端都连接到所述逻辑时序控制单元，所述逻辑时序控制单元输出第一控制信号和第二控制信号。
所述Flash AD转换单元包括编码器和并联在所述编码器前的2N个比较器以及连接在第2M-1比较器的正输入端和第2M比较器的正输入端之间的第三开关、连接在所述第一参考信号和第2M-1比较器的正输入端之间的第四开关、连接在第2M-1比较器的负输入端和第2M比较器的负输入端之间的第五开关、连接在比较器负输入端与第2M-1比较器的负输入端之间的第六开关；所述第一参考信号经所述第四开关进入所述第2M-1比较器的正输入端，所述第二参考信号进入所述第2M比较器的正输入端；所述编码器分别通过第七开关、第八开关与所述N位寄存器和所述M位寄存器相连；所述第三开关、第四开关、第五开关和第六开关均由第一控制信号控制。
M的值小于N的值。
所述第一参考信号为第二参考信号的1/2N-M。
本发明具有的有益效果：
1、降低功耗；传统的N位Flash ADC需要2N-1个模拟比较器同时工作，而本发明中对前后两次采样信号的差值进行比较，若其小于某一阈值则仅需要进行M位的AD转换，即2M-1个模拟比较器同时工作，从而有效降低电路的功耗。
2、过滤噪声；传统的Flash ADC不具有过滤噪声的功能，因此系统中必须加入滤噪的模块，从而增加了系统的复杂度。本发明中对前后两次采样信号的差值进行比较，若其大于某一阈值(即出现了陡变)则认为是噪声，此时不需进行AD转换，而是用上次AD转换的结果作为此次的输出，达到滤除噪声(信号陡变)的效果。
附图说明
图1为传统的ADC的输入信号中存在噪声的信号示意图；
图2为本发明实施例的原理图；
图3为图2实施例的另一种工作状态原理图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图2和图3所示，点划线框内为传统的Flash ADC电路主要组成部分，即Flash AD转换单元和逻辑时序控制单元，经Flash AD转换单元转换并输出的数字信号作为提供给逻辑时序控制单元的控制信号。本发明的创新在于增加了信号检测单元，依次连接有采样保持器、模拟减法器、绝对值模块、比较器，比较器输出控制信号C1，模拟减法器后同时连接过零比较器，过零比较器输出控制信号C2。信号检测单元还包括M位寄存器、N位寄存器，以及与它们连接的数字加/减法器、与数字加/减法器连接的N位输出寄存器，而N位寄存器与N位输出寄存器同时直接相连。C1用来控制图2中的开关，C2控制数字加/减法器。
如图2所示，首次AD转换由逻辑时序控制器控制将输入的模拟信号存入采样保持器中，并将SW3、SW5和SW7闭合以实现一次完整的N位AD转换，AD转换结果存入N位寄存器中，然后将SW3、SW5和SW7断开；从第二次AD转换开始采用如下步骤进行AD转换：
(1)SW1断开，SW2闭合，SW3～SW10断开，将当前输入的模拟信号与采样保持器中存储的上次输入的模拟信号相减，将结果取绝对值后与电平Vref/2N-M进行比较产生控制信号C1，同时通过过零比较器对结果是否大于零进行判断产生控制信号C2；
(2)若C1为1，则SW4、SW6和SW8闭合，SW3、SW5和SW7断开，此时对模拟减法器的输出电压进行M位的AD转换，将转换结果存入M位寄存器；若C1为0，断开SW2，闭合SW1对当前输入的模拟信号进行存储，同时SW4、SW6和SW8断开，SW3、SW5和SW7闭合，此时对当前输入的模拟信号进行完整的N位的AD转换，将转换结果存入N位寄存器；
(3)若C1为1，SW10闭合，SW9断开，若C2为1则将N位寄存器和M位寄存器进行加法操作，若C2为0则将N位寄存器和M位寄存器进行减法操作，并将结果存入N位输出寄存器进行输出；若C1为0，则SW10断开，SW9闭合，直接将N位寄存器里的数据存入N位输出寄存器进行输出；
(4)若C1为1，将N位输出寄存器的数据赋值给N位寄存器；若C1为0，则无操作。
如图3所示，与图2不同之处在于C1不作为控制开关SW5的信号。其原理如下：
首次AD转换由逻辑时序控制器控制将输入的模拟信号存入采样保持器中，并将SW3、SW5和SW6闭合以实现一次完整的N位AD转换，AD转换结果存入N位寄存器中，然后将SW3、SW5和SW6断开；从第二次AD转换开始采用如下步骤进行AD转换：
(1)SW1断开，SW2闭合，SW3～SW10断开，将当前输入的模拟信号与采样保持电路中存储的上次输入的模拟信号相减，将结果取绝对值后与电平Vref/2N-M进行比较产生控制信号C1，同时通过过零比较器对结果是否大于零进行判断产生控制信号C2。
(2)若C1为1，表示输入为有效信号，则SW4、SW6和SW8闭合，此时对模拟减法器的输出电压进行M位的AD转换，将转换结果存入M位寄存器；若C1为0，表示输入为噪声，同时SW4、SW6和SW8断开，此时不对当前输入的模拟信号进行AD转换，而是直接将上次AD转换的结果作为此次的转换结果，即N位寄存器中的数据保持不变；
(3)若C1为1，则SW10闭合，SW9断开，若C2为1则将N位寄存器和M位寄存器进行加法操作，若C2为0则将N位寄存器和M位寄存器进行减法操作，并将结果存入N位输出寄存器进行输出；若C1为0，则SW10断开，SW9闭合，直接将N位寄存器里的数据存入N位输出寄存器进行输出；
(4)若C1为1，将N位输出寄存器的数据赋值给N位寄存器；若C1为0，则无操作。

Claims (5)

1.一种Flash模数转换电路，其特征在于：包括Flash AD转换单元、逻辑时序控制单元和信号检测单元，所述Flash AD转换单元为所述逻辑时序控制单元提供控制信号，所述信号检测单元与所述Flash AD转换单元通过开关连接，所述逻辑时序控制单元为Flash AD转换单元和信号检测单元提供控制信号，所述信号检测单元包括以下部分：采样保持器、模拟减法器、绝对值模块、比较器、过零比较器、数字加/减法器、M位寄存器、N位寄存器、N位输出寄存器以及第一开关、第二开关、第七开关、第八开关、第九开关和第十开关；其中，
所述采样保持器、所述模拟减法器和所述绝对值模块依次电性连接，所述模拟减法器的输出端同时与所述过零比较器连接，所述绝对值模块的输出端与所述比较器的负输入端连接，所述比较器的正输入端输入第一参考信号，比较器的输出端与所述Flash AD转换单元连接，所述Flash AD转换单元的另一端通过所述第七开关连接到所述N位寄存器，通过第八开关连接到所述M位寄存器；所述M位寄存器和所述N位寄存器的输出端连接到所述数字加/减法器，所述数字加/减法器的输出端与所述N位输出寄存器通过第十开关相连，所述N位寄存器还通过所述第九开关直接与所述N位输出寄存器相连；所述第一开关位于所述采样保持器之前，所述第二开关位于所述模拟减法器之前。
2.根据权利要求1所述的Flash模数转换电路，其特征在于：所述比较器的输出为第一控制信号，用来控制所述第七开关、第八开关、第九开关和第十开关，同时也控制着所述Flash AD转换单元中的开关，所述过零比较器的输出为第二控制信号，用来控制所述数字加/减法器。
3.根据权利要求2所述的Flash模数转换电路，其特征在于：所述Flash AD转换单元包括编码器和并联在所述编码器前的2N个比较器以及连接在第2M-1比较器的正输入端和第2M比较器的正输入端之间的第三开关、连接在所述第一参考信号和第2M-1比较器的正输入端之间的第四开关、连接在第2M-1比较器的负输入端和第2M比较器的负输入端之间的第五开关、连接在比较器负输入端与第2M-1比较器的负输入端之间的第六开关；所述第一参考信号经所述第四开关进入所述第2M-1比较器的正输入端，第二参考信号进入所述第2M比较器的正输入端；所述编码器分别通过第七开关、第八开关与所述N位寄存器和所述M位寄存器相连；所述第三开关、第四开关、第五开关和第六开关均由第一控制信号控制。
4.根据权利要求3所述的Flash模数转换电路，其特征在于：M的值小于N的值。
5.根据权利要求4所述的Flash模数转换电路，其特征在于：所述第一参考信号为第二参考信号的1/2N-M。
CN201510420851.6A 2015-07-16 2015-07-16 一种Flash模数转换电路 Active CN105007077B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510420851.6A CN105007077B (zh) 2015-07-16 2015-07-16 一种Flash模数转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510420851.6A CN105007077B (zh) 2015-07-16 2015-07-16 一种Flash模数转换电路

Publications (2)

Publication Number Publication Date
CN105007077A CN105007077A (zh) 2015-10-28
CN105007077B true CN105007077B (zh) 2018-03-02

Family

ID=54379619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510420851.6A Active CN105007077B (zh) 2015-07-16 2015-07-16 一种Flash模数转换电路

Country Status (1)

Country Link
CN (1) CN105007077B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10436882B2 (en) * 2016-10-20 2019-10-08 Analog Devices Global Unlimited Company Analog-to-digital converters for LIDAR systems
CN110601697A (zh) * 2019-10-22 2019-12-20 苏州蓝珀医疗科技股份有限公司 一种逐次比较型ad转换器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832937A (zh) * 2011-06-14 2012-12-19 英飞凌科技股份有限公司 模数转换器
US8884801B1 (en) * 2013-11-21 2014-11-11 Inphi Corporation High-speed analog-to-digital conversion system with flash assisted parallel SAR architecture
CN204906363U (zh) * 2015-07-16 2015-12-23 南京邮电大学 一种Flash模数转换电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832937A (zh) * 2011-06-14 2012-12-19 英飞凌科技股份有限公司 模数转换器
US8884801B1 (en) * 2013-11-21 2014-11-11 Inphi Corporation High-speed analog-to-digital conversion system with flash assisted parallel SAR architecture
CN204906363U (zh) * 2015-07-16 2015-12-23 南京邮电大学 一种Flash模数转换电路

Also Published As

Publication number Publication date
CN105007077A (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
CN103138759B (zh) 共享电容的积分电路与模拟转数字电路及其操作方法
CN110012677B (zh) 电容式逐次逼近模数转换器
CN104092466B (zh) 一种流水线逐次逼近模数转换器
US8823566B2 (en) Analog to digital conversion architecture and method with input and reference voltage scaling
CN105007077B (zh) 一种Flash模数转换电路
CN105071810B (zh) 基于信号自相关性的逐次逼近型模数转换电路
CN106998206A (zh) 电荷再分配连续逼近式模拟数字转换器及其控制方法
CN111034052B (zh) 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置
CN111934687B (zh) 一种高能效模数转换器及其控制方法
CN103762989B (zh) 数模转换电路
CN104168022B (zh) 一种基于离散时间增量型σδadc的x射线ccd读出系统
CN204906363U (zh) 一种Flash模数转换电路
CN106330189B (zh) 一种电荷域电容数字转换电路
CN204859152U (zh) 基于信号自相关性的逐次逼近型模数转换电路
CN100464504C (zh) 一种模拟信号采样装置
CN103595410A (zh) 图像传感器及其列模数转换器
US8416110B2 (en) Multi-channel analog digital conversion circuit and analog digital conversion method thereof
CN114629497A (zh) 用于列并行单斜坡模数转换器的比较器失调电压消除电路
CN100539427C (zh) 循环流水线式模拟数字转换器
CN205507802U (zh) 一种指纹检测电路及电容型指纹检测装置
WO2018235997A1 (ko) 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기
CN107786206A (zh) 一种Pipeline SAR‑ADC系统
CN104660262B (zh) 电容电阻混合型sar adc
CN203747802U (zh) 数模转换电路
CN106788432A (zh) 数模转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant