CN105007051A - 差动放大电路以及显示驱动电路 - Google Patents

差动放大电路以及显示驱动电路 Download PDF

Info

Publication number
CN105007051A
CN105007051A CN201510195716.6A CN201510195716A CN105007051A CN 105007051 A CN105007051 A CN 105007051A CN 201510195716 A CN201510195716 A CN 201510195716A CN 105007051 A CN105007051 A CN 105007051A
Authority
CN
China
Prior art keywords
mos transistor
channel mos
differential
source
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510195716.6A
Other languages
English (en)
Inventor
佐伯穣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xin Napudikesi Display Contract Commercial Firm
Original Assignee
Xin Napudikesi Display Contract Commercial Firm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xin Napudikesi Display Contract Commercial Firm filed Critical Xin Napudikesi Display Contract Commercial Firm
Publication of CN105007051A publication Critical patent/CN105007051A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45022—One or more added resistors to the amplifying transistors in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45032—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are multiple paralleled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及差动放大电路和显示驱动电路。在能够临时地提高转换速率的差动放大电路中，根据输入的差动信号的转变来适当地控制提高转换速率的定时。具备：差动对晶体管，被供给差动输入信号；电流源，与差动对晶体管串联连接；以及输出晶体管，基于差动输入信号来驱动输出端子，输出晶体管基于使输出端子的电压电平转变的定时来使电流源的电流值增加。输出晶体管仅在使输出端子转变的期间进行输出端子驱动，因此，使该期间的差动对晶体管的偏置电流增大，提高转换速率。

Description

差动放大电路以及显示驱动电路
技术领域
本发明涉及差动放大电路和使用其的显示驱动电路，特别是能够优选地利用于与高清晰的显示面板连接的显示驱动电路。
背景技术
液晶显示（LCD：Liquid Crystal Display）面板等显示面板具备多个扫描电极（也称为栅极电极）和多个信号电极（也称为源极电极），在其交点具备具有像素电容（液晶电容）的显示单元。显示的分辨率为像素的数量，根据行数（栅极电极数）与每1行的像素数（对应于源极电极数）的积来规定。关于连接于显示面板来驱动其源极电极的显示驱动电路，伴随着显示面板的高分辨率化、高清晰化，源极电极的负载增大，同时源极输出通道数增加。装载有显示驱动电路的显示驱动器IC（Integrated Circuit，集成电路）沿着显示面板的一边而被安装，因此，伴随着行数（栅极电极数）的增加，到远端的显示单元的像素电容的布线长度变长，布线电阻和布线电容变大。根据这样的背景，在显示驱动电路中，伴随着显示面板的高分辨率化、高清晰化，源极电极的负载增大。
在专利文献1中，公开了适合于这样的液晶显示装置的液晶面板驱动电路（源极放大器）并且转换速率（slew rate）高的差动放大电路。与差动输入信号的反相工作同步地，以比差动输入信号的反相工作的转变时间短的时间，增加在构成差动对的晶体管流动的电流。专利文献1所公开的差动放大器具备输入差动信号的差动对晶体管和对在差动对晶体管流动的电流进行控制的恒定电流源，还具备与恒定电流源并联连接并且使在差动对晶体管流动的电流增加的开关。在开关被接通的期间，差动放大器的转换速率提高。开关通过根据表示显示定时的选通（strobe）信号等同步信号STB生成的控制信号SRN和SRP来进行接通/关断控制。使转换速率提高的时间的宽度通过控制信号SRN和SRP的脉冲宽度来调整。
现有技术文献
专利文献
专利文献1：日本特开2011–124782号公报。
发明要解决的课题
本发明人对专利文献1进行讨论的结果是，知晓了存在以下那样的新的课题。
为如下方面：专利文献1所公开的差动放大器为了使转换速率提高而需要定时控制信号。在液晶显示装置中，能够利用表示显示定时的选通信号，但是，没有在其他装置中存在这样的选通信号的保证。此外，将使在差动对晶体管流动的电流增加的开关接通的控制信号的脉冲宽度即使转换速率提高的时间的宽度由控制信号生成电路的设计来规定，因此，未必被限为成为实际上连接显示面板时的差动输入信号的转变的大小所对应的适当的脉冲宽度。是因为差动输入信号的转变的大小根据显示的数据发生变化，此外，是因为连接的显示面板也不限为1种。因此，在将使在差动对晶体管流动的电流增加的开关接通的控制信号的脉冲宽度比适当的脉冲宽度短的情况下，不能使转换速率充分地提高，在长的情况下，需要以上地消耗功率。
发明内容
本发明的目的在于在能够临时地提高转换速率的差动放大电路中根据输出信号的转变来适当地控制使转换速率提高的定时。
在以下说明用于解决这样的课题的方案，但是，其他的课题和新的特征根据本说明书的记述和附图而变得明显。
用于解决课题的方案
根据一个实施方式，如下述。
即，本发明的一个实施方式的差动放大电路具备：差动对晶体管，被供给差动输入信号；电流源，与差动对晶体管串联连接；以及输出晶体管，基于差动输入信号来驱动输出端子，输出晶体管基于使输出端子的电压电平转变的定时来使偏置电流源的电流值增加。输出晶体管仅在使输出端子转变的期间进行输出端子驱动，因此，使该期间的差动对晶体管的偏置电流增大，提高转换速率。
发明效果
如果简单地说明由所述一个实施方式得到的效果，则如下述。
即，在能够临时地提高转换速率的差动放大电路中，能够根据输出信号的转变来适当地控制提高转换速率的定时。
附图说明
图1是示出包含装载本发明的差动放大电路来作为源极放大器的显示驱动电路的电子设备的结构例的框图。
图2是示出显示驱动电路（显示驱动器IC）的结构例的框图。
图3是示意性地示出源极放大器的由显示面板造成的负载的等效电路的说明图。
图4是示出源极放大器偏置控制电路的结构例的电路图。
图5是示出利用本发明的差动放大电路的源极放大器的结构例的电路图。
图6是示出图5的差动放大电路（源极放大器）的工作例的波形图。
图7是示出图5的差动放大电路（源极放大器）的输出信号（Vout）的波形图。
图8是由图5的差动放大电路（源极放大器）驱动的显示面板的远端处的信号（Vout_Far）的波形图。
图9是示出本发明的差动放大电路的第一变形例的电路图。
图10是示出本发明的差动放大电路的第二变形例的电路图。
图11是示出利用实施方式2的差动放大电路的源极放大器的结构例的电路图。
图12是示出图11所示的差动放大电路的工作例的时间图。
图13是示出利用实施方式3的差动放大电路的源极放大器的结构例的电路图。
图14是实施方式3的差动放大电路中的内部生成控制信号的电路的电路图。
图15是示出图14所示的差动放大电路的工作例的时间图。
具体实施方式
1. 实施方式的概要
首先，针对在本申请中公开的代表性的实施方式，说明概要。在针对代表性的实施方式的概要说明中标注括号来参照的附图中的参照附图标记只不过是例示出被包含在标注有其的结构要素的概念中的参照附图标记。
﹝1﹞<利用自控制的转换速率提高>
在本申请中公开的代表性的实施方式的差动放大电路（4）具备：差动对晶体管（MP2、MP3、MN2、MN3），被供给差动输入信号；电流源（MP1、MP20、MN1、MN20），与所述差动对晶体管串联连接；以及输出晶体管（MP10、MN10），基于所述差动输入信号来驱动输出端子（Vout），所述输出晶体管基于使所述输出端子的电压电平转变的定时来使所述电流源的电流值的绝对值增加。
由此，在能够临时地提高转换速率的差动放大电路中，能够根据输出电压（Vout）的转变来适当地控制使转换速率提高的定时。
﹝2﹞<利用MOS晶体管的电路>
在项1中，所述输出晶体管是第一MOS晶体管（MP10、MN10），所述电流源构成为并联连接恒定电流源（MP1、MN1）和第二MOS晶体管（MP20、MN20），通过输入到所述第一MOS晶体管的栅极端子的信号（Vpon、Vnon）来控制所述第二MOS晶体管的栅极端子，由此，使所述电流源的电流值的绝对值增加。
由此，输出晶体管能够根据与对电荷进行充放电的充放电电流相同的定时且大体成比例的大小使差动对晶体管的偏置电流增加，能够根据输出电压（Vout）的转变来不仅适当地控制使转换速率提高的定时还适当地控制其大小。
﹝3﹞<追加电流源的切断开关>
在项1中，所述输出晶体管是第一MOS晶体管（MP10、MN10），所述电流源由恒定电流源（MP1、MN1）、以及与所述恒定电流源并联连接并且彼此串联连接的开关（SW1、SW2）和第二MOS晶体管（MP20、MN20）构成，通过输入到所述第一MOS晶体管的栅极端子的信号（Vpon、Vnon）来控制所述第二MOS晶体管的栅极端子，由此，使所述电流源的电流值的绝对值增加。
由此，起到与项2同样的作用效果，进而，能够在不需要提高转换速率的期间，切断开关（SW1、SW2）来抑制由第二MOS晶体管（MP20、MN20）造成的差动对晶体管（MP2、MP3、MN2、MN3）中的电流的泄露。
﹝4﹞<追加电流源的切断开关的自控制>
在项3中，基于输入到所述第一MOS晶体管的栅极端子的信号（Vpon、Vnon）来切断所述开关。
由此，根据差动放大电路的内部信号（Vpon、Vnon）生成对来自输出端子的输出电压（Vout）稳定的情况进行检测的定时信号，通过该定时信号来控制所述开关，由此，能够在适当的定时切断作为追加电流源的第二MOS晶体管（MP20、MN20）。
﹝5﹞<显示驱动电路>
在本申请中公开的代表性的实施方式的显示驱动电路（1）将由根据项1到项4中的任一项所述的差动放大电路构成的电压跟随放大器（voltage follower amplifier）包含为对所连接的显示面板的源极电极进行驱动的源极放大器（4_1~4_n）。
由此，能够提供显示驱动电路，所述显示驱动电路能够根据所连接的显示面板的源极电极的负载的大小来自主地且适当地控制提高转换速率的期间。
﹝6﹞<显示驱动器IC>
在项5中，所述显示驱动电路形成在单一的半导体基板上。
由此，能够在不按照连接的每个显示面板开发使转换速率最优化的不同品种的显示驱动器IC或者不按照连接的每个显示面板提供对源极放大器的转换速率进行调整的显示驱动器IC的情况下，提供能够以1个制品适应于广大范围的显示面板的显示驱动器IC。
﹝7﹞<轨对轨（Rail to Rail）的差动放大电路>
在本申请中公开的代表性的实施方式的差动放大电路（4）具备：差动对晶体管（MP2、MP3、MN2、MN3），被供给差动输入信号；电流源（MP1、MP20、MN1、MN20），与所述差动对晶体管串联连接；以及输出晶体管（MP10、MN10），驱动输出端子（Vout），并且，如以下那样构成。
所述输出晶体管由连接在高电位侧电源（例如VDD）与所述输出端子之间的第一P沟道MOS晶体管（MP10）和连接在低电位侧电源（例如GND）与所述输出端子之间的第一N沟道MOS晶体管（MN10）构成。
所述差动对晶体管由所述差动输入信号的一个分别被输入到栅极端子的第三P沟道MOS晶体管（MP2）和第三N沟道MOS晶体管（MN2）、以及所述差动输入信号的另一个分别被输入到栅极端子的第四P沟道MOS晶体管（MP3）和第四N沟道MOS晶体管（MN3）构成。
所述电流源被构成为并联连接从所述高电位侧电源供给正的电流的高电位侧恒定电流源（MP1）和第二P沟道MOS晶体管（MP20）并且并联连接从所述低电位侧电源供给负的电流的低电位侧恒定电流源（MN1）和第二N沟道MOS晶体管（MN20）。从所述高电位侧电源向所述第三P沟道MOS晶体管和所述第四P沟道MOS晶体管的源极端子供给所述正的电流，从所述负电位侧电源向所述第三P沟道MOS晶体管和所述第四P沟道MOS晶体管的源极端子供给所述负的电流。
通过输入到所述第一P沟道MOS晶体管的栅极端子的信号（Vpon）来控制所述第二P沟道MOS晶体管（MP20）的栅极端子，由此，使从所述高电位侧电源供给的所述正的电流增加，通过输入到所述第一N沟道MOS晶体管的栅极端子的信号（Vnon）来控制所述第二N沟道MOS晶体管（MN20）的栅极端子，由此，使从所述低电位侧电源供给的所述负的电流的绝对值增加。
由此，在输出电压（Vout）以从高电位侧电源到低电位侧电源之间的所谓轨对轨进行全摆幅（full swing）的差动放大电路中，能够在与输出电压（Vout）的转变对应的适当的定时使转换速率提高。
﹝8﹞<向追加电流源的反馈量>
在项7中，所述第一P沟道MOS晶体管（MP10）和所述第二P沟道MOS晶体管（MP20）的互感的比率（N）与所述第一N沟道MOS晶体管（MN10）和所述第二N沟道MOS晶体管（MN20）的互感的比率（N）相等。
由此，用于提高转换速率的偏置电流量在输出的上升和下降中被平衡。由该比率来规定向追加电流源的反馈量。在此，“相等”不是将数学上严密的相等作为必要条件，而是意味着以在包含工业上容许的误差的范围中为大体相同的比率的方式设计（在本申请中同样）。
﹝9﹞<N×W/L>
在项8中，所述第一P沟道MOS晶体管（MP10）和所述第二P沟道MOS晶体管（MP20）的栅极长度分别与所述第一N沟道MOS晶体管（MN10）和所述第二N沟道MOS晶体管（MN20）的栅极长度相等，所述第一P沟道MOS晶体管（MP10）和所述第二P沟道MOS晶体管（MP20）的栅极宽度的比率以及所述第一N沟道MOS晶体管（MN10）和所述第二N沟道MOS晶体管（MN20）的栅极宽度的比率分别与所述互感的比率（N）相等。
由此，通过晶体管尺寸来规定向追加电流源的反馈量。
﹝10﹞<追加电流源的切断开关>
在项7中，还具备第一开关（SW1），与所述第二P沟道MOS晶体管（MP20）串联地插入；以及第二开关（SW2），与所述第二N沟道MOS晶体管（MN20）串联地插入。
由此，起到与项7同样的作用效果，进而，能够在不需要提高转换速率的期间，切断第一和第二开关（SW1、SW2）来抑制由第二P沟道MOS晶体管（MP20）和第二N沟道MOS晶体管（MN20）造成的差动对晶体管（MP2、MP3、MN2、MN3）中的电流的泄露。
﹝11﹞<追加电流源的切断开关的自控制>
在项10中，进行基于输入到所述第一P沟道MOS晶体管和所述第一N沟道MOS晶体管的每一个的栅极端子的信号（Vpon、Vnon）来切断所述第一开关和所述第二开关的控制。
由此，根据差动放大电路的内部信号（Vpon、Vnon）生成对来自输出端子的输出电压（Vout）稳定的情况进行检测的定时信号，通过该定时信号来控制所述开关，由此，能够在适当的定时切断作为追加电流源的第二P沟道MOS晶体管（MP20）和第二N沟道MOS晶体管（MN20）。
﹝12﹞<追加电流源的切断开关的控制电路>
在项10中，还具备开关控制电路（比较器），在来自所述输出端子的输出上升的转变期间使所述第一开关接通，在来自所述输出端子的输出下降的转变期间使所述第二开关接通。
由此，与项11同样地，能够在适当的定时切断作为追加电流源的第二P沟道MOS晶体管和第二N沟道MOS晶体管。
﹝13﹞<利用比较器的开关控制电路>
在项12中，所述开关控制电路包含：第五P沟道MOS晶体管（MP11），连接在所述高电位侧电源与下降检测节点（Vpsw）之间；第五N沟道MOS晶体管（MN11），连接在所述低电位侧电源与所述下降检测节点（Vpsw）之间；第六P沟道MOS晶体管（MP12），连接在所述高电位侧电源与上升检测节点（Vnsw）之间；以及第六N沟道MOS晶体管（MN12），连接在所述低电位侧电源与所述上升检测节点（Vnsw）之间。
所述第五P沟道MOS晶体管和所述第五N沟道MOS晶体管的互感的比率比所述第一P沟道MOS晶体管和所述第一N沟道MOS晶体管的互感的比率大。
所述第六P沟道MOS晶体管和所述第六N沟道MOS晶体管的互感的比率比所述第一P沟道MOS晶体管和所述第一N沟道MOS晶体管的互感的比率小。
由此，能够通过简单的电路来构成用于通过自控制而切断追加电流源的开关的开关控制电路（比较器）。使构成开关控制电路的2个比较器具有适当的失调（offset），能够分别使一个检测输出电压（Vout）的下降期间并且使另一个检测输出电压（Vout）的上升期间。即，由第五P沟道MOS晶体管（MP11）和第五N沟道MOS晶体管（MN11）构成的比较器相对于输出晶体管具有失调，在输出电压（Vout）的上升期间和稳定期间输出高，在下降期间输出低，因此，使第一开关（SW1）接通，增大差动级的P沟道侧的偏置电流来提高下降的转换速率。由第六P沟道MOS晶体管（MP12）和第六N沟道MOS晶体管（MN12）构成的比较器相对于输出晶体管具有相反的失调，在输出电压（Vout）的下降期间和稳定期间输出低，在下降期间输出高，因此，使第二开关（SW2）接通，增大差动级的N沟道侧的偏置电流来提高上升的转换速率。
﹝14﹞<显示驱动电路>
在本申请中公开的代表性的实施方式的显示驱动电路（1）将由根据项7到项13中的任一项所述的差动放大电路构成的电压跟随放大器包含为对所连接的显示面板的源极电极进行驱动的源极放大器（4_1~4_n）。
由此，与项5同样地，能够提供能够根据所连接的显示面板（2）的源极电极的负载的大小来自主地且适当地控制提高转换速率的期间的显示驱动电路（1）。
﹝15﹞<显示驱动器IC>
在项14中，所述显示驱动电路形成在单一的半导体基板上。
由此，与项6同样地，能够在不按照所连接的每个显示面板（2）开发使转换速率最优化的不同品种的显示驱动器IC（1）或者不按照所连接的每个显示面板提供对源极放大器的转换速率进行调整的显示驱动器IC的情况下，提供能够以1个制品适应于广大范围的显示面板的显示驱动器IC。
2. 实施方式的细节
对实施方式进一步详细叙述。
﹝实施方式1﹞
图1是示出包含装载本发明的差动放大电路来作为源极放大器的显示驱动电路（显示驱动器IC）1的电子设备100的结构例的框图。电子设备100是本发明的电子设备的一个例子，构成例如PDA（Personal Digital Assistant，个人数字助理）或便携式电话机等便携式终端的一部分，具备显示面板2、显示驱动电路（显示驱动器IC）1、以及主处理器3。在电子设备100中，从主处理器3供给的图像数据通过显示驱动电路（显示驱动器IC）1而被显示在显示面板2中。
在电子设备100中，虽然省略了图示，但是，还包含触摸面板、触摸面板控制器、触摸检测用的副处理器等而构成也可。此时，显示驱动电路1和触摸面板控制器或者进而副处理器、主处理器3可以被形成在单一的半导体芯片上，或者，也可以例如作为多芯片模块而被装载于1个封装（package）来构成为1个半导体装置。此外，显示面板2和触摸面板可以彼此重叠地安装，它们可以是作为整体制造的In–cell结构，也可以是个别制造而重叠的On–cell结构。主处理器3生成图像数据，显示驱动电路1进行用于将从主处理器3接收的图像数据显示在显示面板2中的显示控制。此外，主处理器3也可以构成为从副处理器取得接触事件（触摸）发生时的位置坐标的数据，根据显示面板2中的位置坐标的数据与提供给显示驱动电路1而显示的画面的关系，解析由触摸面板的操作造成的输入。进而，将通信控制单元、图像处理单元、声音处理单元和其他加速器等内置或连接于主处理器3，由此，电子设备100被构成为例如便携式终端。
在显示面板2中，配置有在横向上形成的作为扫描电极的栅极布线G1~Gm和在纵向上形成的作为信号电极的源极布线S1~Sn，在其各交点部分配置有显示单元16。如在图中由虚线包围的区域所例示的那样，显示单元16由栅极端子连接于栅极布线而源极端子连接于源极布线的传输门Tr、以及形成在传输门Tr的漏极端子与共同电压Vcom之间的例如液晶等的像素电容Cx构成。传输门Tr的构造是对称的，上述的漏极端子和源极端子的关系也可以是相反的。作为扫描电极的栅极布线G1~Gm由形成在显示面板2的栅极驱动电路15来扫描驱动。构成栅极驱动电路15的电路使用例如形成在显示面板2的玻璃基板上的薄膜晶体管（TFT：Thin Film Transistor）来构成。此时，将栅极驱动电路15称为GIP（GIP：Gate In Panel）。用于控制栅极驱动电路（GIP）15的信号Gct1由显示驱动器1供给。例如，在由移位寄存器构成栅极驱动电路（GIP）15时，在所供给的信号Gct1中包含移位工作用的时钟或开始标志、使移位方向或移位工作启用/禁用的信号等。从显示驱动电路1对作为信号电极的源极布线S1~Sn直接或者经由解复用器施加与应显示的亮度对应的灰度电平的信号，并列地对由扫描电极选择的行的像素电容Cx进行充电。在显示面板2是液晶显示面板的情况下，根据由保持于像素电容Cx的电荷形成的电场的大小来决定液晶的偏振光的大小，并且，决定光的透射量即其像素的亮度。像素电容Cx在下一个帧中选择相同的行而被充电新的显示电平之前，保持电荷来显示相同的亮度。将为了向像素电容Cx转送与显示电平对应的电荷而如上述那样驱动扫描电极和信号电极的情况称为显示驱动，显示驱动期间（也包含略称为显示期间的情况）意味着进行显示驱动的期间。显示面板2的结构不限制于所图示的例子而是任意的。例如，也能够代替具备栅极驱动电路15而采用栅极布线G1~Gm被显示驱动电路（显示驱动器IC）1或不同芯片的栅极驱动器IC直接驱动的结构。
图2是示出显示驱动电路（显示驱动器IC）1的结构例的框图。显示驱动电路1包含：主接口9、控制部8、帧存储器7、行锁存器6、源极放大器4_1~4_n、灰度电平选择电路5_1~5_n、源极放大器偏置控制电路14、灰度电平生成电路13、栅极控制信号驱动电路12、以及电源电路11而构成。在源极放大器4_1~4_n中应用本发明的差动放大电路。
显示驱动电路1经由主接口9与主处理器3连接，接收控制命令，收发各种参数，进而，高速地接收应显示于显示面板2的图像数据，也一起接收垂直同步信号（Vsync）和水平同步信号（Hsync）等定时信息。主接口9也可以是例如作为显示设备的标准的通信接口的1个的、依据MIPI–DSI（Mobile Industry Processor Interface Display Serial Interface，移动行业处理器接口显示串行接口）的接口。控制部8具备对从主处理器3接收的控制命令、参数进行保持的命令寄存器（未图示）和参数寄存器（未图示），并且，基于其来控制各电路的工作、例如使栅极驱动电路15的控制信号Gct1从栅极控制信号驱动电路12输出的工作。控制部8经由主接口9将从主处理器3接收的图像数据写入到帧存储器7中。帧存储器7由例如SRAM（Static Random Access Memory，静态随机存取存储器）构成。从帧存储器7将1行的量的图像数据读出到行锁存器6中，行锁存器6将1行的量的图像数据并列地向灰度电平选择电路5_1~5_n供给。从灰度电平生成电路13向灰度电平选择电路5_1~5_n供给多灰度的模拟灰度电压。灰度电平选择电路5_1~5_n分别从供给的多灰度的模拟灰度电压之中选择从行锁存器6输入的图像数据所对应的1个灰度电平，或者选择多个灰度电平来根据它们生成中间的灰度电平，并且，向所连接的源极放大器4_1~4_n供给。如图2所例示的那样，源极放大器4_1~4_n为由差动放大电路构成的电压跟随放大器，对所供给的灰度电平进行电流放大，驱动作为所连接的显示面板2的信号电极的源极布线S1~Sn。从源极放大器偏置控制电路14向源极放大器4_1~4_n供给偏置电压。
电源电路11包含升压电路、降压电路、稳定化电路（调节器）等而构成，根据从外部供给的电源VDD/VSS生成并供给在显示驱动电路（显示驱动器IC）1内的各电路中使用的内部电源。
关于上述的显示驱动电路（显示驱动器IC）1，对内置有帧存储器7的结构例进行了说明，但是，也能采用未内置帧存储器的结构。在内置有帧存储器7的结构例中，在显示的图像是静止图像的情况下，在帧存储器7中保持1帧的静止图像，并重复读出来显示，由此，能够省略显示静止图像的期间的来自主处理器3的图像数据的转送。另一方面，在未内置帧存储器的结构中，芯片面积小就行，降低了成本。
图3是示意性地示出源极放大器4的由显示面板2造成的负载的等效电路的说明图。源极放大器4的输出经由端子Sout连接于源极布线。如上所述，与行数相同数量的显示单元16连接于源极布线。源极放大器4的负载的等效电路是利用源极布线的布线电阻R和布线电容等寄生电容C的分布常数电路。但是，在图3中图示为集总常数电路。此外，在由栅极布线选择的行的显示单元16中，像素电容Cx被负载的寄生电容C所包含，但是，在非选择的行中，仅传输门Tr的关断时的扩散层电容等被负载的寄生电容C所包含，而像素电容Cx不被包含。源极放大器4的输出端子中的电压Vout通过图示的等效电路而衰减，在远端中为Vout_Far。Vout_Far相对于Vout由于电阻R和电容C而延迟，因此，通过使源极放大器4的转换速率变大，从而期待抵消该延迟。
图5是示出利用本发明的差动放大电路的源极放大器4的结构例的电路图，图4是示出向源极放大器4_1~4_n供给偏压的源极放大器偏置控制电路14的结构例的电路图。通常，在显示驱动电路1装载有多个源极放大器4_1~4_n，但是在指出其中一个时，使用附图标记“4”。源极放大器偏置控制电路14能够向多个源极放大器4_1~4_n供给共同的偏压。源极放大器偏置控制电路14由电流源30、3个N沟道MOS晶体管MN0, MN8, MN9、2个P沟道MOS晶体管MP8, MP9、以及电阻Rb构成。由MN0和MN8构成电流镜，由电流源30规定的电流值按照MN0和MN8的尺寸（互感）的比率而被放大，在MN8、MN9、MP8、MP9和电阻Rb流动。关于MN8、MN9、MP8和MP9，由后述的源极放大器4的差动级和中间级的MOS晶体管分别构成电流镜，经由偏置控制线Vbp1、Vbp2、Vbn2、Vbn1控制各个偏置电流。
图5是示出源极放大器4的结构例的电路图。源极放大器4是由差动级、中间级和输出级构成的差动放大器（运算放大器），输出Vout被反馈为差动输入的一个而构成电压跟随放大器。差动级包含3个P沟道MOS晶体管MP1~MP3、以及3个N沟道MOS晶体管MN1~MN3而构成。偏置控制线Vbp1和Vbn1分别连接于MP1和MN1而在源极放大器偏置控制电路14的MP8和NN8之间构成电流镜，作为对源极放大器4的差动级施加偏置电流Ibp和Ibn的尾电流源发挥作用。在本发明中，对MP1和MN1分别并联地附加P沟道MOS晶体管MP20和N沟道MOS晶体管MN20，但是，在后段对该结构和工作进行详细地描述。来自Vout的反馈连接于MP2和MN2的栅极端子，作为另一个输入的Vin输入到MP3和MN3的栅极端子。中间级由4个P沟道MOS晶体管MP4~MP7、4个N沟道MOS晶体管MN4~MN7构成。由MP4、MP6、MN6和MN4构成的电流路以及由MP5、MP7、MN7和MN5构成的电流路这2个电流路分别构成为流动相同值的电流Ib，按照向差动级的2个输入Vin和Vout之差并且根据从差动级流入的电流和向差动级流出的电流来生成差动电压，作为Vpon和Vnon向输出级输出。从源极放大器偏置控制电路14向MP6和MP7、MN6和MN7各自的栅极端子输入偏置控制线Vbp2和Vbn2而在源极放大器偏置控制电路14的MP9和NN9之间构成电流镜，MP6和MN6、MP7和MN7分别以作为电阻性负载发挥作用的方式构成。输出级由向栅极端子输入Vpon的1个P沟道MOS晶体管MP10、向栅极端子输入Vnon的1个N沟道MOS晶体管MN10、以及连接在每一个的漏极端子和栅极端子之间的反馈电容Cp和Cn构成。对从中间级输入的差动电压进行电流放大，输出Vout。
在本发明中，在差动级的P沟道MOS晶体管MP1并联地附加作为变动偏置源发挥作用的MP20，并对其栅极端子反馈输出级的栅极电压Vpon，在N沟道MOS晶体管MN1并联地附加作为变动偏置源发挥作用的MN20，并对其栅极端子反馈输出级的栅极电压Vnon。MP20的栅极宽度/栅极长度比为Wp/Lp，输出晶体管MP10的栅极宽度/栅极长度比为N×Wp/Lp，MN20的栅极宽度/栅极长度比为Wn/Ln，输出晶体管MN10的栅极宽度/栅极长度比为N×Wn/Ln，作为变动偏置源发挥作用的MP20和MN20的互感被设定为输出晶体管MP10和MN10的1/N。
通常，在差动级的输入晶体管MP2和MP3、MN2和MN3分别流动偏置电流Ibp和Ibn，但是，当变动偏置源MP20和MN20导通时，分别加上变动偏流Ipd和Ind。由此，在变动偏置源MP20和MN20导通的期间，能够使转换速率提高，使源极放大器4高速工作。
对源极放大器4的工作更详细地进行说明。图6是示出图5的差动放大电路（源极放大器4）的工作例的波形图。横轴是时间，在纵轴方向上从上起依次示出输入电压Vin、在输出晶体管MP10和MN10流动的电流Ioutp和Ioutn、变动偏置电流Ipd和Ind的波形。图7是示出图5的差动放大电路的输出信号（Vout）的波形图，图8是显示面板2的远端处的信号（Vout_Far）的波形图。在图7和图8中，分别地，横轴是时间，在纵轴上示出输出信号（Vout）和远端处的信号（Vout_Far）的波形。实线是图5的差动放大电路（源极放大器4）的工作的波形，虚线是作为比较例的未附加变动偏置源MP20和MN20的差动放大电路的波形。
在时刻t1伴随着输入电压Vin的上升而输出电压Vout上升的情况下，关于输出级的栅极电压Vpon和Vnon，通过从Vout向Vin的另一个输入端子的反馈控制而使MP10导通并使MN10截止。为了对连接于输出端子Sout的负载（参照图3）进行充电，输出电流Ioutp流出。输出级的栅极电压Vpon也输入到差动级的变动偏置源MP20，因此，与MP10同样地，MP20也导通而Ipd流动，使在差动输入晶体管MP2和MP3流动的偏置电流从Ibp增加到Ibp+Ipd。与此伴随地，作为中间级的电流部的MN4和MN5高速化，使Vnon电位急剧下降，使输出晶体管MN10高速截止。另一方面，使差动级的变动偏置源MN20与MN10同样地高速截止，在差动输入晶体管MN2和MN3流动的偏置电流减少而仅为Ibn。与此伴随地，输出级的栅极电压Vpon急剧地下降，使MP10高速导通。由此，如图7所示，Vout与用虚线示出的未附加变动偏置源的比较例相比，急剧地上升，图8所示的远端处的电压Vout_Far也同样地，与用虚线示出的未附加变动偏置源的比较例相比，急剧地上升。
在时刻t2伴随着输入电压Vin的下降而输出电压Vout下降的情况下，输出级的栅极电压Vpon和Vnon使MP10截止并使MN10导通。为了从连接于输出端子Sout的负载（参照图3）放电，输出电流Ioutn流出。输出级的栅极电压Vnon也被输入到差动级的变动偏置源MN20，因此，与MN10同样地，MN20也导通而Ind流动，使在差动输入晶体管MN2和MN3流动的偏置电流从Ibn增加到Ibn+Ind。与此伴随地，作为中间级的电流部的MP4和MP5高速化，使Vpon电位急剧上升，使输出晶体管MP10高速截止。另一方面，差动级的变动偏置源MP20与MP10同样地被高速截止，在差动输入晶体管MP2和MP3流动的偏置电流减少而仅为Ibp。与此伴随地，输出级的栅极电压Vnon急剧地上升，使MN10高速导通。由此，如图7所示，Vout与用虚线示出的未附加变动偏置源的比较例相比，急剧地下降，图8所示的远端处的电压Vout_Far也同样地，与用虚线示出的未附加变动偏置源的比较例相比，急剧地下降。
MP20和MN20的尺寸如上述的那样被设为MP10和MN10的1/N，在Vout电压稳定时设定N的值，以使MP20和MN20的电流值变得微小。
图7和图8是采用显示面板为例子的情况的波形，但是，图7通常化为负载轻的情况的例子，图8通常化为负载重的情况的例子。
如以上叙述的那样，在本发明的差动放大器（源极放大器）4中，能够通过使差动放大器（源极放大器）4的内部信号反馈的自控制来实现在高速驱动时为了使转换速率提高而使偏流增加的控制。此外，进行与高速驱动时的充放电电流对应的偏置控制，因此，即使在高速驱动时也能够进行与源极输出对应的偏置调整。即，在输出电压Vout的变动大而作为充放电电流的Ioutp或Ioutn的峰值大并且充放电时间长的情况下，与此对应地，变动偏置电流Ipd和Ind的值也变大并且附加的时间也变长。相反地，在输出电压Vout的变动小的情况下，作为充放电电流的Ioutp或Ioutn的峰值小并且充放电时间也短，因此，与此对应地，变动偏置电流Ipd和Ind的值也变小并且附加的时间也变短。像这样，在能够临时提高转换速率的差动放大电路（源极放大器）4中，能够根据输入的差动信号Vin的转变来适当地控制使转换速率提高的定时。进而，能够根据与输出晶体管MP10和MN10对负载进行充放电的充放电电流相同的定时且大体成比例的大小来使差动对晶体管MP2和MP3、MN2和MN3的偏置电流增加（Ibp+Ipd、Ibn+Ind），能够根据输出电压（Vout）的转变来不仅适当地控制使转换速率提高的定时还适当地控制其大小。
图5所示的差动放大电路（源极放大器）4是差动级具备高电位侧电源（例如电源VDD）的偏置电流源MP1和MP20、以及低电位侧电源（例如接地GND）的偏置电流源MN1和MN20双方的电路，但是，具有仅具备一方的差动级的差动放大电路也起到同样的作用效果。
图9是示出本发明的差动放大电路的第一变形例的电路图。与图5所示的差动放大电路（源极放大器）4比较，省略了差动级的N沟道MOS晶体管MN1、MN2、MN3、MN20，Vin被输入到MP3的栅极端子，Vout被反馈到MP2的栅极端子。其他的电路与图5相同，因此，省略说明。
在图9所示的差动放大器4的工作中，在伴随着输入电压Vin的上升而输出电压Vout上升的情况下，与引用图6~8说明的图5的差动放大电路（源极放大器）4的时刻t1的上升的工作同样地，使在差动输入晶体管MP2和MP3流动的电流从Ibp增加到Ibp+Ipd。与此伴随地，作为中间级的电流部的MN4和MN5高速化，使Vnon电位急剧下降，使输出晶体管MN10高速截止。输出级的栅极电压Vpon与比较例同样地下降而使MP10导通。由此，图7和图8所示的输出电压Vout和远端处的电压Vout_Far与用虚线示出的未附加变动偏置源的比较例相比急剧上升。另一方面，在时刻t2的下降时，不能提高转换速率，图7和图8所示的输出电压Vout和远端处的电压Vout_Far为与用虚线示出的未附加变动偏置源的比较例同样的波形。
图10是示出本发明的差动放大电路的第二变形例的电路图。与图5所示的差动放大电路（源极放大器）4比较，省略了差动级的P沟道MOS晶体管MP1、MP2、MP3、MP20，Vin被输入到MN3的栅极端子，Vout被反馈到MN2的栅极端子。其他的电路与图5相同，因此，省略说明。
在图10所示的差动放大器4的工作中，在伴随着输入电压Vin的下降而输出电压Vout下降的情况下，与引用图6~8说明的图5的差动放大电路（源极放大器）4的时刻t2的下降的工作同样地，使在差动输入晶体管MN2和MN3流动的电流从Ibn增加到Ibn+Ind。与此伴随地，作为中间级的电流部的MP4和MP5高速化，使Vpon电位急剧上升，使输出晶体管MP10高速截止。输出级的栅极电压Vnon与比较例同样地上升而使MN10导通。由此，图7和图8所示的输出电压Vout和远端处的电压Vout_Far与用虚线示出的未附加变动偏置源的比较例相比急剧下降。另一方面，在时刻t1的上升时，不能提高转换速率，图7和图8所示的输出电压Vout和远端处的电压Vout_Far为与用虚线示出的未附加变动偏置源的比较例同样的波形。
在图9和图10中，作为本发明的差动放大电路的变形例，为了帮助理解而示出了根据图5所示的电路的变更量少的电路，但是，本发明并不限定于此，能够在不偏离其主旨的范围中进行各种变更。
﹝实施方式2﹞
图11是示出利用实施方式2的差动放大电路的源极放大器4的结构例的电路图。与图5所示的实施方式1的差动放大电路（源极放大器）4的结构例不同之处在于，在作为变动偏置源发挥作用的MP20和MN20分别串联地插入开关SW1和SW2。即，在MP20与高电位侧电源（例如VDD）之间插入开关SW1，在MN20与低电位侧电源（例如GND）之间插入开关SW2。关于其他结构，与图5相同，因此，省略说明。
图12是示出图11所示的差动放大电路（源极放大器）4的工作例的时间图。横轴是时间，在纵轴方向上从上起示意性地示出作为外部控制信号的源极高速驱动定时信号和输出电压Vout。Vpon和Vnon分别被反馈到MP20和MN20的栅极端子，变动偏置源与实施方式1同样地是自控制。源极高速驱动定时信号被输入到SW1和SW2，在输出Vout转变的时刻t1~t2的高速驱动期间，SW1和SW2被接通，与输出晶体管MP10和MN10的充放电工作同步地，使偏置电流增大，使转换速率提高。在Vout的电平稳定的时刻t2以后（稳定驱动期间）被关断。由此，也能够完全地关断变动偏置源的微小电流，稳定驱动时的消耗电流能够抑制为与未附加变动偏置源的比较例的差动放大电路相同的电平。在该差动放大电路4应用于显示驱动电路1中的许多源极放大器4_1~4_n的情况下，即使每1个源极放大器4的变动偏置源的微小电流小，在源极放大器的数量n达到1000个以上的许多的情况下，稳定驱动时的消耗电流的抑制效果也大。此外，在应用于显示驱动电路1的情况下，源极高速驱动定时信号例如能够根据示出显示定时的选通信号或水平同步信号Hsync而生成。
﹝实施方式3﹞
图13是示出利用实施方式3的差动放大电路的源极放大器4的结构例的电路图。对在差动级中作为变动偏置源发挥作用的MP20和MN20分别串联地插入开关SW1和SW2的方面与图11所示的实施方式2的差动放大电路（源极放大器）4相同。在实施方式3中，代替从差动放大电路（源极放大器）4的外部供给对开关SW1和SW2进行控制的源极高速驱动定时信号Vnsw_b和Vpsw_b，而基于Vpon和Vnon在内部生成对开关SW1和SW2进行控制的源极高速驱动定时信号Vnsw_b和Vpsw_b。其他的电路与图11所示的实施方式2的差动放大电路（源极放大器）4相同，因此，省略说明。
图14是实施方式3的差动放大电路中的内部生成控制信号Vpsw_b和Vnsw_b的电路的电路图。在输出级并联地设置有比较器。比较器包含2个P沟道MOS晶体管MP11和MP12、2个N沟道MOS晶体管MN11和MN12、以及2个反相器INVp和INVn而构成。关于MP11和MP12，与输出级的MP10同样地，Vpon被输入到栅极端子，源极端子连接于高电位侧电源（例如VDD）。关于MN11和MN12，与输出级的MN10同样地，Vnon被输入到栅极端子，源极端子连接于低电位侧电源（例如GND）。MP11和MN11的漏极彼此连接而输出Vpsw，通过反相器INVp而被反相，输出对SW2进行控制的Vpsw_b。MP12和MN12的漏极彼此连接而输出Vnsw，通过反相器INVn而被反相，输出对SW1进行控制的Vnsw_b。MP11和MP12的尺寸（栅极宽度/栅极长度）相对于MP10的尺寸（栅极宽度/栅极长度）N×Wp/Lp而分别为（Wp+αp）/Lp和Wp/Lp。MN11和MN12的尺寸（栅极宽度/栅极长度）相对于MN10的尺寸（栅极宽度/栅极长度）N×Wn/Ln而分别为Wn/Ln和（Wn+αn）/Ln。利用MP11和MN11的比较器和利用MP12和MN12的比较器相对于利用MP10和MN10的输出级分别在相反方向上具有失调，在稳定驱动时成为Vpsw=高、Vnsw=低。
图15是示出图14所示的差动放大电路（源极放大器）4的工作例的时间图。横轴是时间，在纵轴方向上从上起示出Vout、Vpsw、Vnsw、Vpsw_b、Vnsw_b的波形。描绘为：SW1由P沟道MOS晶体管构成，在Vnsw_b=低时为接通，SW2由N沟道MOS晶体管构成，在Vpsw_b=高时为接通。进行如下的自控制：在Vout的上升时，利用MP12和MN12的比较器进行工作而使SW1接通，在Vout的下降时，利用MP11和MN11的比较器进行工作而使SW2接通。Vpsw、Vnsw、Vpsw_b、Vnsw_b与Vout不同，未连接显示面板2的源极布线那样的重的负载，因此，高速地进行工作。
利用MP12和MN12的比较器具有上述的失调，因此，在时刻t0~t1的Vout稳定在比较低的电压的期间，输出Vnsw=低，在Vout开始上升并且上升到由失调规定的规定的电压以上的时间点（时刻t1），输出Vnsw=高，作为其反相信号的Vnsw_b下降为低，使SW1接通。之后，在检测到Vout到达与稳定的电压相比低由失调所规定的规定的电压的电压的时间点（时刻t2），输出Vnsw=低，作为其反相信号的Vnsw_b上升为高，使SW1关断。在此期间，利用MP11和MN11的比较器在时刻t0~t1的稳定驱动期间已经输出Vpsw=高，因此，不进行响应于Vout的上升的工作。利用MP11和MN11的比较器具有上述的失调，因此，在时刻t0~t3的Vout上升而稳定在比较高的电压的期间，输出Vpsw=高，在Vout开始下降并且下降到由失调所规定的规定的电压的时间点（时刻t3）输出Vpsw=低，作为其反相信号的Vpsw_b上升为高，使SW2接通。之后，在检测到Vout到达与稳定的电压相比高由失调所规定的规定的电压的电压的时间点（时刻t4），输出Vpsw=高，作为其反相信号的Vpsw_b下降为低，使SW2关断。在此期间，利用MP12和MN12的比较器在时刻t2~t3的稳定驱动期间已经输出Vnsw=低，因此，不进行响应于Vout的下降的工作。
由此，能够根据差动放大电路的内部信号生成来自输出端子的输出电压Vout进行转变的定时和稳定的定时而在适当的定时使作为变动偏置源的MP20和MN20工作而进行切断。
以上，基于实施方式来具体地说明了由本发明人完成的发明，但是，当然，本发明并不限定于此，能够在不偏离其主旨的范围内进行各种变更。
例如，主要对应用于驱动液晶显示面板的源极放大器的情况进行了说明，但是，也能够变更为能够应用于驱动其他负载的电路。
附图标记的说明
1 显示驱动电路（显示驱动器IC）
2 显示面板
3 主处理器
4 差动放大电路（源极放大器）
5 灰度电平选择电路
6 行锁存器
7帧存储器
8 控制部
9 主接口
11 电源电路
12 栅极控制信号驱动电路
13 灰度电平生成电路
14 源极放大器偏置控制电路
15 GIP
16 显示单元
30 电流源
100 电子设备
MP1~MP12、MP20 P沟道MOSFET
MN0~MN12、MN20 N沟道MOSFET
Tr 传输门
Cx 像素电容
Cn、Cp 反馈电容
C 电容
R、Rb 电阻
INV 反相器。

Claims (15)

1.一种差动放大电路，其中，具备：差动对晶体管，被供给差动输入信号；电流源，与所述差动对晶体管串联连接；以及输出晶体管，基于所述差动输入信号来驱动输出端子，所述输出晶体管基于使所述输出端子的电压电平转变的定时来使所述电流源的电流值的绝对值增加。
2.根据权利要求1所述的差动放大电路，其中，所述输出晶体管是第一MOS晶体管，所述电流源构成为并联连接恒定电流源和第二MOS晶体管，通过输入到所述第一MOS晶体管的栅极端子的信号来控制所述第二MOS晶体管的栅极端子，由此，使所述电流源的电流值的绝对值增加。
3.根据权利要求1所述的差动放大电路，其中，所述输出晶体管是第一MOS晶体管，所述电流源由恒定电流源、以及与所述恒定电流源并联连接并且彼此串联连接的开关和第二MOS晶体管构成，通过输入到所述第一MOS晶体管的栅极端子的信号来控制所述第二MOS晶体管的栅极端子，由此，使所述电流源的电流值的绝对值增加。
4.根据权利要求3所述的差动放大电路，其中，基于输入到所述第一MOS晶体管的栅极端子的信号来切断所述开关。
5.一种显示驱动电路，其中，将由根据权利要求1所述的差动放大电路构成的电压跟随放大器包含为对所连接的显示面板的源极电极进行驱动的源极放大器。
6.根据权利要求5所述的显示驱动电路，其中，所述显示驱动电路形成在单一的半导体基板上。
7.一种差动放大电路，其中，具备：
差动对晶体管，被供给差动输入信号；电流源，与所述差动对晶体管串联连接；以及
输出晶体管，驱动输出端子，
所述输出晶体管由连接在高电位侧电源与所述输出端子之间的第一P沟道MOS晶体管和连接在低电位侧电源与所述输出端子之间的第一N沟道MOS晶体管构成，
所述差动对晶体管由所述差动输入信号的一个分别被输入到栅极端子的第三P沟道MOS晶体管和第三N沟道MOS晶体管、以及所述差动输入信号的另一个分别被输入到栅极端子的第四P沟道MOS晶体管和第四N沟道MOS晶体管构成，
所述电流源被构成为并联连接从所述高电位侧电源供给正的电流的高电位侧恒定电流源和第二P沟道MOS晶体管并且并联连接从所述低电位侧电源供给负的电流的低电位侧恒定电流源和第二N沟道MOS晶体管，从所述高电位侧电源向所述第三P沟道MOS晶体管和所述第四P沟道MOS晶体管的源极端子供给所述正的电流，从所述负电位侧电源向所述第三P沟道MOS晶体管和所述第四P沟道MOS晶体管的源极端子供给所述负的电流，
通过输入到所述第一P沟道MOS晶体管的栅极端子的信号来控制所述第二P沟道MOS晶体管的栅极端子，由此，使从所述高电位侧电源供给的所述正的电流增加，通过输入到所述第一N沟道MOS晶体管的栅极端子的信号来控制所述第二N沟道MOS晶体管的栅极端子，由此，使从所述低电位侧电源供给的所述负的电流的绝对值增加。
8.根据权利要求7所述的差动放大电路，其中，所述第一P沟道MOS晶体管和所述第二P沟道MOS晶体管的互感的比率与所述第一N沟道MOS晶体管和所述第二N沟道MOS晶体管的互感的比率相等。
9.根据权利要求8所述的差动放大电路，其中，所述第一P沟道MOS晶体管和所述第二P沟道MOS晶体管的栅极长度分别与所述第一N沟道MOS晶体管和所述第二N沟道MOS晶体管的栅极长度相等，所述第一P沟道MOS晶体管和所述第二P沟道MOS晶体管的栅极宽度的比率以及所述第一N沟道MOS晶体管和所述第二N沟道MOS晶体管的栅极宽度的比率分别与所述互感的比率相等。
10.根据权利要求7所述的差动放大电路，其中，还具备第一开关，与所述第二P沟道MOS晶体管串联地插入；以及第二开关，与所述第二N沟道MOS晶体管串联地插入。
11.根据权利要求10所述的差动放大电路，其中，进行基于输入到所述第一P沟道MOS晶体管和所述第一N沟道MOS晶体管的每一个的栅极端子的信号来切断所述第一开关和所述第二开关的控制。
12.根据权利要求10所述的差动放大电路，其中，还具备开关控制电路，在来自所述输出端子的输出上升的转变期间使所述第一开关接通，在来自所述输出端子的输出下降的转变期间使所述第二开关接通。
13.根据权利要求12所述的差动放大电路，其中，
所述开关控制电路包含：第五P沟道MOS晶体管，连接在所述高电位侧电源与下降检测节点之间；第五N沟道MOS晶体管，连接在所述低电位侧电源与所述下降检测节点之间；第六P沟道MOS晶体管，连接在所述高电位侧电源与上升检测节点之间；以及第六N沟道MOS晶体管，连接在所述低电位侧电与和所述上升检测节点之间，
所述第五P沟道MOS晶体管和所述第五N沟道MOS晶体管的互感的比率比所述第一P沟道MOS晶体管和所述第一N沟道MOS晶体管的互感的比率大，
所述第六P沟道MOS晶体管和所述第六N沟道MOS晶体管的互感的比率比所述第一P沟道MOS晶体管和所述第一N沟道MOS晶体管的互感的比率小。
14.一种显示驱动电路，其中，将由根据权利要求7所述的差动放大电路构成的电压跟随放大器包含为对所连接的显示面板的源极电极进行驱动的源极放大器。
15.根据权利要求14所述的显示驱动电路，其中，所述显示驱动电路形成在单一的半导体基板上。
CN201510195716.6A 2014-04-24 2015-04-23 差动放大电路以及显示驱动电路 Pending CN105007051A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014090365A JP2015211266A (ja) 2014-04-24 2014-04-24 差動増幅回路及び表示駆動回路
JP2014-090365 2014-04-24

Publications (1)

Publication Number Publication Date
CN105007051A true CN105007051A (zh) 2015-10-28

Family

ID=54335335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510195716.6A Pending CN105007051A (zh) 2014-04-24 2015-04-23 差动放大电路以及显示驱动电路

Country Status (3)

Country Link
US (1) US9692374B2 (zh)
JP (1) JP2015211266A (zh)
CN (1) CN105007051A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937309A (zh) * 2018-03-28 2020-11-13 罗伯特·博世有限公司 用于电隔离地传输数字信号的探测器电路和系统
CN112102771A (zh) * 2019-06-17 2020-12-18 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN113672026A (zh) * 2021-08-17 2021-11-19 晟合微电子(肇庆)有限公司 Mipi的偏置电路、mipi模块及显示设备
US11727873B2 (en) 2019-05-10 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5719269B2 (ja) * 2010-11-29 2015-05-13 ルネサスエレクトロニクス株式会社 演算増幅回路、液晶パネル駆動装置
TWI705666B (zh) * 2015-06-15 2020-09-21 日商新力股份有限公司 傳送裝置、接收裝置、通信系統
JP6755652B2 (ja) * 2015-11-20 2020-09-16 ラピスセミコンダクタ株式会社 表示ドライバ
CN105427820B (zh) * 2015-12-28 2019-01-22 武汉华星光电技术有限公司 液晶面板的驱动方法
US9887673B2 (en) * 2016-03-11 2018-02-06 Intel Corporation Ultra compact multi-band transmitter with robust AM-PM distortion self-suppression techniques
JP2017167284A (ja) 2016-03-15 2017-09-21 シナプティクス・ジャパン合同会社 表示ドライバ及び表示装置
JP2018025664A (ja) * 2016-08-10 2018-02-15 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
CN108155881B (zh) * 2016-12-05 2021-10-29 华大半导体有限公司 轨到轨输入运放器
JP2019095545A (ja) * 2017-11-21 2019-06-20 ラピスセミコンダクタ株式会社 表示ドライバ及び半導体装置
US10931240B2 (en) 2019-01-11 2021-02-23 Analog Devices International Unlimited Company Amplifier with reduced power consumption and improved slew rate
KR20220050534A (ko) * 2020-10-16 2022-04-25 매그나칩 반도체 유한회사 증폭기 회로의 슬루율 개선 방법 및 이를 사용하는 디스플레이 장치
US11726512B2 (en) * 2021-07-07 2023-08-15 Synaptics Incorporated Low power consumption regulator circuitry
TWI764813B (zh) * 2021-08-18 2022-05-11 立積電子股份有限公司 驅動電路
US12107549B2 (en) * 2022-03-14 2024-10-01 Himax Technologies Limited Amplifier with enhanced slew rate
CN114360469B (zh) * 2022-03-18 2022-07-15 深圳通锐微电子技术有限公司 一种驱动放大电路、方法、芯片、驱动装置及显示设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669074B1 (ko) * 2005-11-15 2007-01-16 (주)알파칩스 클램핑 회로를 이용한 차동증폭기
US20080079492A1 (en) * 2006-09-29 2008-04-03 Sanyo Electric Co., Ltd. Differential amplifier
CN101534100A (zh) * 2008-03-11 2009-09-16 恩益禧电子股份有限公司 差动放大器及采用了它的显示装置的驱动电路
US20110141092A1 (en) * 2009-12-10 2011-06-16 Renesas Electronics Corporation Differential amplifier and control method for the same
US20120044021A1 (en) * 2010-08-20 2012-02-23 Ili Technology Corporation Differential amplifier circuit
US20120112836A1 (en) * 2009-03-25 2012-05-10 Renesas Electronics Corporation Operational amplifier

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669074B1 (ko) * 2005-11-15 2007-01-16 (주)알파칩스 클램핑 회로를 이용한 차동증폭기
US20080079492A1 (en) * 2006-09-29 2008-04-03 Sanyo Electric Co., Ltd. Differential amplifier
CN101534100A (zh) * 2008-03-11 2009-09-16 恩益禧电子股份有限公司 差动放大器及采用了它的显示装置的驱动电路
US20090231319A1 (en) * 2008-03-11 2009-09-17 Nec Electronics Corporation Differential amplifier and drive circuit of display device using the same
US20120112836A1 (en) * 2009-03-25 2012-05-10 Renesas Electronics Corporation Operational amplifier
US20110141092A1 (en) * 2009-12-10 2011-06-16 Renesas Electronics Corporation Differential amplifier and control method for the same
US20120044021A1 (en) * 2010-08-20 2012-02-23 Ili Technology Corporation Differential amplifier circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937309A (zh) * 2018-03-28 2020-11-13 罗伯特·博世有限公司 用于电隔离地传输数字信号的探测器电路和系统
US11727873B2 (en) 2019-05-10 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating semiconductor device
CN112102771A (zh) * 2019-06-17 2020-12-18 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN113672026A (zh) * 2021-08-17 2021-11-19 晟合微电子(肇庆)有限公司 Mipi的偏置电路、mipi模块及显示设备
CN113672026B (zh) * 2021-08-17 2022-11-29 晟合微电子(肇庆)有限公司 Mipi的偏置电路、mipi模块及显示设备

Also Published As

Publication number Publication date
JP2015211266A (ja) 2015-11-24
US20150310822A1 (en) 2015-10-29
US9692374B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
CN105007051A (zh) 差动放大电路以及显示驱动电路
KR101957066B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
US8466909B2 (en) Output buffer having high slew rate, method of controlling output buffer, and display driving device including output buffer
JP5623883B2 (ja) 差動増幅器及びデータドライバ
US7522148B2 (en) Source driver, electro-optical device, electronic apparatus, and driving method
US20130249635A1 (en) Amplifier for output buffer and signal processing apparatus using the same
US7006070B2 (en) Operational amplifier circuit, driving circuit, and driving method
US11763751B2 (en) Gate driving circuit and display panel including the same
US9979363B2 (en) Source driver including output buffer, display driving circuit, and operating method of source driver
US20170032755A1 (en) Buffer amplifier circuit for enhancing the slew rate of an output signal and devices including the same
US20160267864A1 (en) Gate driver circuit basing on igzo process
KR101920885B1 (ko) 표시 장치 및 그 구동 방법
JP4371006B2 (ja) ソースドライバ及び電気光学装置
CN102113216B (zh) 电容负载驱动电路和具备该电容负载驱动电路的显示装置
US10848114B2 (en) Driver circuit and operational amplifier circuit used therein
CN107463199A (zh) 串联调节器以及半导体集成电路
US7724089B2 (en) Amplifying circuit
JP2016110684A (ja) シフトレジスタ回路及びゲートドライバ並びに表示装置
CN106971693A (zh) 过驱动放大器以及半导体装置
US7078941B2 (en) Driving circuit for display device
KR20100060611A (ko) 소스 드라이버 집적회로용 출력버퍼에 채용하기 적합한 출력구동 회로
US7948278B2 (en) Load capacity driving circuit
JP2005175811A (ja) 演算増幅器及びこれを用いた駆動回路
JP2015203831A (ja) 表示駆動回路及び表示ドライバｉｃ
US20160365063A1 (en) Level shifter and source driver integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Sin Knapp Dick J Japan Contract Society

Address before: Tokyo, Japan, Japan

Applicant before: Xin Napudikesi display contract commercial firm

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151028