CN105004264A - 基于vme总线的多路激光干涉仪数据的同步读取方法 - Google Patents

Abstract

基于VME总线的多路激光干涉仪数据的同步读取方法，属于高精度运动控制系统的信号采集与数据通信技术领域，本发明为解决读取多路激光干涉仪数据时，相互冲突、未加区分识别以及缺失同步性的问题。本发明应用VME总线通信机制，设计同步传输-存储卡产生同步时钟、数据存储信号、地址信号以及读使能信号，完成单块干涉信号处理卡到同步传输-存储卡的信号交互，用来实现最多四路激光干涉仪数据的同步读取，然后扩展到多块干涉信号处理卡，通过添加高位地址线的方法来区分干涉信号处理卡，从而解决了读取不同卡时地址冲突的问题，最终实现了任意路激光干涉仪数据的同步读取。

Description

基于VME总线的多路激光干涉仪数据的同步读取方法

技术领域

本发明涉及基于VME总线的多路激光干涉仪数据的同步读取方法，属于高精度运动控制系统的信号采集与数据通信技术领域。

背景技术

步进扫描投影式光刻机作为高精度的伺服控制系统，近40年来，随着光刻机新产品的更迭问世，使得光刻机的特征线宽接连攻克了2000nm、1000nm、800nm、500nm、350nm、250nm、180nm、90nm、65nm、45nm的精度要求。面对如此高的精度要求，必须采用精度更高的传感器作为测量元件，这样才能保证控制精度的实现。激光干涉仪是以激光波长为已知长度，利用迈克耳逊干涉系统测量位移的通用长度测量传感器，高精度的激光干涉仪可以达到纳米级的测量精度，也只有这样的高精度传感器才能在光刻机系统中发挥最大的作用。

由于光刻机整个系统的工作时序繁多复杂，诸如扫描、曝光、光刻，再加上用于提高系统工作效率的换台操作，各自都需要一整套的控制平台，整个算下来需要数以十计执行机构以及传感器，这里面就包括了超过10个的激光干涉仪，这些激光干涉仪获得的数据并不是独立的，需要同时为所有控制子系统共用，所以同步读取多路激光干涉仪的数据成为了一个关键的步骤。

VME总线由Versa总线的电气标准和Eurocard标准的机械架构两部分构成，是一种异步传输总线，广泛用于工控机与各板卡的通信。使用VME总线可以实现多板卡的数据交互及通信，但是如果不加以区别，多路激光干涉仪数据到达采集板卡再通过VME传到运动控制卡的时候会发生冲突和错误，将无法协调多路激光干涉仪数据的读取以及接下来的控制。而且，我们需要获得的是同一时刻所有传感器的测量值，从而才能确定该时刻被控对象的位置速度等信息，以便还原被测物体的实际运动情况，因此数据的同步性也是需要解决的问题。

发明内容

本发明目的是为了解决读取多路激光干涉仪数据时，相互冲突、未加区分识别以及缺失同步性的问题，提供了一种基于VME总线的多路激光干涉仪数据的同步读取方法。

本发明所述基于VME总线的多路激光干涉仪数据的同步读取方法，该方法涉及的读取装置包括同步卡、VME机箱内的VME总线背板、信号卡和多个激光干涉仪；

同步卡以DSP模块为算法处理模块，以FPGA模块为主要的信号处理模块，CPLD芯片为电平转换模块，并基于VME总线通信协议，通过VME接口与信号卡3通信，DSP模块通过EMIF接口与FPGA模块进行通信，FPGA模块中设计了一个双口RAM的数据缓存区，以及通过VME接口与信号卡通信的模块，同步卡通过VME接口向信号卡发送读取控制信号，从信号卡获取数据并存储到双口RAM里，然后DSP模块通过EMIF接口从双口RAM里读取，从而用于控制；

VME机箱内的VME总线背板的P2接口总线具有两根地址线，该地址线挂接同步卡和多个信号卡，信号卡负责从激光干涉仪上获取信号并且进行存储和处理；激光干涉仪信号通过lemo连接器传输到信号卡上，该信号在同步卡中经由电平转换和信号处理存储到同步卡的双口RAM中，每个信号卡最多获取四路激光干涉仪的信号；

该方法为：同步卡提供同步时钟10MHz，并且根据规定好的时序协议生成数据锁存信号、信号读取和地址三个信号置于VME自定义总线，与信号卡相连，信号卡根据同步时钟10MHz不断更新数据，当数据锁存信号为高电平时，信号卡数据锁存不再更新，此时同步卡会发出地址请求，当地址稳定后随即发出读请求，接收到地址信号和读信号的信号卡将对应地址上的数据放到VME总线定义的数据总线上，等待同步卡读取，读取成功关掉读使能，变换下一个地址信号，如此循环，直到四路数据依次全部读取完成，最后将数据锁存信号拉低，继续更新采集数据等待下一次读取指令。至此完成了一次完整的四路激光干涉仪数据的同步读取。

由于信号卡体积尺寸有限，只能采集四路激光干涉仪数据，然而实际上用到的激光干涉仪不止四个，那么就需要采用多块信号卡来采集数据，如果简单的把多块信号卡做同样的处理然后插到VME机箱中使用，会出现地址冲突的现象，因此必须在多块信号卡之间再次做地址分配，另外设置一个寄存器会使程序变得复杂，本发明里采用在原有的信号卡RAM上添加高位地址线的方法来实现支持多信号卡的目标，这里我们以四块信号卡为例，我们就需要再添加两根高位地址线，将原来的两根地址线扩展成四根，高两位用来进行信号卡编号，低两位依旧用来区分存放各自的四路激光干涉仪信号。

本发明的优点：本发明应用VME总线通信机制，设计同步传输-存储卡产生同步时钟、数据存储信号、地址信号以及读使能信号，完成单块干涉信号处理卡到同步传输-存储卡的信号交互，用来实现最多四路激光干涉仪数据的同步读取，然后扩展到多块干涉信号处理卡，通过添加高位地址线的方法来区分干涉信号处理卡，从而解决了读取不同卡时地址冲突的问题，最终实现了任意路激光干涉仪数据的同步读取。

附图说明

图1是本发明所述基于VME总线的多路激光干涉仪数据的同步读取方法的主要硬件模块及通信原理示意图；

图2是该方法中同步卡与信号卡配合工作流程图；

图3是该方法中P2总线接口同步读取的工作时序图；

图4是该方法中使用多块信号卡读取数据时实现地址分配的示意图。

具体实施方式

具体实施方式一：下面结合图1至图3说明本实施方式，本实施方式所述基于VME总线的多路激光干涉仪数据的同步读取方法，该方法涉及的读取装置包括同步卡1、VME机箱内的VME总线背板2、信号卡3和多个激光干涉仪4；

同步卡1以DSP模块1-1为算法处理模块，以FPGA模块1-2为主要的信号处理模块，CPLD芯片1-3为电平转换模块，并基于VME总线通信协议，通过VME接口1-4与信号卡3通信，DSP模块1-1通过EMIF接口1-5与FPGA模块1-2进行通信，FPGA模块1-2中设计了一个双口RAM的数据缓存区，以及通过VME接口1-4与信号卡3通信的模块，同步卡1通过VME接口1-4向信号卡3发送读取控制信号，从信号卡3获取数据并存储到双口RAM里，然后DSP模块1-1通过EMIF接口1-5从双口RAM里读取，从而用于控制；

VME机箱内的VME总线背板2的P2接口总线具有两根地址线，该地址线挂接同步卡1和多个信号卡3，信号卡3负责从激光干涉仪4上获取信号并且进行存储和处理；激光干涉仪4信号通过lemo连接器传输到信号卡3上，该信号在同步卡1中经由电平转换和信号处理存储到同步卡1的双口RAM中，每个信号卡3最多获取四路激光干涉仪4的信号；

该方法为：同步卡1提供同步时钟10MHz，并且根据规定好的时序协议生成数据锁存信号、信号读取和地址三个信号置于VME自定义总线，与信号卡3相连，信号卡3根据同步时钟10MHz不断更新数据，当数据锁存信号为高电平时，信号卡数据锁存不再更新，此时同步卡1会发出地址请求，当地址稳定后随即发出读请求，接收到地址信号和读信号的信号卡3将对应地址上的数据放到VME总线定义的数据总线上，等待同步卡1读取，读取成功关掉读使能，变换下一个地址信号，如此循环，直到四路数据依次全部读取完成，最后将数据锁存信号拉低，继续更新采集数据等待下一次读取指令。至此完成了一次完整的四路激光干涉仪数据的同步读取。

DSP模块1-1采用TMS320C6414来实现。

FPGA模块1-2采用EP2S60F102014N来实现。

CPLD芯片1-3采用EPM3512的CPLD作为电平转换模块。

将主要分为同步传输-存储卡(以下简称同步卡1)与单块干涉信号处理卡(以下简称信号卡3)相配合实现多路干涉仪信号同步读取以及多块干涉信号处理卡的地址分配两部分进行叙述。本实施方式方法的实现需要以下软硬件部分的支持，硬件上包括同步卡1、VME机箱内的总线背板2、信号卡3、激光干涉仪4、计算机以及相应的信号传输线，软件上包括基于DSP开发的软件CCStudio以及基于FPGA开发的软件Quartus II。

VME机箱内的总线背板2上不同卡槽相对应的引脚相连，用于不同卡之间的通信；

同步卡1以DSP芯片为算法处理模块，以FPGA为主要的信号处理模块，CPLD为电平转换模块，并基于VME总线通信协议，设置了相应的外围模块，DSP模块1-1通过自带的外部存储扩展接口EMIF接口1-5与FPGA模块1-2进行通信，FPGA模块1-2中设计了一个双口RAM的数据缓存区，以及通过VME接口1-4与信号卡通信的模块，整体实现通过VME接口1-4向信号卡3发送读取控制信号，从信号卡3获取数据并存储到双口RAM里，然后DSP模块1-1通过EMIF接口1-5从双口RAM里读取，从而用于控制；

VME机箱提供适用6U VME卡的21槽背板的机箱，可容纳21块具有VME接口的板卡插接，其中除了第一个之外的各个槽所对应的VME引脚相互连接，用于各卡之间VME总线的相互通信；

VME总线P2接口的外部列(A列、C列)为用户自定义区，可自行定义其功能，而且P2总线接口不占用VME总线的数据传输(DTB)总线即无需受到VME总线传输协议的约束，而是采用硬件直接传输的方式，从而可以大幅提高数据传输速度。本实施方式用到的就是VME接口中P2口的自定义部分；

VME总线信号是5V的TTL电平，而FPGA模块1-2的I/O引脚信号是3.3V的LVTTL电平，因此二者之间需要电平转换电路，本实施方式选取的是型号为EPM3512的CPLD作为电平转换模块；

信号卡3主要负责从激光干涉仪上获取信号并且进行存储和处理，所以只用到了FPGA等信号处理相关的模块电路，没有涉及到DSP；激光干涉仪信号通过lemo连接器传输到信号卡3上，经由一系列电平转换和信号处理存储到双口RAM中，由于双口RAM中的数据可以用地址进行区分，因此一张信号卡3可以实现多路激光干涉仪4的信号获取与存储，本实施方式中的信号卡3可以最多获取四路激光干涉仪的信号。

为实现同步性，本实施方式提出了两个相互配合的方法，一是所有P2总线接口的工作时钟采用同一系统时钟，这一时钟由同步卡1生成，然后作为输出传给信号卡3，信号卡3就根据该时钟来更新相应的激光干涉仪数据，从而保证从多路激光干涉仪4读到的数据是相互同步的；二是根据系统时钟生成一个数据锁存信号，该锁存信号同样由同步卡1产生输出到信号卡3上，当锁存信号无效时，信号卡3内部的激光干涉仪数据随同步卡1时钟不断更新，而当锁存信号有效时，信号卡3各路数据将同时锁存不再更新，等待同步卡1来读取。经过以上两个措施的配合，就可以保证最终同步卡1获得的多路激光干涉仪4的数据是完全同步的。

由于每路激光干涉仪4的数据代表的是不同方向上的位移信息，所以必须加以区分，这里最直接的办法就是在信号卡3中将特定方向上读回来的数据存放到双口RAM里的特定地址上，由于本实施方式中信号卡3可以采集四路激光干涉仪的数据，所以在FPGA模块1-2中设计了一个两根地址线的RAM，刚好存放四路信号，当同步卡1从信号卡3读取数据时，也要同时输出一个地址信号，从而可以获得对应的激光干涉仪数据。

下面结合图2和图3说明同步卡与单一信号卡配合实现同步读取多路数据的具体过程以及P2总线接口上各个信号线的工作时序：

当同步卡1与信号卡3同时插在VME机箱中可以通过背板的VME总线进行数据传输，机箱上电时，同步卡1和信号卡3进行初始化，然后板卡内的程序开始运行，同步卡1通过锁相环产生的10MHz时钟通过对应引脚输出到P2口，而后由信号卡3接收，信号卡3开始按照该时钟同步更新四路激光干涉仪的数据；

当需要读取激光干涉仪数据时，同步卡1将数据锁存信号OutputHold拉高，此时信号卡3将四路激光干涉仪的数据同时锁存，此时得到的四路数据将严格同步，代表了同一时刻四路激光干涉仪测得的位移数据，通过解算可以如实得到控制对象的位置和姿态；

锁存完毕后，同步卡1地址线输出需要读取数据的地址，两根地址线的地址按00、01、10、11的顺序进行切换，分别对应四路数据在RAM里的地址；

做短暂延时，待地址线上的地址信号稳定，同步卡1将读信号Read拉低，此时读使能，只有Read信号为低，信号卡3才会将数据放到数据总线上，否则数据总线为高阻，接到读使能信号的信号卡3将对应地址的数据放到数据总线上，数据稳定后，同步卡1会将该数据读取都同步卡1FPGA设计的RAM并放置到相应的地址上，此时一路数据读取完成；

读数完成后，同步卡1将读信号拉高，并且将地址线的数据切换成下一路数据的地址，这里直接采用加一操作即可，然后按照读取第一路数据的流程依次读取四路数据；

四路数据全部读取完成后，同步卡1将锁存信号拉低，此时信号卡3的数据将继续按照10MHz时钟同步更新，直到下次锁存信号高电平的到来。

具体实施方式二：下面结合图4说明本实施方式，本实施方式对实施方式一作进一步说明，信号卡3的数量为多个，每个信号卡3最多获取四路激光干涉仪4的信号；将VME机箱内的VME总线背板2的P2接口总线的两根地址线升位，添加n根高位地址线，高n位地址线用来对所有信号卡3进行编号，低两位地址线用来区分存放各自的四路激光干涉仪信号。

由于信号卡3体积尺寸有限，基于实施方式一，我们只能采集最多四路激光干涉仪4的数据，然而实际上用到的激光干涉仪4不止4个，那么就需要采用多块信号卡3来采集数据，由于实施方式一中只规划了两根地址线，只能区分四个地址，多个卡共用这四个地址就会出现地址冲突的现象，因此必须在多块信号卡3之间再次做地址分配，本实施方式采用在原有的信号卡3的RAM上添加高位地址线的方法，通过高位地址线上的信号来区分是从哪块信号卡3读取数据，然后仍然通过最低两位地址线来指明读取该信号卡3的哪路激光干涉仪4的数据，这样在地址线满足的情况下，我们就可以从四路激光干涉仪4扩展到任意多的激光干涉仪，真正实现多路激光干涉仪数据的同步读取。

Claims (6)

1.基于VME总线的多路激光干涉仪数据的同步读取方法，其特征在于，该方法涉及的读取装置包括同步卡(1)、VME机箱内的VME总线背板(2)、信号卡(3)和多个激光干涉仪(4)；

同步卡(1)以DSP模块(1-1)为算法处理模块，以FPGA模块(1-2)为主要的信号处理模块，CPLD芯片(1-3)为电平转换模块，并基于VME总线通信协议，通过VME接口(1-4)与信号卡(3)通信，DSP模块(1-1)通过EMIF接口(1-5)与FPGA模块(1-2)进行通信，FPGA模块(1-2)中设计了一个双口RAM的数据缓存区，以及通过VME接口(1-4)与信号卡(3)通信的模块，同步卡(1)通过VME接口(1-4)向信号卡(3)发送读取控制信号，从信号卡(3)获取数据并存储到双口RAM里，然后DSP模块(1-1)通过EMIF接口(1-5)从双口RAM里读取，从而用于控制；

VME机箱内的VME总线背板(2)的P2接口总线具有两根地址线，该地址线挂接同步卡(1)和多个信号卡(3)，信号卡(3)负责从激光干涉仪(4)上获取信号并且进行存储和处理；激光干涉仪(4)信号通过lemo连接器传输到信号卡(3)上，该信号在同步卡(1)中经由电平转换和信号处理存储到同步卡(1)的双口RAM中，每个信号卡(3)最多获取四路激光干涉仪(4)的信号；

该方法为：同步卡(1)提供同步时钟10MHz，并且根据规定好的时序协议生成数据锁存信号、信号读取和地址三个信号置于VME自定义总线，与信号卡(3)相连，信号卡(3)根据同步时钟10MHz不断更新数据，当数据锁存信号为高电平时，信号卡数据锁存不再更新，此时同步卡(1)会发出地址请求，当地址稳定后随即发出读请求，接收到地址信号和读信号的信号卡(3)将对应地址上的数据放到VME总线定义的数据总线上，等待同步卡(1)读取，读取成功关掉读使能，变换下一个地址信号，如此循环，直到四路数据依次全部读取完成，最后将数据锁存信号拉低，继续更新采集数据等待下一次读取指令。至此完成了一次完整的四路激光干涉仪数据的同步读取。

2.根据权利要求1所述基于VME总线的多路激光干涉仪数据的同步读取方法，其特征在于，信号卡(3)的数量为多个，每个信号卡(3)最多获取四路激光干涉仪(4)的信号；将VME机箱内的VME总线背板(2)的P2接口总线的两根地址线升位，添加n根高位地址线，高n位地址线用来对所有信号卡(3)进行编号，低两位地址线用来区分存放各自的四路激光干涉仪信号。

3.根据权利要求1所述基于VME总线的多路激光干涉仪数据的同步读取方法，其特征在于，同步卡(1)与单一信号卡(3)配合实现同步读取多路数据的具体过程以及P2总线接口上各个信号线的工作时序：

当同步卡(1)与信号卡(3)同时插在VME机箱中可以通过背板的VME总线进行数据传输，机箱上电时，同步卡(1)和信号卡(3)进行初始化，然后板卡内的程序开始运行，同步卡(1)通过锁相环产生的10MHz时钟通过对应引脚输出到P2口，而后由信号卡(3)接收，信号卡(3)开始按照该时钟同步更新四路激光干涉仪的数据；

当需要读取激光干涉仪数据时，同步卡(1)将数据锁存信号OutputHold拉高，此时信号卡(3)将四路激光干涉仪的数据同时锁存，此时得到的四路数据将严格同步，代表了同一时刻四路激光干涉仪测得的位移数据，通过解算可以如实得到控制对象的位置和姿态；

锁存完毕后，同步卡(1)地址线输出需要读取数据的地址，两根地址线的地址按00、01、10、11的顺序进行切换，分别对应四路数据在RAM里的地址；

做短暂延时，待地址线上的地址信号稳定，同步卡(1)将读信号Read拉低，此时读使能，只有Read信号为低，信号卡(3)才会将数据放到数据总线上，否则数据总线为高阻，接到读使能信号的信号卡(3)将对应地址的数据放到数据总线上，数据稳定后，同步卡(1)会将该数据读取都同步卡(1)FPGA设计的RAM并放置到相应的地址上，此时一路数据读取完成；

读数完成后，同步卡(1)将读信号拉高，并且将地址线的数据切换成下一路数据的地址，这里直接采用加一操作即可，然后按照读取第一路数据的流程依次读取四路数据；

四路数据全部读取完成后，同步卡(1)将锁存信号拉低，此时信号卡(3)的数据将继续按照10MHz时钟同步更新，直到下次锁存信号高电平的到来。

4.根据权利要求1所述基于VME总线的多路激光干涉仪数据的同步读取方法，其特征在于，DSP模块(1-1)采用TMS320C6414来实现。

5.根据权利要求1所述基于VME总线的多路激光干涉仪数据的同步读取方法，其特征在于，FPGA模块(1-2)采用EP2S60F102014N来实现。

6.根据权利要求1所述基于VME总线的多路激光干涉仪数据的同步读取方法，其特征在于，CPLD芯片(1-3)采用EPM3512的CPLD作为电平转换模块。