CN104995753A - 抗静电放电的led芯片以及包含所述led芯片的led封装 - Google Patents

抗静电放电的led芯片以及包含所述led芯片的led封装 Download PDF

Info

Publication number
CN104995753A
CN104995753A CN201480008779.XA CN201480008779A CN104995753A CN 104995753 A CN104995753 A CN 104995753A CN 201480008779 A CN201480008779 A CN 201480008779A CN 104995753 A CN104995753 A CN 104995753A
Authority
CN
China
Prior art keywords
light
emitting diode
backlight unit
diode chip
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480008779.XA
Other languages
English (en)
Other versions
CN104995753B (zh
Inventor
徐德壹
金京完
尹馀镇
禹尙沅
金信亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130047383A external-priority patent/KR102035293B1/ko
Priority claimed from KR1020130077234A external-priority patent/KR102091844B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Priority claimed from PCT/KR2014/001279 external-priority patent/WO2014126437A1/en
Publication of CN104995753A publication Critical patent/CN104995753A/zh
Application granted granted Critical
Publication of CN104995753B publication Critical patent/CN104995753B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种发光二极管芯片及包含此发光二极管芯片的发光二极管封装。此发光二极管芯片包括:基板;配置在基板上的发光二极管部分;以及配置在基板上且反向并联连接到发光二极管部分的反向并联二极管部分。在发光二极管芯片中,发光二极管部分将连同反向并联二极管部分一起配置。

Description

抗静电放电的LED芯片以及包含所述LED芯片的LED封装
技术领域
本发明的典型实施例是有关于一种发光装置,且特别是有关于一种抗静电放电(electrostatic discharge)的发光二极管芯片(light emitting diode chip)以及包含此发光二极管芯片的发光二极管封装(package)。
背景技术
一般而言,氮化镓类(GaN-based)化合物半导体通过在具有与其类似的结晶结构及晶格参数的蓝宝石基板(sapphire substrate)上磊晶生长而形成,以便减少晶格缺陷。然而,在蓝宝石基板上生长的磊晶层(epitaxial layer)可能有许多类型的结晶缺陷,例如V形凹陷(V-fits)、贯穿式差排(threading dislocation)等。当从外部施加高电压静电于发光二极管时,电流将集中于磊晶层中的结晶缺陷,因而导致二极管的崩渍(breakdown)。
最近,高亮度/高输出发光二极管(LED)的应用数目已经增加,不仅应用于发光二极管电视(LED TV)的背光单元(backlight unit),并且也应用于灯具、汽车、电子标识牌、设备等。因此,对于发光装置的抗静电防护的需求渐增。
对于发光二极管(LED),最好利用具有优良电性可靠度的静电放电(ESD)保护装置来确保半永久性寿命(semi-permanent lifespan)。确保发光二极管(LED)关于静电放电(ESD)、涉及发生在开关中的火花的电气快速暂态脉冲(electrical fast transient,EFT)及闪电所导致的电涌(electrical surge)等的可靠度是很重要的。
一般而言,当封装发光二极管时,单独的齐纳二极管(Zener diode)将连同发光二极管一起安装以防止静电放电。然而,齐纳二极管价格昂贵且需几个安装程序,因而增加制造成本以及发光二极管的封装程序数目。并且,因为在发光二极管(LED)封装中齐纳二极管的配置接近发光二极管,所以齐纳二极管的光吸收将导致封装的发光效率(luminous efficacy)降低,因而使发光二极管(LED)封装的产光率(light yield)变差。
另一方面,已有各种尝试想利用发光二极管芯片中的磊晶层的堆叠结构来提供抗静电放电(ESD)的发光二极管芯片。例如,可配置超晶格层(superlattice layer)于n型半导体层与主动层(active layer)之间。利用这种结构,超晶格层可减少主动层中的晶格缺陷,因而提供一种抗静电放电(ESD)的发光二极管芯片。然而,这种技术仍未提供良好的良率。
此发明背景部分所揭露的上述信息仅用以加强理解本发明的背景,因此,其可能包含不构成先前技艺的信息。
发明内容
技术问题
本发明的典型实施例提供一种在芯片等级上高度抗静电放电的发光二极管芯片以及包含此发光二极管芯片的发光二极管封装。
本发明的典型实施例也提供一种可防止光输出减少或正向电压(forwardvoltage)增加的高度抗静电放电的发光二极管芯片以及包含此发光二极管芯片的发光二极管封装。
本发明的典型实施例也提供一种在芯片等级及/或封装等级上表现出改良的发光效率的高度抗静电放电的发光二极管芯片以及包含此发光二极管芯片的发光二极管封装。
本发明的其他特征将在以下的说明中予以陈述,其中部分特征将由此说明变得显而易见,或可从实施本发明而得知。
技术问题的解决
本发明的一典型实施例揭露一种发光二极管芯片,其包括:基板;配置在基板上的发光二极管部分(light emitting diode section);以及配置在基板上且以反向并联方式连接到发光二极管部分的反向并联二极管部分(inverseparallel diode section)。在发光二极管芯片中,发光二极管部分与反向并联二极管部分配置在一起,因此发光二极管芯片对静电放电表现出高抵抗力。
基板可以是能够在其上生长氮化物半导体层的生长基板,例如图案化蓝宝石基板(PSS)。
发光二极管部分和反向并联二极管部分的每一个可包括:第一导电型氮化物半导体层(conductivity type nitride semiconductor layer);第二导电型氮化物半导体层;以及配置在第一导电型氮化物半导体层与第二导电型氮化物半导体层之间的主动层。发光二极管部分和反向并联二极管部分可具有相同的堆叠结构,并且可利用经由相同生长程序一起生长的磊晶层来形成。另一方面,发光二极管部分的第二导电型氮化物半导体层与反向并联二极管部分的第二导电型氮化物半导体层可具有不同的厚度。例如,反向并联二极管部分的第二导电型氮化物半导体层的厚度可以比发光二极管部分的厚度小。利用这种结构,反向并联二极管部分的高度可以比发光二极管部分的高度低。
发光二极管芯片可还包括第一电极垫(electrode pad)及第二电极垫,其中第一电极垫可配置在反向并联二极管部分上,并且第二电极垫可配置在发光二极管部分上。因为第一电极垫配置在反向并联二极管部分上,所以比第一电极垫形成于发光二极管部分上的情况还能够确保较大的作用区域。
发光二极管芯片可还包括:从第一电极垫延伸的第一延伸(extension);以及从第二电极垫延伸的第二延伸。第一延伸可电性连接到发光二极管部分的第一导电型氮化物半导体层,而第二延伸则可电性连接到反向并联二极管部分的第一导电型氮化物半导体层。
第一电极垫与第二延伸可彼此水平地分开。一部分的第一电极垫可配置在电性连接到反向并联二极管部分的第一导电型氮化物半导体层的第二延伸上。此外,发光二极管芯片可还包括使第一电极垫与第二延伸绝缘的绝缘层。
此外,第一延伸可在发光二极管部分上的多个点连接到第一导电型氮化物半导体层。
第一延伸可通过发光二极管部分的第二导电型氮化物半导体层的上部,并且第一延伸可通过绝缘层(insulation layer)与第二导电型氮化物半导体层电性绝缘。或者,第一延伸可线性连接到发光二极管部分的第一导电型氮化物半导体层。
发光二极管芯片可还包括:配置在第一电极垫与反向并联二极管部分的第二导电型氮化物半导体层之间的第二透明电极层(transparent electrodelayer)。第二透明电极层帮助第一电极垫电性连接到第二导电型氮化物半导体层。当第一电极垫电性连接到第二导电型氮化物半导体层时,可省略第二透明电极层。
发光二极管芯片可还包括连接到发光二极管部分的第二导电型氮化物半导体层的上表面的第一透明电极层。第二电极垫可配置在第一透明电极层上。此外,发光二极管芯片可还包括配置于第二电极垫下方的第一透明电极层的一个区域底下的电流阻挡层(current blocking layer)。
发光二极管芯片可还包括配置于第二延伸下方的第一透明电极层的一个区域底下的电流阻挡层。
发光二极管芯片可还包括覆盖至少一部分的反向并联二极管部分的反射器(reflector)。利用覆盖反向并联二极管部分的反射器,发光二极管芯片将具有改良的发光效率。
反射器可以是分布式布拉格反射器(distributed Bragg reflector,DBR)。
至少一部分的反射器可延伸到发光二极管部分,以使第二延伸与发光二极管部分的侧面绝缘。换言之,反射器可配置在第二延伸与发光二极管部分的侧面之间。此外,反射器可延伸到发光二极管部分的第二导电型半导体层的上侧。
此外,至少一部分的反射器可延伸到发光二极管部分,以使第一延伸与发光二极管部分绝缘。第一延伸可通过反射器与发光二极管部分的第二导电型半导体层绝缘。
反射器可覆盖反向并联二极管部分以便包围第一电极垫,并且可具有藉以暴露与第二延伸连接的第一导电型氮化物半导体层的孔(opening)。除了第一电极垫区域及孔以外,反射器实质上可覆盖反向并联二极管部分的整个区域。
此外,电流阻挡层可以是分布式布拉格反射器(DBR)。
第一延伸和第二延伸的至少一个可包括形成于其上侧的反射金属层(reflective metal layer)。
本发明的一典型实施例也揭露一种发光二极管芯片,其包括:基板;配置在基板上的发光二极管部分;配置在基板上的反向并联二极管部分;配置在反向并联二极管部分上的第一电极垫;配置在发光二极管部分上的第二电极垫;从第一电极垫延伸且连接到发光二极管部分的第一延伸;以及从第二电极垫延伸且连接到反向并联二极管部分的第二延伸。反向并联二极管部分能以反向并联方式连接到发光二极管部分。当反向并联二极管部分在第一电极垫所形成的区域上形成时,发光二极管芯片对静电放电表现出高抵抗力,同时防止发光面积减少。
本发明的一典型实施例也揭露一种发光二极管封装,其包括:具有芯片安装面的芯片安装部分;以及安装在芯片安装面上的发光二极管芯片。发光二极管芯片可包括:基板;配置在基板上的发光二极管部分;以及配置在基板上且以反向并联方式连接到发光二极管部分的反向并联二极管部分。发光二极管芯片可还包括覆盖至少一部分的反向并联二极管部分的反射器。
采用上述发光二极管芯片就不需要在封装内部安装单独的齐纳二极管,从而防止因安装齐纳二极管而增加光损耗(optical loss)或加工成本。
需知以上的一般说明及以下的详细说明两者都是用以示范及解释,并且想要为本发明的权利要求提供进一步解释。
发明的有益功效
在依照本发明的发光二极管芯片中,发光二极管部分和反向并联二极管部分形成于相同的基板上,因此发光二极管芯片对静电放电表现出高抵抗力,且不需要单独的静电放电(ESD)保护装置,例如齐纳二极管。
此外,反向并联二极管部分形成于第一电极垫的区域上,从而防止发光面积减少。结果,发光二极管芯片可采用不会受困于光输出减少或正向电压增加的反向并联二极管配置。
此外,在依照本发明的发光二极管芯片中,一部分的第一电极垫配置于第二延伸上,从而能够减少反向并联二极管部分的大小且不会减少电极垫的大小。结果,甚至在形成反向并联二极管部分时也能够防止发光二极管部分的发光面积减少。
附图说明
提供本发明的进一步理解且并入及构成本说明书的一部分的附图将示出本发明的典型实施例,并将连同说明一起用以解释本发明的原理。
图1是依照本发明的一典型实施例的一种发光二极管芯片的示意平面图。
图2是沿着图1的线A-A所截取的示意剖面图。
图3是沿着图1的线B-B所截取的示意剖面图。
图4是沿着图1的线C-C所截取的示意剖面图。
图5是依照本发明的一典型实施例的一种发光二极管芯片的示意电路图。
图6(a)及图6(b)是依照本发明的一典型实施例的发光二极管芯片的示意平面图。
图7是一种典型发光二极管芯片和依照本发明的一典型实施例的发光二极管芯片的电流-电压特性曲线图。
图8是依照本发明的一典型实施例的一种发光二极管芯片的剖面图。
图9是依照本发明的一典型实施例的一种发光二极管芯片的局部平面图。
图10是沿着图9的线D-D所截取的示意剖面图。
图11是依照本发明的一典型实施例的一种发光二极管芯片的局部平面图。
图12是沿着图10的线E-E所截取的示意剖面图。
图13是沿着图10的线F-F所截取的示意剖面图。
图14是依照本发明的一典型实施例的一种发光二极管封装的示意剖面图。
图15是依照本发明的一典型实施例的一种发光二极管封装的示意剖面图。
具体实施方式
以下将参考示出本发明的典型实施例的附图更完整地说明本发明。然而,本发明能以许多不同的形式来实施且不应视为局限于在此所述的典型实施例。更确切地说,提供这些典型实施例使本发明的揭露更齐全,且将完整地传达本发明的观念给任何在本发明所属技术领域中具有通常知识者。并且,需知附图并未按照精确比例绘制,为了清楚起见可能夸大图中的某些尺寸,例如宽度、长度、厚度等。在本说明书中,相同的元件皆以相同的参考数字表示。
需知当一元件或分层称为“位于”或“连接到“另一元件或分层时,其可能直接位于或直接连接到另一元件或分层,或可能存在中介的元件或分层。相对地,当一元件称为“直接位于”或“直接连接到”另一元件或分层时,不存在中介的元件或分层。需知对于本发明的揭露而言,“X、Y及Z的至少一个”可视为只有X、只有Y、只有Z、或X、Y及Z当中两个或更多个的任意组合(例如,XYZ、XYY、YZ、ZZ)。
参照图1至图4,发光二极管芯片包括基板21、发光二极管部分(Ld)、及反向并联二极管部分(Rd)。并且,发光二极管芯片可包括第一透明电极层31a、第二透明电极层31b、电流阻挡层33a、绝缘层33b、第一电极垫35、第二电极垫37、第一延伸35a、第二延伸37a及第一延伸35a的端部(endportion)37b。
基板21容许半导体磊晶层在其上生长,并且可以是例如图案化蓝宝石基板。如图2至图4所示,图案化蓝宝石基板的表面上可形成凸出图案,以便通过在凸出处散射光来改善取光效率(light extraction efficiency)。
发光二极管部分(Ld)可包括第一导电型氮化物半导体层25a、主动层27a及第二导电型氮化物半导体层29a,而反向并联二极管部分(Rd)则可包括第一导电型氮化物半导体层25b、主动层27b及第二导电型氮化物半导体层29b。发光二极管部分(Ld)与反向并联二极管部分(Rd)是彼此电性隔离的氮化物堆叠区域,并且可由氮化物半导体层构成。利用这种结构,发光二极管部分(Ld)可配置成在相同的基板上与反向并联二极管部分(Rd)共平面。
第一导电型氮化物半导体层25a、25b可包括例如n型氮化镓(GaN),而第二导电型氮化物半导体层29a、29b则可包括例如p型氮化镓(GaN),反之亦然。主动层27a、27b的每一层可配置在第一导电型氮化物半导体层25a或25b与第二导电型氮化物半导体层29a或29b之间,并且可具有单一量子阱结构(quantum well structure)或多重量子阱结构。
发光二极管部分(Ld)和反向并联二极管部分(Rd)可通过图案化以相同生长程序(例如有机金属化学气相沈积(MOCVD)、分子束磊晶(MBE)等)生长的氮化物半导体层来形成,以便彼此分开。因此,形成第一导电型氮化物半导体层25a、主动层27a及第二导电型氮化物半导体层29a的程序可以与形成第一导电型氮化物半导体层25b、主动层27b及第二导电型氮化物半导体层29b的程序相同。因此,第一导电型氮化物半导体层25a、主动层27a及第二导电型氮化物半导体层29a的成分及杂质密度可以与第一导电型氮化物半导体层25b、主动层27b及第二导电型氮化物半导体层29b的成分及杂质密度相同。
第二导电型氮化物半导体层29b的厚度可比第二导电型氮化物半导体层29a的厚度小。例如,第二导电型氮化物半导体层29b可以是通过干式蚀刻(dryetching)所形成的薄层。结果,反向并联二极管部分(Rd)的高度可比发光二极管部分(Ld)的高度低,因而减少第一电极垫35的光吸收。
如图1所示,发光二极管部分(Ld)的面积比反向并联二极管部分(Rd)的面积大。在典型侧向型发光二极管(lateral-type light emitting diode)中,反向并联二极管部分(Rd)形成于一个用以形成n型电极垫的狭窄区域。因此,形成反向并联二极管部分(Rd)实质上不会减少发光面积,所以可配置反向并联二极管部分(Rd)于单一芯片中而不会减少光输出或增加正向电压。
第一透明电极层31a配置在发光二极管部分(Ld)上。第一透明电极层31a覆盖发光二极管部分(Ld)的上表面。第一透明电极层31a电性接触第二导电型氮化物半导体层29a,并且容许电流散布在发光二极管部分(Ld)的宽广区域上。第二透明电极层31b配置在反向并联二极管部分(Rd)上。第二透明电极层31b电性接触第二导电型氮化物半导体层29b。虽然可省略第二透明电极层31b,但是使用第二透明电极层31b相较于省略第二透明电极层31b可提供较佳的静电放电特性。第一透明电极层31a和第二透明电极层31b可通过例如使用氧化铟锡(ITO)、掺氟的氧化锡(FTO)、氧化锌(ZnO)等等透明导电氧化物或镍金(Ni/Au)之类的透明金属(但不局限于此)的相同程序来形成。此外,第二透明电极层31b的构成材料可不同于第一透明电极层31a的构成材料,并可用不透明材料(opaque material)取代透明材料来形成第二透明电极层31b。并且,可形成不透明电极层取代第二透明电极层31b与第二导电型氮化物半导体层29b欧姆接触。
第一电极垫35配置在反向并联二极管部分(Rd)上,并且电性连接到第二导电型氮化物半导体层29b。另一方面,第二电极垫37配置在发光二极管部分(Ld)上,且电性连接到第二导电型氮化物半导体层29a。第一电极垫35和第二电极垫37形成为具有较大的面积以容许经由焊线(bonding wire)连接来供应电流给发光二极管芯片。例如,第一电极垫35和第二电极垫37的宽度分别比第一延伸35a或第二延伸37a的宽度大。
第一延伸35a从第一电极垫35延伸且电性连接到发光二极管部分(Ld)的第一导电型氮化物半导体层25a。如图1所示,第一延伸35a可在多个点(如图1所示的6个点)连接到第一导电型氮化物半导体层25a。第一延伸35a也可通过发光二极管部分(Ld)的上部(亦即第二导电型氮化物半导体层29a的上部),并且可通过绝缘层33b与第二导电型氮化物半导体层29a绝缘。或者,第一延伸35a可线性连接到第一导电型氮化物半导体层29a的上表面。例如,第一导电型氮化物半导体层25a通过平台蚀刻(mesa etching)连续暴露在发光二极管部分(Ld)的侧面上,而第一延伸35a则可形成于第一导电型氮化物半导体层29a的暴露区域上。第一延伸35a也通过绝缘层33b与反向并联二极管部分(Rd)的第一导电型氮化物半导体层25b绝缘。
绝缘层33b配置在第一延伸35a与第二导电型氮化物半导体层29a之间,以使第一延伸35a与第二导电型氮化物半导体层29a电性绝缘。并且,绝缘层33b可配置成接近透明电极层31a、31b,以便覆盖发光二极管部分(Ld)及反向并联二极管部分(Rd)的侧面。因此,第一延伸35a和第二延伸37a可与发光二极管部分(Ld)的侧面和反向并联二极管部分(Rd)的侧面绝缘。
第二延伸37a从第二电极垫37延伸。第二延伸37a容许电流散布在发光二极管部分(Ld)的宽广区域上。第二延伸37a可平行于第一延伸35a来延伸以便彼此面对。然而,本发明并未局限于此,并且第二延伸37a能以各种方式延伸。此外,第二延伸37a也延伸到反向并联二极管部分(Rd),使得第二延伸的端部37b电性连接到第一导电型氮化物半导体层25b。
如图4所示,第二延伸的端部37b电性连接到反向并联二极管部分(Rd)的第一导电型氮化物半导体层25b。端部37b可配置在一个通过平台蚀刻来暴露的第一导电型氮化物半导体层25b的区域上。或者,反向并联二极管部分(Rd)可形成具有广泛倾斜的侧面,并且端部37b可连接到一个暴露于反向并联二极管部分(Rd)的倾斜表面的第一导电型氮化物半导体层25b的区域。在这种情况下,可省略平台蚀刻,因而简化制程。
另一方面,如图2所示,电流阻挡层33a可配置在第二电极垫37的下方。并且,电流阻挡层33a配置在第一透明电极层31a与第二导电型氮化物半导体层29a之间。电流阻挡层33a可由绝缘材料构成,例如氧化硅、氮化硅等。电流阻挡层33a通过防止电流直接从第二电极垫37流到第二导电型氮化物半导体层29a来帮助电流散布。电流阻挡层33a可延伸至第二延伸37a的下方。并且,电流阻挡层33a可延伸至反向并联二极管部分(Rd)端,以使第二延伸37a与暴露在发光二极管部分(Ld)的侧面的第一导电型氮化物半导体层25a绝缘。或者,与电流阻挡层33a分开的绝缘层可使第二延伸37a与暴露在发光二极管部分(Ld)的侧面的第一导电型氮化物半导体层25a绝缘。
依照这典型实施例,反向并联二极管部分(Rd)形成于一个第一电极垫35形成于其中的区域,因而改善发光二极管芯片的静电放电特性且阻止发光面积减少。并且,如图5所示,第一延伸35a及第二延伸35b可用以形成单一发光二极管芯片中的反向并联电路,其中发光二极管部分(Ld)和反向并联二极管部分(Rd)彼此以反向并联方式连接。
图6(a)及图6(b)是依照本发明的典型实施例的发光二极管芯片的示意平面图。为了简化绘图,与图1相同的元件将以相同的参考数字表示。
参照图6(a),除了第一电极垫35与第二电极垫37之间的相对位置以及第一延伸35a和第二延伸37a的设计以外,此发光二极管芯片大致上类似于图1所示的发光二极管芯片。亦即,在图1的发光二极管芯片中,第一电极垫35及第二电极垫37配置在发光二极管芯片的第一边缘(在邻接第二延伸37a的一边),而第一延伸35a则从第一电极垫35延伸到与第一边缘相对的第二边缘。反之,在本典型实施例中,第一电极垫35和第二电极垫37以对角线方向配置,并且第二延伸37a比第一延伸在发光二极管部分(Ld)内延伸得更深入。在此,第二延伸37具有T形端部37b。
参照图6(b),除了第一延伸35a线性连接到第一导电型半导体层25a之外,此发光二极管芯片类似于图6(a)的发光二极管芯片。尤其,在这实施例中,第一延伸35a配置于线性区域中(其中第二导电型半导体层29a及主动层27a通过平台蚀刻予以移除),并且连贯地连接到第一导电型半导体层25a。
第一电极垫35与第二电极垫37之间的相对位置以及第一延伸35a及第二延伸37a的位置、形状及结构都能以各种方式配置。
依照图1及图6(a)的发光二极管芯片P1、P2将连同典型发光二极管芯片(Ref)一起制造及评估其电气及光学特性。图7示出这些发光二极管芯片的电流-电压特性。
参照图7,当施加反向电流至典型发光二极管芯片(Ref)时,此电流实质上并未流经其中。虽然未示出于图中,当反向电压(inverse voltage)增加10伏特(V)或更多时,发光二极管芯片将发生崩溃。
在图1及图6(a)的发光二极管芯片P1、P6中,可看出当反向电压增加时反向并联二极管部分(Rd)将导通且电流流经其中。
另一方面,发光二极管芯片Ref、P1、P2的正向电压(在20毫安(mA))、光输出(在20毫安(mA))及在3千伏(kV)反向电压的静电放电(ESD)良率的结果总结于表1。对于具有典型磊晶层结构的发光二极管芯片以及在主动层与第一导电型氮化物半导体层之间包含超晶格层以便增强抗静电放电的增强抗静电放电型发光二极管芯片,典型发光二极管芯片(Ref)、第一典型实施例的发光二极管芯片P1及第二典型实施例的发光二极管芯片(P2)将制造及评估其上述特性。结果示出于表1。
【表1】
参照表1,相较于典型发光二极管芯片,发光二极管芯片P1、P2在正向电压中并未表现出实质变化,并且未受到光输出显著减少的困扰。反之,依据静电放电(ESD)良率,发光二极管芯片P1、P2表现出比先前技艺的发光二极管芯片(Ref)更显著改善的结果。典型磊晶结构(epitaxy structure)和增强抗静电放电型磊晶结构两者都提供显著改善的静电放电(ESD)良率。尤其,易受静电放电(ESD)影响的典型磊晶结构表现出99%或更佳的高静电放电(ESD)良率。
图8是依照本发明的一典型实施例的一种发光二极管芯片的剖面图。为了参考的缘故,图8对应于沿着图1的线C-C所截取的剖面图(图4)。
参照图8,除了一部分的第一电极垫35配置在第一延伸的端部37b的上方之外,此发光二极管芯片大致上类似于参考图1至图4所述的发光二极管芯片。尤其,连接到反向并联二极管部分(Rd)中的第一导电型氮化物半导体层25b的第一延伸的端部37b的至少一部分配置在第一电极垫35的下方。第一延伸的端部37b通过绝缘层39与第一电极垫35绝缘。
依照这典型实施例,因为没有必要在水平方向上分开第一电极垫35与端部37b,所以能够提供一种其反向并联二极管部分(Rd)具有较小的尺寸且其第一电极垫35的面积与依照上述典型实施例的发光二极管芯片的面积相同的发光二极管芯片。此外,能够从依照图8所示的典型实施例的发光二极管芯片与依照图4所示的典型实施例的发光二极管芯片之间的比较看出,可增加发光二极管部分(Ld)的大小且减少反向并联二极管部分(Rd)的大小。结果,能够最小化发光二极管部分(Ld)所减少的发光面积,且在单一发光二极管芯片中形成反向并联二极管部分(Rd)。
图9是依照本发明的一典型实施例的一种发光二极管芯片的局部平面示意图,而图10则是沿着图9的线D-D所截取的剖面图。在图9的平面图中,将放大图1的反向并联二极管部分(Rd)及围绕反向并联二极管部分(Rd)的一部分的发光二极管部分(Ld)。
参照图9及图10,除了发光二极管芯片包括反射器133a、133b之外,此发光二极管芯片大致上类似于参考图1至图4所述的发光二极管芯片。
反射器133a、133b可以是由绝缘层所构成的分布式布拉格反射器。可通过交替堆叠具有不同折射率的介电层(dielectric layer)来形成分布式布拉格反射器(DBR)结构。例如,可通过重复堆叠二氧化钛/二氧化硅(TiO2/SiO2)、五氧化二铌/二氧化硅(Nb2O5/SiO2)或二氧化铪/二氧化硅(HfO2/SiO2)来形成分布式布拉格反射器(DBR)结构。此外,分布式布拉格反射器(DBR)结构可通过薄膜设计来最大化反射,此种设计适用于考虑到要反射的光的光谱分布(spectrum distribution)的中心波长(central wavelength),从而防止因使用单膜二氧化硅(SiO2)等而吸收光所导致的光损耗。
反射器133a配置在第二延伸37a与发光二极管部分(Ld)之间,并且使第二延伸37a与发光二极管部分(Ld)的侧面绝缘。此外,反射器133a可当作参考图1至图4所述的电流阻挡层33a。例如,类似于电流阻挡层33a,反射器133a可配置在第一透明电极层31a与位于第二电极垫37及第二延伸37a底下的第二导电型氮化物半导体层29a之间。此外,反射器133a可覆盖一部分的反向并联二极管部分(Rd)。例如,如图9所示,反射器133a可覆盖反向并联二极管部分(Rd)的第一导电型氮化物半导体层25b的一部分。
换言之,反射器133a覆盖一部分的反向并联二极管部分(Rd),并且可延伸至发光二极管部分(Ld),以使第二延伸37a与发光二极管部分(Ld)的侧面绝缘。
另一方面,反射器133b覆盖一部分的反向并联二极管部分(Rd)且延伸至发光二极管部分(Ld),以使第一延伸35a与发光二极管部分(Ld)的第二导电型氮化物半导体层29a绝缘。亦即,在第一延伸35a通过发光二极管部分(Ld)的上部的结构中,反射器133b配置在第一延伸35a与第二导电型氮化物半导体层29a之间,以防止第一延伸35a与第二导电型氮化物半导体层29a之间发生短路(short circuit)。此外,第一延伸35a与第一透明电极层31a电性绝缘。
并且,如图9所示,反射器133b通过覆盖反向并联二极管部分(Rd)及发光二极管部分(Ld)的侧面使第一延伸35a与反向并联二极管部分(Rd)的侧面及发光二极管部分(Ld)的侧面绝缘。反射器133a可当作参考图1至图4所述的绝缘层33b。
当光从发光二极管部分(Ld)射出时,反射器133a、133b可防止因第一延伸35a及第二延伸37a吸收光而导致的光损耗。尤其,一些从发光二极管部分(Ld)射出的光被导向第一延伸35a及第二延伸37a,并且被反射器133a、133b反射而返回进入发光二极管部分(Ld)。此后,反射的光可经由发光二极管部分(Ld)的其他部分射向外部。
在这典型实施例中,第一延伸35a和第二延伸37a当中至少一个可还包括形成于其上侧的反射金属层137,如图10所示。反射金属层137通过反射进入第一延伸35a及/或第二延伸37a的上侧的光来减少光损耗。例如,当从发光二极管部分(Ld)射出的光入射在配置于反向并联二极管部分(Rd)上的第一延伸35a及/或第二延伸37a时,反射金属层137将反射此光。反射金属层137可由例如镍(Ni)、铝(Al)、银(Ag)、铑(Rh)、铂(Pt)或其组合构成。
图11是依照本发明的一典型实施例的一种发光二极管芯片的局部平面图,而图12和图13则分别是沿着图11的线E-E和线F-F所截取的剖面图。
参照图11至图13,除了发光二极管芯片还包括反射器133r之外,发光二极管芯片大致上类似于参考图9及图10所述的发光二极管芯片。反射器133r的构成材料及制程可与反射器133a、133b的构成材料及制程相同。
反射器133r覆盖反向并联二极管部分(Rd),以便包围第一电极垫35。反射器133r具有借以暴露与第二延伸37a的端部37b连接的第一导电型氮化物半导体层25b的孔133h。
如图13所示,反射器133r实质上可覆盖围绕第一电极垫35的第二导电型氮化物半导体层29b的整个区域。此外,反射器133r可覆盖反向并联二极管部分(Rd)的侧面。
反射器133r可反射从发光二极管部分(Ld)射出且朝反向并联二极管部分(Rd)行进的光,从而防止此光再度进入反向并联二极管部分(Rd)。此外,如以下所述,反射器133r可反射从发光二极管封装的模制部分(molding section)或磷光体(phosphor)进入反向并联二极管部分(Rd)的光,因而改善发光效率。
图14是依照本发明的又另一实施例的一种发光二极管封装的剖面图。
参照图14,发光二极管封装包括具有芯片安装面、发光二极管芯片100、至少两条导线(lead)111、113及焊线115的芯片安装构件(chip mountingmember)110。
对于芯片安装构件110,可使用能够安装发光二极管芯片100于其上的任何构件。例如,芯片安装构件110可以是导线架(lead frame)型封装体、印刷电路板(printed circuit board)等。发光二极管芯片100可以是参考图1至图4所述的发光二极管芯片、参考图6所述的发光二极管芯片、参考图9及图10所述的发光二极管芯片或参考图11至图13所述的发光二极管芯片,因而将省略其详细说明。
发光二极管芯片的第一电极垫35及第二电极垫37经由焊线115电性连接到导线111、113。
图15是依照本发明的一典型实施例的一种发光二极管封装的剖面图。
参照图15,发光二极管封装包括具有芯片安装面的芯片安装构件110及发光二极管芯片100。此外,发光二极管封装可包括至少两条导线111、113、焊线115及模制部分117。发光二极管封装可还包括波长转换器(wavelengthconverter)(未示出)。
除了依照本实施例的发光二极管封装包括模制部分117及波长转换器之外,依照图15的发光二极管封装大致上类似于依照图14所示的典型实施例的发光二极管封装。以下,将针对不同的元件还详细地说明依照本实施例的发光二极管封装,并且将省略元件的重复说明部分。
模制部分117覆盖发光二极管芯片100。模制部分117可包含磷光体,因此可当作波长转换器。或者,可在模制部分117上或在发光二极管芯片100上配置独立于模制部分117的单独波长转换器。波长转换器转换从发光二极管芯片100射出的光的波长。
从发光二极管芯片100射出的光进入模制部分117,并且一些进入模制部分117的光再度被导向发光二极管芯片100。尤其,当使用包含磷光体的波长转换器时,一些经由波长转换器转换波长的光可能被导向发光二极管芯片100。在此情况下,在参考图11至图13所述的发光二极管芯片中,将通过实质上覆盖反向并联二极管部分(Rd)的全部区域的反射器133r来反射光,因而改善封装的发光效率。
为了评估依照本发明的范例的发光二极管芯片在封装等级的静电放电(ESD)特性,将评估已经通过芯片等级的3千伏(kV)静电放电(ESD)测试的发光二极管芯片的封装等级的静电放电(ESD)特性。用于这种评估的每一个发光二极管芯片都具有增强抗静电放电型磊晶结构,此结构在主动层与第一导电型氮化物半导体层之间包括用以强化静电放电(ESD)特性的超晶格层,并且其结构与依照图1所示的典型实施例(P1)的发光二极管芯片的结构相同。在此,例1的发光二极管芯片不包括第二透明电极层31b,并且例2的发光二极管芯片采用氧化铟锡(ITO)作为第二透明电极层31b。对于例1及例2的每一例的二十个测试封装,在静电放电(ESD)测试电压从1千伏(kV)增加到4千伏(kV)时测量其静电放电(ESD)良率。结果示出于表2。
【表2】
参照表2,可看出若不包含第二透明电极层31b,则在3千伏(kV)或更高的电压由于静电放电而发生设备故障。反之,若使用第二透明电极层31b,则即使在4千伏(kV)也没有设备故障。结果,可看出第二透明电极层31b增强静电放电(ESD)特性。
依照本发明,因为发光二极管芯片100包括反向并联二极管部分(Rd),所以在发光二极管封装中不需要用以防止静电放电的单独保护装置,例如齐纳二极管。因此,本发明可通过排除用以安装齐纳二极管的程序来简化制程,并可通过避免齐纳二极管吸收光来改善封装的发光效率。此外,依照本发明的发光二极管芯片包括反射器133r以减少再将光吸入发光二极管芯片100,因而改善发光效率。
任何在本发明所属技术领域具有通常知识者将明了,在不脱离本发明的精神和范围内当可对本发明作各种修改及变化。因此,本发明涵盖此种修改及变化,并且它们隶属于所附的权利要求及其等效所界定的范围。

Claims (24)

1.一种发光二极管芯片,包括:
基板;
发光二极管部分,配置在所述基板上;以及
反向并联二极管部分,配置在所述基板上且以反向并联方式连接到所述发光二极管部分。
2.根据权利要求1所述的发光二极管芯片,还包括覆盖所述反向并联二极管部分的至少一部分的反射器。
3.根据权利要求2所述的发光二极管芯片,其中所述反射器包括分布式布拉格反射器。
4.根据权利要求1所述的发光二极管芯片,其中所述发光二极管部分和所述反向并联二极管部分的每一个包括:
第一导电型氮化物半导体层;
第二导电型氮化物半导体层;以及
主动层,配置在所述第一导电型氮化物半导体层与所述第二导电型氮化物半导体层之间。
5.根据权利要求4所述的发光二极管芯片,还包括:
第一电极垫;以及
第二电极垫,
其中所述第一电极垫配置在所述反向并联二极管部分上,而所述第二电极垫则配置于所述发光二极管部分上。
6.根据权利要求5所述的发光二极管芯片,还包括:
第一延伸,从所述第一电极垫延伸;以及
第二延伸,从所述第二电极垫延伸,
其中:
所述第一延伸电性连接到所述发光二极管部分的所述第一导电型氮化物半导体层;以及
所述第二延伸电性连接到所述反向并联二极管部分的所述第一导电型氮化物半导体层。
7.根据权利要求6所述的发光二极管芯片,其中一部分的所述第一电极垫配置于所述第二延伸上。
8.根据权利要求7所述的发光二极管芯片,还包括使所述第一电极垫与所述第二延伸绝缘的绝缘层。
9.根据权利要求6所述的发光二极管芯片,其中所述第一延伸在所述发光二极管部分上的多个点连接到所述第一导电型氮化物半导体层。
10.根据权利要求9所述的发光二极管芯片,其中:
所述第一延伸通过所述发光二极管部分的所述第二导电型氮化物半导体层的上部;以及
所述第一延伸通过所述绝缘层与所述第二导电型氮化物半导体层电性绝缘。
11.根据权利要求6所述的发光二极管芯片,还包括配置于所述第一电极垫与所述反向并联二极管部分的所述第二导电型氮化物半导体层之间的第二透明电极层。
12.根据权利要求11所述的发光二极管芯片,还包括连接到所述发光二极管部分的所述第二导电型氮化物半导体层的上表面的第一透明电极层,
其中所述第二电极垫配置于所述第一透明电极层上。
13.根据权利要求12所述的发光二极管芯片,还包括配置于所述第二电极垫下方的所述第一透明电极层底下的电流阻挡层。
14.根据权利要求11所述的发光二极管芯片,还包括配置于所述第二延伸下方的所述第一透明电极层底下的电流阻挡层。
15.根据权利要求14所述的发光二极管芯片,其中所述电流阻挡层包括分布式布拉格反射器。
16.根据权利要求6所述的发光二极管芯片,其中所述反射器覆盖至少一部分的所述反向并联二极管部分。
17.根据权利要求16所述的发光二极管芯片,其中至少一部分的所述反射器延伸至所述发光二极管部分,且经设置以使所述第二延伸与所述发光二极管部分的侧面绝缘。
18.根据权利要求16所述的发光二极管芯片,其中至少一部分的所述反射器延伸至所述发光二极管部分,且经设置以使所述第一延伸与所述发光二极管部分绝缘。
19.根据权利要求16所述的发光二极管芯片,其中:
所述反射器覆盖所述反向并联二极管部分,以便包围所述第一电极垫;以及
所述反射器包括藉以暴露与所述第二延伸连接的所述第一导电型氮化物半导体层的孔。
20.根据权利要求6所述的发光二极管芯片,其中所述第一延伸和所述第二延伸的至少一个包括反射金属层。
21.一种发光二极管芯片,包括:
基板;
发光二极管部分,配置在所述基板上;
反向并联二极管部分,配置在所述基板上;
第一电极垫,配置在所述反向并联二极管部分上;
第二电极垫,配置在所述发光二极管部分上;
第一延伸,从所述第一电极垫延伸且连接到所述发光二极管部分;以及
第二延伸,从所述第二电极垫延伸且连接到所述反向并联二极管部分,
其中所述反向并联二极管部分以反向并联方式连接到所述发光二极管部分。
22.根据权利要求21所述的发光二极管芯片,还包括配置于至少一部分的所述第二延伸底下的反射器。
23.一种发光二极管封装,包括:
芯片安装部分,具有芯片安装面;以及
发光二极管芯片,安装在所述芯片安装面上,
其中所述发光二极管芯片包括:
基板;
发光二极管部分,配置在所述基板上;以及
反向并联二极管部分,配置在所述基板上且反向并联连接到所述发光二极管部分。
24.根据权利要求23所述的发光二极管封装,其中所述发光二极管芯片还包括覆盖至少一部分的所述反向并联二极管部分的反射器。
CN201480008779.XA 2013-02-15 2014-02-17 发光二极管芯片以及发光二极管封装 Expired - Fee Related CN104995753B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR20130016458 2013-02-15
KR10-2013-0016458 2013-02-15
KR10-2013-0047383 2013-04-29
KR1020130047383A KR102035293B1 (ko) 2013-02-15 2013-04-29 정전방전에 강한 발광 다이오드 칩 및 그것을 갖는 발광 다이오드 패키지
KR10-2013-0077234 2013-07-02
KR1020130077234A KR102091844B1 (ko) 2013-07-02 2013-07-02 정전방전에 강한 발광 다이오드 칩 및 그것을 갖는 발광 다이오드 패키지
PCT/KR2014/001279 WO2014126437A1 (en) 2013-02-15 2014-02-17 Led chip resistant to electrostatic discharge and led package including the same

Publications (2)

Publication Number Publication Date
CN104995753A true CN104995753A (zh) 2015-10-21
CN104995753B CN104995753B (zh) 2018-09-07

Family

ID=52113913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480008779.XA Expired - Fee Related CN104995753B (zh) 2013-02-15 2014-02-17 发光二极管芯片以及发光二极管封装

Country Status (2)

Country Link
CN (1) CN104995753B (zh)
TW (1) TWI610416B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI572057B (zh) * 2014-11-07 2017-02-21 A current blocking structure of a light emitting diode

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652359A (zh) * 2004-02-04 2005-08-10 元砷光电科技股份有限公司 具有静电防护功能的发光二极管结构
US20050253151A1 (en) * 2002-08-29 2005-11-17 Shiro Sakai Light-emitting device having light-emitting elements
US20100213496A1 (en) * 2009-02-25 2010-08-26 Everlight Electronics Co., Ltd. Light emitting diode package
US20110049472A1 (en) * 2007-10-29 2011-03-03 Seoul Opto Device Co., Ltd. Light emitting diode
CN102263120A (zh) * 2010-05-24 2011-11-30 星和电机株式会社 半导体发光元件、发光装置、照明装置、显示装置、信号灯器和道路信息装置
US20120025244A1 (en) * 2010-07-28 2012-02-02 Seoul Opto Device Co., Ltd. Light emitting diode having distributed bragg reflector
WO2012067311A1 (en) * 2010-11-18 2012-05-24 Seoul Opto Device Co., Ltd. Light emitting diode chip having electrode pad
KR20120124640A (ko) * 2011-05-04 2012-11-14 서울옵토디바이스주식회사 발광 다이오드
US20130146934A1 (en) * 2011-12-09 2013-06-13 Chi Mei Lighting Technology Corp. Light-emitting diode device
US20130256722A1 (en) * 2012-03-30 2013-10-03 Lextar Electronics Corp. Light emitted diode

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665116B1 (ko) * 2005-01-27 2007-01-09 삼성전기주식회사 Esd 보호용 led를 구비한 질화갈륨계 발광 소자 및그 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050253151A1 (en) * 2002-08-29 2005-11-17 Shiro Sakai Light-emitting device having light-emitting elements
CN1652359A (zh) * 2004-02-04 2005-08-10 元砷光电科技股份有限公司 具有静电防护功能的发光二极管结构
US20110049472A1 (en) * 2007-10-29 2011-03-03 Seoul Opto Device Co., Ltd. Light emitting diode
US20100213496A1 (en) * 2009-02-25 2010-08-26 Everlight Electronics Co., Ltd. Light emitting diode package
CN102263120A (zh) * 2010-05-24 2011-11-30 星和电机株式会社 半导体发光元件、发光装置、照明装置、显示装置、信号灯器和道路信息装置
US20120025244A1 (en) * 2010-07-28 2012-02-02 Seoul Opto Device Co., Ltd. Light emitting diode having distributed bragg reflector
WO2012067311A1 (en) * 2010-11-18 2012-05-24 Seoul Opto Device Co., Ltd. Light emitting diode chip having electrode pad
KR20120124640A (ko) * 2011-05-04 2012-11-14 서울옵토디바이스주식회사 발광 다이오드
US20130146934A1 (en) * 2011-12-09 2013-06-13 Chi Mei Lighting Technology Corp. Light-emitting diode device
US20130256722A1 (en) * 2012-03-30 2013-10-03 Lextar Electronics Corp. Light emitted diode

Also Published As

Publication number Publication date
TWI610416B (zh) 2018-01-01
TW201440193A (zh) 2014-10-16
CN104995753B (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
US10283498B2 (en) LED chip having ESD protection
US9929315B2 (en) LED chip resistant to electrostatic discharge and LED package including the same
KR101039937B1 (ko) 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템
US20180108811A1 (en) Optoelectronic Semiconductor Chip
US9287465B2 (en) Light emitting device, light emitting device package, method of manufacturing light emitting device and lighting system
KR101039939B1 (ko) 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 이를 포함하는 조명시스템
KR102091844B1 (ko) 정전방전에 강한 발광 다이오드 칩 및 그것을 갖는 발광 다이오드 패키지
KR20090075076A (ko) 반도체 발광소자 및 그 제조방법
KR100609968B1 (ko) 정전기 보호 기능을 갖는 발광 다이오드 및 그 제조 방법
KR20080087251A (ko) 커패시터를 구비하는 발광 다이오드
KR20120064494A (ko) 발광소자
KR101047739B1 (ko) 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템
US8878197B2 (en) Light emitting device, light emitting device package and lighting system
CN104995753A (zh) 抗静电放电的led芯片以及包含所述led芯片的led封装
KR101040140B1 (ko) 반도체 발광 소자 어레이 및 그 제조방법
KR102091845B1 (ko) 정전방전 보호 기능을 갖는 발광 다이오드 칩
KR20180076695A (ko) 발광소자
KR101081061B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101381986B1 (ko) 커패시터를 구비하는 발광 다이오드
KR102035293B1 (ko) 정전방전에 강한 발광 다이오드 칩 및 그것을 갖는 발광 다이오드 패키지
KR20110119930A (ko) 발광 소자, 그 제조 방법 및 발광 소자 패키지
KR101096751B1 (ko) 반도체 발광소자
TWI453954B (zh) 發光裝置、發光裝置封裝件及照明系統

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180907