CN104992948A - 一种薄膜晶体管、阵列基板及其制作方法 - Google Patents

一种薄膜晶体管、阵列基板及其制作方法 Download PDF

Info

Publication number
CN104992948A
CN104992948A CN201510301084.7A CN201510301084A CN104992948A CN 104992948 A CN104992948 A CN 104992948A CN 201510301084 A CN201510301084 A CN 201510301084A CN 104992948 A CN104992948 A CN 104992948A
Authority
CN
China
Prior art keywords
layer
film transistor
thin
source
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510301084.7A
Other languages
English (en)
Other versions
CN104992948B (zh
Inventor
孙宏达
宋泳锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510301084.7A priority Critical patent/CN104992948B/zh
Publication of CN104992948A publication Critical patent/CN104992948A/zh
Priority to US15/315,762 priority patent/US9978876B2/en
Priority to PCT/CN2016/077484 priority patent/WO2016192446A1/zh
Priority to US15/955,349 priority patent/US10396209B2/en
Application granted granted Critical
Publication of CN104992948B publication Critical patent/CN104992948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种薄膜晶体管、阵列基板及其制作方法，涉及显示技术领域，能够减少外部光线照射到有源层上产生的不良影响。所述薄膜晶体管包括依次形成的栅极、绝缘层、有源层、源漏层，还包括光线阻挡层图形，光线阻挡层图形可阻挡经由绝缘层射入的光线进入有源层，光线阻挡层图形与栅极同层设置且与栅极无电性连接。本发明实施例用于显示装置。

Description

一种薄膜晶体管、阵列基板及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管、阵列基板及其制作方法。
背景技术
OLED(Organic Light Emitting Diode，有机发光器件)显示器作为新一代的显示器，因其具有自发光，响应速度快，宽视角等优点而受到广泛应用。
OLED显示器包括OLED阵列基板，所述OLED阵列基板上形成有阵列形式的多个像素单元，每个像素单元中都包含有两个薄膜晶体管，分别为作为像素单元开关的开关薄膜晶体管和用于驱动阵列基板的驱动薄膜晶体管。图1为薄膜晶体管的一种层结构，所述薄膜晶体管包括依次形成的栅极11、绝缘层12、有源层13、刻蚀阻挡层14，以及源漏层15。现有技术中一般会采用能够增强薄膜晶体管的迁移率、开关特性、开态电流等特性的氧化物半导体作为薄膜晶体管的有源层13，然而氧化物半导体对光线比较敏感，较多的光线照射会导致其性质发生变化。图1中虚线箭头表示外部光线，参考图1所示，经由绝缘层12射入的外部光线进入由氧化物半导体制作的有源层13中，会对有源层13的性能产生不良影响，严重时会导致有源层13失效，进而影响制作的薄膜晶体管的性能。
发明内容
本发明的实施例提供一种薄膜晶体管、阵列基板及其制作方法，能够减少外部光线照射到有源层上产生的不良影响。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例一方面提供一种薄膜晶体管，所述薄膜晶体管包括依次形成的栅极、绝缘层、有源层、源漏层，所述薄膜晶体管还包括光线阻挡层图形，所述光线阻挡层图形可阻挡经由所述绝缘层射入的光线进入所述有源层，所述光线阻挡层图形与所述栅极同层设置且与所述栅极无电性连接。
可选的，所述光线阻挡层图形为一侧开口的方框型图案，所述栅极伸入所述方框型图案的开口内设置，且所述有源层在所述光线阻挡层图形所在表面的投影不超出所述方框型图案的边界。
可选的，所述光线阻挡层图形为长条状，且靠近所述源漏层在所述光线阻挡层图形所在表面的投影设置。
可选的，所述光线阻挡层图形包括直射光线阻挡层图形和/或反射光线阻挡层图形，
所述直射光线阻挡层图形用于阻挡由所述绝缘层直接射入所述有源层的光线，所述反射光线阻挡层图形用于阻挡由所述绝缘层射入所述源漏层，且经过所述源漏层的表面反射后射入所述有源层的光线。
可选的，所述有源层和源漏层之间还形成有刻蚀阻挡层，所述刻蚀阻挡层具有用于将所述有源层和源漏层电性连接的过孔。
可选的，所述有源层的材料为氧化物半导体。
可选的，所述源漏层为双层结构，包括第一源漏层图形和形成于第一源漏层图形上的第二源漏层图形，所述第一源漏层图形靠近所述有源层设置，且所述第一源漏层图形的材料为钼铌合金、钼钨合金或钼钛合金。
本发明实施例另一方面提供一种阵列基板，包括衬底基板，所述衬底基板上形成有上述任意一种薄膜晶体管。
可选的，包括相互交叉的扫描线和数据线，与数据线平行的电源线，所述扫描线和数据线限定形成像素单元区域；在所述像素单元区域内至少形成有开关薄膜晶体管和驱动薄膜晶体管，所述开关薄膜晶体管和驱动薄膜晶体管为所述薄膜晶体管。
可选的，所述开关薄膜晶体管的光线阻挡层图形包括第一直射光线阻挡层图形，第一直射光线阻挡层图形为一侧开口的方框型图案，所述开关薄膜晶体管的栅极伸入所述方框型图案的开口内设置，且所述开关薄膜晶体管的有源层在所述衬底基板表面的投影不超出所述方框型图案的边界。
可选的，所述驱动薄膜晶体管的光线阻挡层图形包括第一反射光线阻挡层图形，所述第一反射光线阻挡层图形位于所述像素单元区域外且靠近所述电源线在所述衬底基板上的投影设置，所述第一反射光线阻挡层图形为长条状且与所述电源线平行。
可选的，所述驱动薄膜晶体管的光线阻挡层图形包括第二反射光线阻挡层图形，所述第二反射光线阻挡层图形设置于所述像素单元区域内，且所述第二反射光线阻挡层图形靠近所述驱动薄膜晶体管的漏极在所述衬底基板表面的投影设置，所述第二反射光线阻挡层图形为长条状且与所述扫描线平行。
可选的，所述驱动薄膜晶体管的光线阻挡层图形包括第三反射光线阻挡层图形，所述第三反射光线阻挡层图形设置于所述像素单元区域内且靠近所述电源线设置，所述第三反射光线阻挡层图形为长条状且与所述电源线平行。
可选的，所述驱动薄膜晶体管的光线阻挡层图形包括第二直射光线阻挡层图形，所述第二直射光线阻挡层图形位于所述像素单元区域内且靠近所述扫描线设置，所述第二直射光线阻挡层图形为长条状且与所述扫描线平行。
本发明实施例又一方面提供一种薄膜晶体管的制作方法，包括：
在衬底基板上形成包括薄膜晶体管的栅极和光线阻挡层图形的第一导电层图形；
形成覆盖所述第一导电层图形的绝缘层；
在所述绝缘层上对应所述栅极的位置形成包括有源层的半导体层图形；
在形成有所述半导体层图形的基板上形成包括源极和漏极的第二导电层图形。
本发明实施例再一方面提供一种上述阵列基板的制作方法，包括：在衬底基板上形成包括开关薄膜晶体管的栅极、开关薄膜晶体管的光线阻挡层图形、驱动薄膜晶体管的栅极、驱动薄膜晶体管的光线阻挡层图形和扫描线的第三导电层图形；
形成覆盖所述第三导电层图形的绝缘层；
在所述绝缘层上形成包括开关薄膜晶体管的有源层、驱动薄膜晶体管的有源层的半导体层图形；
制作顶层导电薄膜，并通过构图工艺形成包括开关薄膜晶体管的源漏层，驱动薄膜晶体管的源漏层以及数据线、电源线的第四导电层图形；其中，所述开关薄膜晶体管的源极和数据线相连，驱动薄膜晶体管的源极和电源线相连，且开关薄膜晶体管的漏极和驱动薄膜晶体管的栅极相连。
可选的，在形成所述半导体层图形之后，并且在制作所述顶层导电薄膜之前，所述方法还包括以下步骤：
在形成有所述半导体层图形的基板上形成刻蚀阻挡层，所述刻蚀阻挡层在对应待形成开关薄膜晶体管的源漏层以及驱动薄膜晶体管的源漏层的位置分别具有过孔，所述过孔用于将所述开关薄膜晶体管的有源层与所述开关薄膜晶体管的源漏层电性连接，并且用于将所述驱动薄膜晶体管的有源层与所述驱动薄膜晶体管的源漏层电性连接。
本发明实施例提供的薄膜晶体管、阵列基板及其制作方法，所述薄膜晶体管包括依次形成的栅极、绝缘层、有源层、源漏层，所述薄膜晶体管还包括光线阻挡层图形，光线阻挡层图形可阻挡经由绝缘层射入的光线进入有源层，光线阻挡层图形与栅极同层设置且与栅极无电性连接。相较于现有技术，本发明实施例提供的薄膜晶体管通过增设与栅极同层的光线阻挡层图形，利用所述光线阻挡层图形来阻挡由绝缘层射入的外部光线进入到有源层中，减少射入到有源层中的外部光线量，进而减少外部光线照射到有源层上产生的不良影响，使得制作的薄膜晶体管的性能更加稳定。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种薄膜晶体管的结构示意图；
图2为本发明实施例提供的一种薄膜晶体管的结构示意图；
图2a-图2c分别为图2中薄膜晶体管制作方法的步骤示意图；
图3为本发明实施例提供的一种薄膜晶体管的俯视示意图；
图4为本发明另一实施例提供的一种薄膜晶体管的俯视示意图；
图5为本发明另一实施例提供的一种薄膜晶体管的结构示意图；
图6为本发明又一实施例提供的一种薄膜晶体管的结构示意图；
图7为本发明实施例提供的一种薄膜晶体管制作方法流程图；
图8为本发明实施例提供的一种阵列基板的结构示意图；
图9为本发明另一实施例提供的一种阵列基板的结构示意图；
图10为本发明实施例提供的一种阵列基板制作方法流程图；
图11为本发明另一实施例提供的一种阵列基板制作方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明所有实施例中，“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本发明实施例中字符“/”，一般表示前后关联对象是一种“或”的关系。
实施例1
本发明实施例提供一种薄膜晶体管，如图2所示，薄膜晶体管包括依次形成的栅极211、绝缘层22、有源层23、源漏层24，薄膜晶体管还包括光线阻挡层图形212，光线阻挡层图形212可阻挡经由绝缘层22射入的光线(如图2中虚线箭头所示的自下而上的光线)进入有源层23，光线阻挡层图形212与栅极211同层设置且与栅极211无电性连接。
其中，源漏层24包括：薄膜晶体管的源极241和漏极242。
在本发明所有实施例中，两个以上图案同层设置的含义是指：这两个以上图案是由同一膜层采用构图工艺得到的，需要说明的是，同一膜层可以包括：一层或多层薄膜。示例的：参考图2所示，光线阻挡层图形212与栅极211同层设置，因此可以在第一导电层上通过构图工艺形成光线阻挡层图形212与栅极211。该构图工艺可以包括：掩膜、曝光、显影、刻蚀和剥离等工艺，当然，构图工艺不限于此，只要可将膜层形成图案即可。
参考图2所示，光线阻挡层图形212可以阻挡经由绝缘层22射入后直接照射到有源层23的光线，也可以阻挡经由绝缘层22射入后经由源漏层24反射到有源层23的光线。本发明实施例对于光线阻挡层图形212的大小、厚度等不做限定，本领域技术人员可以根据实际需要进行设定。
这样一来，相较于现有技术，本发明实施例提供的薄膜晶体管通过增设与栅极同层的光线阻挡层图形，利用所述光线阻挡层图形来阻挡由绝缘层射入的外部光线进入到有源层中，减少射入到有源层中的外部光线量，进而减少外部光线照射到有源层上产生的不良影响，使得制作的薄膜晶体管的性能更加稳定。另外，由于光线阻挡层图形与栅极同层设置，因此可以在同一次构图工艺中形成，这样无需增加构图工艺的次数。
可选的，如图3所示，光线阻挡层图形322为一侧开口的方框型图案，栅极321伸入方框型图案的开口内设置，且有源层331在光线阻挡层图形322所在表面的投影不超出方框型图案的边界。
参考图3所示，在薄膜晶体管的栅极321的三侧设置光线阻挡层图形322，可以阻挡经由绝缘层射入有源层331的光线，防止射入有源层331的外部光线对有源层331产生不良影响。
本发明实施例对于光线阻挡层图形322的大小、厚度等方面不做限定，本领域技术人员可以根据实际情况进行设定。
可选的，如图4所示，光线阻挡层图形322为长条状，且靠近源漏层34在光线阻挡层图形322所在表面的投影设置。
参考图4所示，在薄膜晶体管靠近源漏层34在光线阻挡层图形322所在表面的投影的位置处设置光线阻挡层图形322，可以阻挡经由绝缘层射入有源层331的光线，防止射入有源层331的外部光线对有源层331产生不良影响。需要说明的是，长条状的光线阻挡层图形322可以靠近薄膜晶体管的漏极342在光线阻挡层图形322所在表面的投影设置，也可以靠近薄膜晶体管的源极341在光线阻挡层图形322所在表面的投影设置，本发明实施例对此不做限定。
进一步的，参考图2所示，光线阻挡层图形212包括直射光线阻挡层图形2121和/或反射光线阻挡层图形2122，直射光线阻挡层图形2121用于阻挡由绝缘层22直接射入有源层23的光线，反射光线阻挡层图形2122用于阻挡由绝缘层22射入源漏层24，且经过源漏层24的表面反射后射入有源层23的光线。
参考图2所示，通过设置与栅极211同膜层的直射光线阻挡层图形2121，可阻挡经由绝缘层22直接射入有源层23的光线，防止直接射入有源层23的外部光线对有源层23产生不良影响。通过设置与栅极211同膜层的反射光线阻挡层图形2121，可阻挡经由绝缘层22射入源漏层24，且经过源漏层24的表面反射后射入有源层23的光线，或者也可以阻挡经由绝缘层22射入源漏层24，然后经过源漏层24的表面反射到栅极211的表面，再由栅极211的表面反射后射入有源层23的光线，防止经反射后射入有源层23的外部光线对有源层23产生不良影响。
进一步的，如图5所示，有源层23和源漏层24之间还形成有刻蚀阻挡层25，刻蚀阻挡层25具有用于将有源层23和源漏层24电性连接的过孔251。具体的，源极241通过过孔251与有源层23相连，漏极242通过过孔251与有源层23相连。
参考图5所示，可以通过一次构图工艺在有源层23上制作刻蚀阻挡层25，在刻蚀阻挡层25上设置过孔251，以便于设置在刻蚀阻挡层25上面的源漏层24可以通过过孔251与有源层23电性连接。
现有技术中，有源层通常使用非氧化物半导体材料，例如，硅、非晶硅、或者多晶硅；在本发明实施例中，优选的，有源层23的材料为氧化物半导体。使用氧化物半导体作为有源层的薄膜晶体管的特性优于使用非氧化物半导体作为有源层的薄膜晶体管的特性。例如，氧化物半导体相对于非晶硅而言，会增强薄膜晶体管的如迁移率、开态电流、开关特性等特性。氧化物半导体相对于多晶硅而言，均匀性较好，不需要增加补偿电路，在掩膜数量和制作难度上均有优势，因此，在制作大尺寸的显示器方面也有优势。而且氧化物半导体薄膜采用溅射等方法就可以制备，不需增加额外的设备，具有成本优势。
进一步的，如图6所示，源漏层24为双层结构，包括第一源漏层图形24a和形成于第一源漏层图形24a上的第二源漏层图形24b，第一源漏层图形24a靠近有源层23设置，且第一源漏层图形24a的材料可以为钼铌合金、钼钨合金或钼钛合金。
其中，第一源漏层图形24a的第一部分24a1和第二源漏层图形24b的第一部分24b1组成源漏层24的源极241，第一源漏层图形24a的第二部分24a2和第二源漏层图形24b的第二部分24b2组成源漏层24的漏极242。
由于钼铌合金、钼钨合金或钼钛合金等材料具有很好地光吸收性和导电性，因此源漏层24中靠近有源层23的第一源漏层图形24a采用钼铌合金、钼钨合金或钼钛合金等材料制作，当外部光线由绝缘层22射入源漏层24后，靠近有源层23的第一源漏层图形24a会吸收掉射入的光线，这样就没有光线或者只有很少量的光线会经由源漏层24的表面反射到有源层23上，减少了外部光线对有源层23产生的不良影响。
需要说明的是，上述提供的薄膜晶体管可以应用于多种显示装置，例如：可以是LCD显示装置、OLED显示装置等；尤其对于OLED显示装置而言，顶发射的OLED和底发射OLED均可应用该薄膜晶体管。
本发明实施例还提供一种图2中的薄膜晶体管的制作方法，如图7所示，具体步骤包括：
步骤501、在衬底基板上形成包括薄膜晶体管的栅极和光线阻挡层图形的第一导电层图形。
由于碱玻璃中铝、钡和钠等金属杂质含量较高，容易在高温处理工艺中发生金属杂质的扩散。所以较佳的，衬底基板20可以选用无碱玻璃。进一步的，衬底基板20还可以选用单向透射玻璃，由于单向透射玻璃可以反射掉即将射入薄膜晶体管的外部光线，因此将衬底基板20设为单向透射玻璃，可以减少射入有源层的外部光线，进而减少外部光线照射到有源层上对有源层产生的不良影响。
如图2a所示，在经过预先清洗的衬底基板20上，采用溅射或沉积的方法制作第一导电层，然后通过涂布光刻胶、掩膜、曝光、显影和刻蚀等步骤形成包括薄膜晶体管的栅极211和光线阻挡层图形212的第一导电层图形。其中，第一导电层通常可以是一层导电薄膜，当然也可以是多层导电薄膜；该导电薄膜一般是金属材料的。
其中制作第一导电层的方法有多种，示例的，可以通过PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)、LPCVD(Low Pressure Chemical Vapor Deposition，低压化学气相沉积)、APCVD(Atmospheric Pressure Chemical VaporDeposition，大气压化学气相沉积)、ECR-CVD(Electron CyclotronResonance-Chemical Vapor Deposition，电子回旋谐振化学气相沉积)等方法沉积薄膜，本发明实施例对此不做限定。
步骤502、形成覆盖第一导电层图形的绝缘层。
如图2b所示，可以在形成有第一导电层图形的衬底基板20上通过PECVD、LPCVD、APCVD或ECR-CVD等方法沉积形成绝缘层22。其中，绝缘层22的厚度可以根据具体的工艺需要进行选择，本发明实施例不做限制。
步骤503、在绝缘层上对应栅极的位置形成包括有源层的半导体层图形。
如图2c所示，在绝缘层22上对应栅极211的位置形成包括有源层23的半导体层图形，其中有源层23的材料优选为氧化物半导体。所述半导体层图形可以通过构图工艺在半导体层上形成。
步骤504、在形成有半导体层图形的基板上形成包括源极和漏极的第二导电层图形。
参考图2所示，在形成有半导体层图形的衬底基板20上形成包括源极241和漏极242的第二导电层图形。在半导体层上沉积形成导电层，通过构图工艺将导电层形成包括源极241和漏极242的第二导电层图形。
进一步的，参考图2和图7所示的薄膜晶体管的制作方法，图5所示的薄膜晶体管是在形成半导体层图形之后，并且在形成第二导电层图形之前，还包括：在形成有半导体层图形的基板上形成刻蚀阻挡层，刻蚀阻挡层在对应待形成源漏层的位置具有过孔，过孔用于将有源层与源漏层电性连接。
当有源层采用氧化物半导体材料时，刻蚀阻挡层的设置可以防止在刻蚀源漏层形成源漏极时，刻蚀液刻蚀掉有源层，造成有源层性能不稳定。
进一步的，参考图2和图7所示的薄膜晶体管的制作方法，图6所示的薄膜晶体管的第二导电层图形为双层结构，具体形成方法可以有两种：其一是在半导体层图形上沉积两层导电材料，第一层导电材料可以为钼铌合金、钼钨合金或钼钛合金，然后经过一次构图工艺将两层导电材料制作成具有双层结构的源漏层图形。其二是在半导体层图形上首先沉积第一层导电材料，第一层导电材料可以为钼铌合金、钼钨合金或钼钛合金，然后经过一次构图工艺将第一层导电材料制作成第一源漏层图形，接着在第一源漏层图形上沉积第二层导电材料，然后再经过一次构图工艺将第二层导电材料制作成第二源漏层图形，较佳的，采用第一种制作方法，只需一次构图工艺即可形成具有双层结构的源漏层图形，这样可以简化制作工艺。
本发明实施例提供的薄膜晶体管，包括依次形成的栅极、绝缘层、有源层、源漏层，所述薄膜晶体管还包括光线阻挡层图形，光线阻挡层图形可阻挡经由绝缘层射入的光线进入有源层，光线阻挡层图形与栅极同层设置且与栅极无电性连接。相较于现有技术，本发明实施例提供的薄膜晶体管通过增设与栅极同层的光线阻挡层图形，利用所述光线阻挡层图形来阻挡由绝缘层射入的外部光线进入到有源层中，减少射入到有源层中的外部光线量，进而减少外部光线照射到有源层上产生的不良影响，使得制作的薄膜晶体管的性能更加稳定。
实施例2
本发明实施例提供一种阵列基板，该阵列基板是OLED显示装置的阵列基板，包括衬底基板，所述衬底基板上形成有上述任意一种所述薄膜晶体管。如图8所示，所述阵列基板包括相互交叉的扫描线61和数据线62，与数据线62平行的电源线63，扫描线61和数据线62限定形成像素单元区域；在像素单元区域内至少形成有开关薄膜晶体管40和驱动薄膜晶体管50，所述开关薄膜晶体管40和驱动薄膜晶体管50为所述薄膜晶体管。
进一步的，参考图9所示，开关薄膜晶体管40的光线阻挡层图形包括第一直射光线阻挡层图形422，第一直射光线阻挡层图形422为一侧开口的方框型图案，开关薄膜晶体管40的栅极421伸入所述方框型图案的开口内设置，且开关薄膜晶体管40的有源层431在衬底基板表面的投影不超出所述方框型图案的边界。
参考图9所示，在开关薄膜晶体管40的栅极421的三侧设置第一直射光线阻挡层图形422，可以阻挡经由绝缘层直接射入有源层431的光线，防止直接射入有源层431的外部光线对有源层431产生不良影响。
进一步的，参考图8和图9所示，驱动薄膜晶体管50的光线阻挡层图形包括第一反射光线阻挡层图形5221，第一反射光线阻挡层图形5221位于像素单元区域外且靠近电源线63在衬底基板上的投影设置，即，第一反射光线阻挡层图形5221位于该像素单元区域和该像素单元区域在电源线63一侧的相邻像素单元区域之间，第一反射光线阻挡层图形5221为长条状且与电源线63平行。
参考图9所示，在驱动薄膜晶体管50的位于像素单元区域外且靠近电源线63的位置处设置第一反射光线阻挡层图形5221，可以阻挡电源线63处由绝缘层射入源漏层，且经过源漏层的表面反射后射入有源层531的光线，防止经反射后射入有源层531的外部光线对有源层531产生不良影响。
进一步的，参考图9所示，驱动薄膜晶体管50的光线阻挡层图形包括第二反射光线阻挡层图形5222，第二反射光线阻挡层图形5222设置于像素单元区域内，且第二反射光线阻挡层图形5222靠近驱动薄膜晶体管50的漏极542在衬底基板表面的投影设置，第二反射光线阻挡层图形5222为长条状且与扫描线平行。
参考图9所示，在驱动薄膜晶体管50的位于像素单元区域内且靠近驱动薄膜晶体管50的漏极542在衬底基板表面的投影的位置处设置第二反射光线阻挡层图形5222，可以阻挡漏极542侧由绝缘层射入源漏层，且经过源漏层的表面反射后射入有源层531的光线，防止经反射后射入有源层531的外部光线对有源层531产生不良影响。
进一步的，参考图8和图9所示，驱动薄膜晶体管50的光线阻挡层图形包括第三反射光线阻挡层图形5223，第三反射光线阻挡层图形5223设置于像素单元区域内且靠近电源线63设置，第三反射光线阻挡层图形5223为长条状且与电源线63平行。
参考图9所示，在驱动薄膜晶体管50的位于像素单元区域内且靠近电源线63的位置处设置第三反射光线阻挡层图形5223，可以阻挡像素单元区域内且靠近电源线63的位置处由绝缘层射入源漏层，且经过源漏层的表面反射后射入有源层531的光线，防止经反射后射入有源层531的外部光线对有源层531产生不良影响。
进一步的，参考图9所示，驱动薄膜晶体管50的光线阻挡层图形包括第二直射光线阻挡层图形5224，第二直射光线阻挡层图形5224位于像素单元区域内且靠近扫描线61设置，第二直射光线阻挡层图形5224为长条状且与扫描线61平行。
参考图9所示，在驱动薄膜晶体管50的像素单元区域内且靠近扫描线61的位置处设置第二直射光线阻挡层图形5224，可以阻挡经由绝缘层直接射入有源层531的光线，防止直接射入有源层531的外部光线对有源层531产生不良影响。
需要说明的是，本发明实施例对于第一直射光线阻挡层图形422、第一反射光线阻挡层图形5221、第二反射光线阻挡层图形5222、第三反射光线阻挡层图形5223、第二直射光线阻挡层图形5224的大小、厚度等方面不做限定，本领域技术人员可以根据实际情况进行设定。
本发明实施例还提供一种上述阵列基板的制作方法，如图10所示，方法步骤包括：
步骤801、在衬底基板上形成包括开关薄膜晶体管的栅极、开关薄膜晶体管的光线阻挡层图形、驱动薄膜晶体管的栅极、驱动薄膜晶体管的光线阻挡层图形和扫描线的第三导电层图形。
由于碱玻璃中铝、钡和钠等金属杂质含量较高，容易在高温处理工艺中发生金属杂质的扩散。所以较佳的，衬底基板可以选用无碱玻璃。
制作第三导电层图形的具体方法可以参考步骤501，在此不加赘述。
步骤802、形成覆盖第三导电层图形的绝缘层。
在形成有第三导电层图形的衬底基板上通过PECVD、LPCVD、APCVD或ECR-CVD等方法沉积形成绝缘层。其中，绝缘层的厚度可以根据具体的工艺需要进行选择，本发明实施例不做限制。
步骤803、在绝缘层上形成包括开关薄膜晶体管的有源层、驱动薄膜晶体管的有源层的半导体层图形。
制作半导体层图形的具体方法可以参考步骤503，在此不加赘述。
步骤804、制作顶层导电薄膜，并通过构图工艺形成包括开关薄膜晶体管的源漏层，驱动薄膜晶体管的源漏层以及数据线、电源线的第四导电层图形；其中，开关薄膜晶体管的源极和数据线相连，驱动薄膜晶体管的源极和电源线相连，且开关薄膜晶体管的漏极和驱动薄膜晶体管的栅极相连。
参考图7所示，在半导体层图形上沉积形成顶层导电薄膜，然后通过构图工艺将所述顶层导电薄膜制成包括开关薄膜晶体管的源漏层，驱动薄膜晶体管的源漏层以及数据线、电源线的第四导电层图形。
进一步的，如图11所示，在形成半导体层图形之后，并且在制作顶层导电薄膜之前，所述方法还包括以下步骤：
步骤805、在形成有半导体层图形的基板上形成刻蚀阻挡层，刻蚀阻挡层在对应待形成开关薄膜晶体管的源漏层以及驱动薄膜晶体管的源漏层的位置分别具有过孔，过孔用于将开关薄膜晶体管的有源层与开关薄膜晶体管的源漏层电性连接，并且用于将驱动薄膜晶体管的有源层与驱动薄膜晶体管的源漏层电性连接。
在形成有半导体层图形的基板上形成刻蚀阻挡层，然后在所述刻蚀阻挡层上制作顶层导电薄膜，所述刻蚀阻挡层上具有过孔，该过孔用于将开关薄膜晶体管的有源层与开关薄膜晶体管的源漏层电性连接，并且用于将驱动薄膜晶体管的有源层与驱动薄膜晶体管的源漏层电性连接。
当有源层采用氧化物半导体材料时，刻蚀阻挡层的设置可以防止在刻蚀源漏层形成源漏极时，刻蚀液刻蚀掉有源层，造成有源层性能不稳定。
本发明实施例提供的阵列基板，包括上述的薄膜晶体管，所述薄膜晶体管包括依次形成的栅极、绝缘层、有源层、源漏层，还包括光线阻挡层图形，光线阻挡层图形可阻挡经由绝缘层射入的光线进入有源层，光线阻挡层图形与栅极同层设置且与栅极无电性连接。相较于现有技术，本发明实施例提供的薄膜晶体管通过增设与栅极同层的光线阻挡层图形，利用所述光线阻挡层图形来阻挡由绝缘层射入的外部光线进入到有源层中，减少射入到有源层中的外部光线量，进而减少外部光线照射到有源层上产生的不良影响，使得制作的薄膜晶体管的性能更加稳定。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种薄膜晶体管，所述薄膜晶体管包括依次形成的栅极、绝缘层、有源层、源漏层，其特征在于，所述薄膜晶体管还包括光线阻挡层图形，所述光线阻挡层图形可阻挡经由所述绝缘层射入的光线进入所述有源层，所述光线阻挡层图形与所述栅极同层设置且与所述栅极无电性连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述光线阻挡层图形为一侧开口的方框型图案，所述栅极伸入所述方框型图案的开口内设置，且所述有源层在所述光线阻挡层图形所在表面的投影不超出所述方框型图案的边界。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述光线阻挡层图形为长条状，且靠近所述源漏层在所述光线阻挡层图形所在表面的投影设置。
4.根据权利要求1～3中任一项所述的薄膜晶体管，其特征在于，所述光线阻挡层图形包括直射光线阻挡层图形和/或反射光线阻挡层图形，
所述直射光线阻挡层图形用于阻挡由所述绝缘层直接射入所述有源层的光线，所述反射光线阻挡层图形用于阻挡由所述绝缘层射入所述源漏层，且经过所述源漏层的表面反射后射入所述有源层的光线。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层和源漏层之间还形成有刻蚀阻挡层，所述刻蚀阻挡层具有用于将所述有源层和源漏层电性连接的过孔。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层的材料为氧化物半导体。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述源漏层为双层结构，包括第一源漏层图形和形成于第一源漏层图形上的第二源漏层图形，所述第一源漏层图形靠近所述有源层设置，且所述第一源漏层图形的材料为钼铌合金、钼钨合金或钼钛合金。
8.一种阵列基板，包括衬底基板，其特征在于，所述衬底基板上形成有权利要求1～7中任一项所述的薄膜晶体管。
9.根据权利要求8所述的阵列基板，其特征在于，包括相互交叉的扫描线和数据线，与数据线平行的电源线，所述扫描线和数据线限定形成像素单元区域；在所述像素单元区域内至少形成有开关薄膜晶体管和驱动薄膜晶体管，所述开关薄膜晶体管和驱动薄膜晶体管为所述薄膜晶体管。
10.根据权利要求9所述的阵列基板，其特征在于，所述开关薄膜晶体管的光线阻挡层图形包括第一直射光线阻挡层图形，第一直射光线阻挡层图形为一侧开口的方框型图案，所述开关薄膜晶体管的栅极伸入所述方框型图案的开口内设置，且所述开关薄膜晶体管的有源层在所述衬底基板表面的投影不超出所述方框型图案的边界。
11.根据权利要求9所述的阵列基板，其特征在于，所述驱动薄膜晶体管的光线阻挡层图形包括第一反射光线阻挡层图形，所述第一反射光线阻挡层图形位于所述像素单元区域外且靠近所述电源线在所述衬底基板上的投影设置，所述第一反射光线阻挡层图形为长条状且与所述电源线平行。
12.根据权利要求9或11所述的阵列基板，其特征在于，所述驱动薄膜晶体管的光线阻挡层图形包括第二反射光线阻挡层图形，所述第二反射光线阻挡层图形设置于所述像素单元区域内，且所述第二反射光线阻挡层图形靠近所述驱动薄膜晶体管的漏极在所述衬底基板表面的投影设置，所述第二反射光线阻挡层图形为长条状且与所述扫描线平行。
13.根据权利要求12所述的阵列基板，其特征在于，所述驱动薄膜晶体管的光线阻挡层图形包括第三反射光线阻挡层图形，所述第三反射光线阻挡层图形设置于所述像素单元区域内且靠近所述电源线设置，所述第三反射光线阻挡层图形为长条状且与所述电源线平行。
14.根据权利要求9所述的阵列基板，其特征在于，所述驱动薄膜晶体管的光线阻挡层图形包括第二直射光线阻挡层图形，所述第二直射光线阻挡层图形位于所述像素单元区域内且靠近所述扫描线设置，所述第二直射光线阻挡层图形为长条状且与所述扫描线平行。
15.一种薄膜晶体管的制作方法，其特征在于，包括：
在衬底基板上形成包括薄膜晶体管的栅极和光线阻挡层图形的第一导电层图形；
形成覆盖所述第一导电层图形的绝缘层；
在所述绝缘层上对应所述栅极的位置形成包括有源层的半导体层图形；
在形成有所述半导体层图形的基板上形成包括源极和漏极的第二导电层图形。
16.一种制作权利要求9～14中任一项所述的阵列基板的制作方法，其特征在于，包括：
在衬底基板上形成包括开关薄膜晶体管的栅极、开关薄膜晶体管的光线阻挡层图形、驱动薄膜晶体管的栅极、驱动薄膜晶体管的光线阻挡层图形和扫描线的第三导电层图形；
形成覆盖所述第三导电层图形的绝缘层；
在所述绝缘层上形成包括开关薄膜晶体管的有源层、驱动薄膜晶体管的有源层的半导体层图形；
制作顶层导电薄膜，并通过构图工艺形成包括开关薄膜晶体管的源漏层，驱动薄膜晶体管的源漏层以及数据线、电源线的第四导电层图形；其中，所述开关薄膜晶体管的源极和数据线相连，驱动薄膜晶体管的源极和电源线相连，且开关薄膜晶体管的漏极和驱动薄膜晶体管的栅极相连。
17.根据权利要求16所述的制作方法，其特征在于，在形成所述半导体层图形之后，并且在制作所述顶层导电薄膜之前，所述方法还包括以下步骤：
在形成有所述半导体层图形的基板上形成刻蚀阻挡层，所述刻蚀阻挡层在对应待形成开关薄膜晶体管的源漏层以及驱动薄膜晶体管的源漏层的位置分别具有过孔，所述过孔用于将所述开关薄膜晶体管的有源层与所述开关薄膜晶体管的源漏层电性连接，并且用于将所述驱动薄膜晶体管的有源层与所述驱动薄膜晶体管的源漏层电性连接。
CN201510301084.7A 2015-06-03 2015-06-03 一种薄膜晶体管、阵列基板及其制作方法 Active CN104992948B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510301084.7A CN104992948B (zh) 2015-06-03 2015-06-03 一种薄膜晶体管、阵列基板及其制作方法
US15/315,762 US9978876B2 (en) 2015-06-03 2016-03-28 Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them
PCT/CN2016/077484 WO2016192446A1 (zh) 2015-06-03 2016-03-28 薄膜晶体管及其制作方法、阵列基板及其制作方法
US15/955,349 US10396209B2 (en) 2015-06-03 2018-04-17 Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510301084.7A CN104992948B (zh) 2015-06-03 2015-06-03 一种薄膜晶体管、阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN104992948A true CN104992948A (zh) 2015-10-21
CN104992948B CN104992948B (zh) 2018-07-06

Family

ID=54304737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510301084.7A Active CN104992948B (zh) 2015-06-03 2015-06-03 一种薄膜晶体管、阵列基板及其制作方法

Country Status (3)

Country Link
US (2) US9978876B2 (zh)
CN (1) CN104992948B (zh)
WO (1) WO2016192446A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016192446A1 (zh) * 2015-06-03 2016-12-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN108022978A (zh) * 2016-11-04 2018-05-11 三星显示有限公司 薄膜晶体管及其制造方法
CN108878537A (zh) * 2017-05-12 2018-11-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
CN109727531A (zh) * 2017-10-31 2019-05-07 云谷（固安）科技有限公司 一种显示面板以及终端
CN111128874A (zh) * 2019-12-18 2020-05-08 武汉华星光电半导体显示技术有限公司 Tft阵列基板及其制备方法、oled触控显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020142881A1 (zh) * 2019-01-07 2020-07-16 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716068A (zh) * 2004-06-28 2006-01-04 Nec液晶技术株式会社 液晶显示基板及其修复方法
CN1858911A (zh) * 2005-05-02 2006-11-08 三星电子株式会社 Tft阵列面板、包含它的液晶显示器及tft阵列面板制造方法
US20110299005A1 (en) * 2010-06-02 2011-12-08 Mitsubishi Electric Corporation Active matrix substrate and liquid crystal device
US20130056732A1 (en) * 2011-09-07 2013-03-07 Samsung Electronics Co., Ltd. Display device and manufacturing method thereof
CN104157696A (zh) * 2014-07-16 2014-11-19 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821622A (en) * 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
US5738948A (en) * 1994-09-29 1998-04-14 Kabushiki Kaisha Toshiba Electrode-wiring material and electrode-wiring substrate using the same
KR0169385B1 (ko) * 1995-03-10 1999-03-20 김광호 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
JPH0990337A (ja) * 1995-09-28 1997-04-04 Sharp Corp 透過型液晶表示装置
JP2776360B2 (ja) * 1996-02-28 1998-07-16 日本電気株式会社 薄膜トランジスタアレイ基板の製造方法
US6072450A (en) * 1996-11-28 2000-06-06 Casio Computer Co., Ltd. Display apparatus
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
JP3397287B2 (ja) * 1997-03-27 2003-04-14 株式会社アドバンスト・ディスプレイ 液晶表示装置およびその製造方法
JP2001109404A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP4591451B2 (ja) * 2007-01-10 2010-12-01 ソニー株式会社 半導体装置および表示装置
CN101526708B (zh) * 2008-03-07 2010-09-22 北京京东方光电科技有限公司 阵列基板和液晶显示装置
KR101602635B1 (ko) * 2009-11-30 2016-03-22 삼성디스플레이 주식회사 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법
US20120028228A1 (en) * 2010-07-27 2012-02-02 Angela Loggins myLegalpen
IT1401393B1 (it) * 2010-07-28 2013-07-18 St Microelectronics Srl Metodo e sistema di simulazione atti alla simulazione di una piattaforma hardware a componenti multipli
KR20120078293A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US8772752B2 (en) * 2011-05-24 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6028233B2 (ja) * 2011-05-27 2016-11-16 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および光電変換装置
CN102629051B (zh) 2011-08-12 2015-03-04 京东方科技集团股份有限公司 一种tft-lcd阵列基板及其制造方法
CN102722058B (zh) 2012-06-15 2015-02-04 南京中电熊猫液晶显示科技有限公司 一种液晶阵列基板及其制造方法、修复方法
US9150353B2 (en) * 2012-08-01 2015-10-06 Live Oak Intellectual Property, Llc Wind-resistant container systems, anchoring systems, and methods of use
KR20140137948A (ko) * 2013-05-24 2014-12-03 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막 트랜지스터 어레이 기판의 제조 방법
CN104992948B (zh) * 2015-06-03 2018-07-06 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716068A (zh) * 2004-06-28 2006-01-04 Nec液晶技术株式会社 液晶显示基板及其修复方法
CN1858911A (zh) * 2005-05-02 2006-11-08 三星电子株式会社 Tft阵列面板、包含它的液晶显示器及tft阵列面板制造方法
US20110299005A1 (en) * 2010-06-02 2011-12-08 Mitsubishi Electric Corporation Active matrix substrate and liquid crystal device
US20130056732A1 (en) * 2011-09-07 2013-03-07 Samsung Electronics Co., Ltd. Display device and manufacturing method thereof
CN104157696A (zh) * 2014-07-16 2014-11-19 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016192446A1 (zh) * 2015-06-03 2016-12-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
US9978876B2 (en) 2015-06-03 2018-05-22 Boe Technology Group Co., Ltd. Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them
US10396209B2 (en) 2015-06-03 2019-08-27 Boe Technology Group Co., Ltd. Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them
CN108022978A (zh) * 2016-11-04 2018-05-11 三星显示有限公司 薄膜晶体管及其制造方法
CN108022978B (zh) * 2016-11-04 2023-11-17 三星显示有限公司 薄膜晶体管及其制造方法
CN108878537A (zh) * 2017-05-12 2018-11-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
CN108878537B (zh) * 2017-05-12 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
US11251309B2 (en) 2017-05-12 2022-02-15 Boe Technology Group Co., Ltd. Thin film transistor comprising light shielding layer and light blocking portion and method for manufacturing the same, display panel and display device
CN109727531A (zh) * 2017-10-31 2019-05-07 云谷（固安）科技有限公司 一种显示面板以及终端
WO2019085488A1 (zh) * 2017-10-31 2019-05-09 云谷（固安）科技有限公司 一种显示面板以及终端
CN111128874A (zh) * 2019-12-18 2020-05-08 武汉华星光电半导体显示技术有限公司 Tft阵列基板及其制备方法、oled触控显示装置

Also Published As

Publication number Publication date
WO2016192446A1 (zh) 2016-12-08
US20180240911A1 (en) 2018-08-23
CN104992948B (zh) 2018-07-06
US20170186879A1 (en) 2017-06-29
US9978876B2 (en) 2018-05-22
US10396209B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
US10608068B2 (en) OLED panel with a thin passivation layer below light emitting structure
US10930719B2 (en) Array substrate, method of making array substrate and display device having sub-pixels with transparent etching layer
CN104992948A (zh) 一种薄膜晶体管、阵列基板及其制作方法
CN104064688B (zh) 具有存储电容的tft基板的制作方法及该tft基板
KR101991338B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
CN109166896A (zh) 显示面板及其制作方法
CN108493195B (zh) 柔性tft背板的制作方法及柔性tft背板
CN109119440B (zh) Oled背板及其制作方法
CN102856506A (zh) 有机发光显示装置及其制造方法
CN104282769A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104810382A (zh) Amoled背板的制作方法及其结构
CN109244107B (zh) Oled背板及其制作方法
CN103745978A (zh) 显示装置、阵列基板及其制造方法
CN104716156A (zh) 一种有机发光显示装置及其制备方法
CN103579115B (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
CN109378326A (zh) 显示面板及其制作方法
CN104218094A (zh) 一种薄膜晶体管、显示基板及显示装置
CN106206620A (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN100448012C (zh) 显示装置的薄膜晶体管基板及其制造方法
CN108493216A (zh) 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN109192886A (zh) 一种显示基板及其制作方法、显示面板及显示装置
CN103745954A (zh) 显示装置、阵列基板及其制造方法
CN111584577A (zh) 显示面板及其制作方法
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构
US8823008B2 (en) Organic light emitting display device and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant