CN104991737A - 一种基于存储卡阵列架构的硬盘实现方法 - Google Patents

Abstract

本发明提出一种基于存储卡阵列架构的硬盘实现方法，包括以下步骤：在硬盘控制器并接N个存储通道，每个存储通道的信号总线上并接M个存储卡；硬盘控制器为每个存储卡分配具有唯一标识的相对卡地址；读取文件数据并根据该文件的逻辑块地址确定其所存储的存储卡；通过向信号总线发送控制命令实现存储卡的片选使其由待机状态转换为占用总线状态；与选中的存储卡完成文件数据读写操作；当前文件数据读写操作结束后向信号总线发送控制命令使该存储卡由占用总线状态转换为待机状态。采用本发明的技术方案，在硬件架构上省去了高速开关电路，减轻了硬盘控制器的负荷，降低了成本。

Description

一种基于存储卡阵列架构的硬盘实现方法

技术领域

本发明涉及数据存储领域，特别涉及一种基于存储卡阵列架构的硬盘实现方法。

背景技术

近些年来，随着基于闪存介质的固态硬盘应用日益广泛，对这类硬盘的单体容量也提出了更大的要求，特别是在云服务器、大数据服务器、冗余磁盘阵列等需要海量数据存储的应用领域。

现有技术固态硬盘一般采用Flash控制器+固态存储介质NAND Flash的架构，该架构在实现大容量、尤其是TB级以上的超大容量固态硬盘时，由于NAND Flash自身的物理特性，大大增加了硬盘控制器实现的技术难度和硬件成本。如NAND Flash的页数据写入和擦除次数有限制，超过一定次数(比如3千次)将使得该存储页不稳定、乃至失效；另外NAND Flash在数据存储过程中，有可能出现Bit错误，需要对数据进行纠错；上述NAND Flash的自身物理特性，使其在直接架构大容量固态硬盘时，控制器需要增加复杂的读写均衡控制算法(纠错编码算法，如BCH、ECC等纠错码)以及存在闪存通道接口总线复杂等问题，大大增加了控制器实现的技术难度；同时为保证固态硬盘的读写性能，上述纠错编码必须在用硬件实现，而实现这些纠错编码电路需要耗费大量的逻辑资源，从而导致Flash控制器芯片面积增加，推高硬件成本。

另一方面随着存储卡技术的不断成熟，SD卡、MMC卡或eMMC模块等存储卡都已广泛应用于各种存储设备，尤其随着eMMC模块在手机中的广泛应用，eMMC模块的价格迅速下降，导致采用eMMC模块架构固态硬盘比直接采用NAND Flash在成本上差不多甚至更具优势；但由于存储卡在内都已经集成了控制器和接口模块，从而无需复杂的读写算法，在实现大容量固态硬盘时，存储卡能够通过多级级联进行扩容，具有电路简单、接口总数少等优点，从而有利于硬盘控制器的集成度和ASIC化。比如申请人之前提出的发明专利申请2014100494177，其技术方案就是一种基于存储卡阵列架构的超大容量固态硬盘的实现方法，其中，各个存储卡是通过硬盘控制器切换高速开关电路选择时钟信号实现存储卡的片选，但该技术方案还存在以下缺陷：对高速开关的控制增加了控制器的负荷，同时高速开关电路的存在增加了电路复杂性和电路板设计复杂性，也增加了硬件成本。

故，针对目前现有技术中存在的上述缺陷，实有必要进行研究，以提供一种方案，解决现有技术中存在的缺陷。

发明内容

为了克服上述现有技术的缺陷，本发明提供了一种基于存储卡阵列架构的硬盘实现方法，该方法采用SD/MMC/eMMC等形式的存储卡为存储介质，并将多个存储卡并接在硬盘控制器各个存储通道的信号总线上，采用协议命令的方式实现存储卡的片选，从而不需要在硬件结构中附加高速开关电路，降低了硬盘控制器的复杂性，进一步降低了硬盘成本。

为解决现有技术存在的问题，本发明的技术方案为：

一种基于存储卡架构的固态硬盘控制方法，包括以下步骤：

在硬盘控制器并接N个存储通道，每个存储通道的信号总线上并接M个存储卡；

硬盘控制器为每个存储卡分配具有唯一标识的相对卡地址，并对每个存储卡的物理存储空间分配逻辑块地址；

读取文件数据并根据该文件的逻辑块地址确定其所存储的存储卡；

通过向信号总线发送控制命令实现存储卡的片选使其由待机状态转换为占用总线状态；

与选中的存储卡完成文件数据读写操作；

当前文件数据读写操作结束后向信号总线发送控制命令使该存储卡由占用总线状态转换为待机状态。

优选地，所述与选中的存储卡完成文件数据读写操作的步骤中，当所读取文件的部分数据的逻辑块地址超出当前存储卡的地址范围时，先向信号总线发送控制命令使当前存储卡由占用总线状态转换为待机状态，再向信号总线发送控制命令使下一存储卡由待机状态转换为占用总线状态并继续完成该文件数据读写操作。

优选地，所述通过向信号总线发送控制命令实现存储卡的片选使其由待机状态转换为占用总线状态的步骤中，所述控制命令包含存储卡的相对卡地址信息，只有与控制命令中相对卡地址相一致的存储卡才能进行数据传输。

优选地，在所述硬盘控制器为每个存储卡分配具有唯一标识的相对卡地址的步骤中，进一步包括以下步骤：

未分配相对卡地址时，所有存储卡都处于空闲状态；

硬盘控制器向信号总线发送广播命令；

每片存储卡接收广播命令后都回发响应信号；

硬盘控制器接收某片存储卡的响应信号后发送控制命令给该片存储卡并分配相对卡地址；

硬盘控制器再次发送广播命令并接收下一片存储卡的响应信号直至所有存储卡都分配了不同的相对卡地址。

优选地，每个存储卡都具有唯一标识的卡识别符，所述响应信号包括卡识别符。

优选地，所述每片存储卡接收广播命令后都回发响应信号的步骤中，各存储卡采用逐位线与的方式去争夺总线控制权，每次仅有一片存储卡占取总线并完成回发响应信号；所述完成回发响应信号的存储卡进入卡识别状态而不再响应广播命令；其他存储卡继续采用逐位线与的方式去争夺下一次总线控制权直至所有存储卡完成回发响应信号。

优选地，根据存储卡的卡识别符由小到大的顺序给每片存储卡都分配由小到大的相对卡地址。

优选地，所述信号总线包括时钟线、命令线和K位数据线。

优选地，K为1、4、8和16中的任一数值。

优选地，所述存储卡为SD卡、MMC卡或eMMC模块中的任一种。

采用本发明的技术方案，通过采用单体容量大的eMMC等存储卡，可在较小体积(如2.5英寸)的硬盘上，实现TB级的超大容量，硬盘的容量可不受硬盘主控制器的存储通道数和片选信号的限制，可多倍地增加。同时在硬件架构上省去了高速开关，减轻了硬盘控制器的负荷，降低了硬盘成本。

通过参考本说明书和附图的其余部分可以实现本文所公开的特定实施例中的性质和优点的进一步理解。

附图说明

图1所示为本发明一种基于存储卡阵列架构的硬盘实现方法的流程框图；

图2所示为本发明一种基于存储卡阵列架构的硬盘实现方法的系统架构框图；

图3所示为实现本发明的硬盘控制器的结构示意图；

图4所示为实现本发明的硬盘控制器的具体的结构示意图。

图5为实现本发明实施例公开的一种具体的固态硬盘结构示意图；

图6为实现本发明实施例公开的另一种具体的固态硬盘结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

相反，本发明涵盖任何由权利要求定义的在本发明的精髓和范围上做的替代、修改、等效方法以及方案。进一步，为了使公众对本发明有更好的了解，在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。

参见图1和图2，所示为本发明一种基于存储卡阵列架构的硬盘实现方法的流程框图和系统架构框图，固态硬盘包括硬盘接口(11)、硬盘控制器(12)以及N*M存储卡阵列，固态硬盘通过硬盘接口(11)和外部主机相连；硬盘控制器(12)具有N个数据存储通道，每个数据存储通道包括一信号总线，每个信号总线上挂载M个存储卡，其中，M和N都为正整数。硬盘控制器(12)接收主机的读写数据，通过向各个数据存储通道上的信号总线发送协议命令实现与N*M存储卡阵列的数据读写，具体控制方法包括以下步骤：

步骤101：在硬盘控制器并接N个存储通道，每个存储通道的信号总线上并接M个存储卡；硬盘控制器读取主机的文件数据时，将所读取的文件数据平均或者按实际情况分配给N个存储通道，实现并行数据存储，从而加快存储速度。

步骤102：硬盘控制器为每个存储卡分配具有唯一标识的相对卡地址(RCA)，并对每个存储卡的物理存储空间分配逻辑块地址(LBA)；其中，硬盘控制器在分配相对卡地址后，没有开启读写操作时，所有的存储卡都处于待机状态(standby state)；

步骤103：硬盘控制器读取主机的文件数据并根据该文件的逻辑块地址确定其所存储的存储卡；

步骤104：通过向信号总线发送控制命令实现存储卡的片选使其由待机状态(standby state)转换为占用总线状态(Transfer state)；

步骤105：与选中的存储卡完成文件数据读写操作；

步骤106：文件数据读写操作结束后向信号总线发送控制命令使该存储卡由占用总线状态转换为待机状态；

步骤107：一次读写操作结束后，所有的存储卡又都处于待机状态，等待下一次读写控制命令，重复上述步骤103至步骤106。

在步骤105中，当所读取文件的部分数据的逻辑块地址超出当前存储卡的地址范围时，先向信号总线发送控制命令使当前存储卡由占用总线状态转换为待机状态，再向信号总线发送控制命令使下一存储卡由待机状态转换为占用总线状态并继续完成文件数据读写操作。具体的，当某片存储卡被选中时，随着传输文件数据的增加，如果LBA超出了此片存储卡的地址范围，就需要选中下一片存储卡继续完成存储操作，此时硬盘控制器首先要发送RCA参数为0的CMD7给当前的存储卡，使其由Transfer状态切换到Stand-by状态(释放总线)；再发送要切换的下一片存储卡的RCA的CMD7，使其由Stand-by状态进入Transfer状态(占用总线)。一但LBA超出当前选中的存储卡的地址范围，主控都将按这种方式切换到存储卡。

在步骤104中，在确定哪片存储卡被选中后，硬盘控制器发送控制命令(CMD7，该命令的Argument值设置为此存储卡的RCA)给此存储卡，使其由Stand-by状态转换成Transfer状态，并占用总线；所述控制命令包含存储卡的相对卡地址信息，只有与控制命令中相对卡地址相一致的存储卡才能进行数据传输。其实现原理如下：当存储卡处于待机状态时，其接口状态为高阻抗输入状态，此时所有存储卡都监听信号总线的信息，当接收到包含自己相对卡地址的控制命令时，该存储卡的接口状态由待机状态转换为占用总线状态，在占用总线状态下，存储卡可以通过信号总线完成与硬盘控制器的数据发送和接收；而其他存储卡因为所接收的相对卡地址不符合(也即Argument值不符合)而不响应该控制命令，并仍保持Stand-by状态，在Stand-by状态，由于其接口状态为高阻抗输入状态，不影响选中的存储卡与硬盘控制器之间的数据传输。

在步骤106中，所述的控制命令的RCA参数为固定值，比如硬盘控制器通过发送RCA参数为0的CMD7给当前的存储卡(实际上可以理解为总线的广播命令，所有的存储卡都接收到该命令)，该存储卡的接口状态由占用总线状态转换为待机状态。

在步骤103中，在存储卡的读写操作前，级联的每片存储卡都进入处于stand-by状态，一但硬盘控制器收到外部主机的数据读写命令，根据收到的数据LBA去判断数据从哪片存储卡开始读写，主控将级联的存储卡的地址按其RCA从小到大排序，这样小的LBA会落在RCA小的存储卡上，大的LBA会落在RCA大的存储卡上，由此确定哪块存储卡被选中。

在步骤102中，进一步包括以下步骤：

(一)未分配相对卡地址时，所有存储卡都处于空闲状态；

(二)硬盘控制器向信号总线发送广播命令，进行存储卡识别；

(三)每片存储卡接收广播命令后都回发响应信号；

(四)硬盘控制器接收某片存储卡的响应信号后发送控制命令给该片存储卡并分配相对卡地址；

(五)硬盘控制器再次发送广播命令并接收下一片存储卡的响应信号直至所有存储卡都分配了不同的相对卡地址，此时，所有存储卡都处于待机状态。

在一种优选实施方式中，在上述步骤(三)中，每个存储卡都具有唯一标识的卡识别符，所述响应信号包括卡识别符。具体的，当硬盘控制器对存储卡进行卡识别时，发送广播命令(CMD2)给级联的多片存储卡；每片存储卡收到该广播命令后都会将自己的CID(卡识别符，card identity)作为响应信号(response)回给硬盘控制器。

在一种优选实施方式中，在上述步骤(三)中，各存储卡采用逐位线与的方式去争夺总线控制权，每次仅有一片存储卡占取总线并完成回发响应信号，未争夺到总线控制权的存储卡中断和退出响应(response)，继续采用逐位线与的方式去争夺下一次总线控制权。硬盘控制器为该片完成响应信号的存储卡分配相对卡地址，该卡自动进入卡识别状态(Identification state)，而不再响应广播命令；其他未完成发送响应信号的存储卡则仍保持idle state，继续采用逐位线与的方式去争夺下一次总线控制权直至所有存储卡完成回发响应信号，这样硬盘控制器为所有的存储卡都分配了唯一标识的相对卡地址，所有存储卡都处于待机状态，监听信号总线上的控制命令。上述逐位线与的方式是指，在总线共享技术，为了保障数据通信所提出的一种总线控制方法。具体方式如下：由某个存储卡发到总线的bit数据(response)会受到其他芯片的数据干扰，比某个存储卡发1，而其他有的可能发0，则最后总线的数值是0(and与逻辑)。而这个发1的存储卡检测到总线数值“变0”，则自动放弃、终止和退出。其他发0的存储卡继续发下一个bit，下一位为1的芯片又被淘汰，直至最终只有一片存储卡胜出和发完全部的响应信号。其他未发完响应信号的存储卡继续采用逐位线与的方式去争夺下一次总线控制权，直至所有的存储卡都发完响应信号。

在一种优选实施方式中，根据存储卡的卡识别符由小到大的顺序给每片存储卡都分配由小到大的相对卡地址。

在一种优选实施方式中，硬盘控制器通过发送带有RCA参数的协议命令来实现对存储卡的区分、片选、工作状态控制、以及对总线的占用、释放和共享的控制。

在一种优选实施方式中，所述信号总线包括时钟线、命令线和K位数据线(K＝1或4或8或16)，其电气特性和协议符合SD或MMC/eMMC的相关标准。

在一种优选实施方式中，所述存储卡为SD卡(SD卡，即Security DigitalMemory Card，安全数码卡)、MMC卡(MMC，即Multimedia Card，多媒体卡)或eMMC模块(eMMC，即Embedded Multimedia Card，嵌入式多媒体卡)中的任一种，均满足SD或MMC/eMMC的相关电气特性和协议标准，但是其外形尺寸和封装形式除外。其外形尺寸和封装形式可以符合(也可以不符合)标准SD或MMC/eMMC的定义。

在一种优选实施方式中，硬盘接口为USB接口、IDE ATA接口、SATA接口、SAS接口和PCI-E接口中至少一者。

参见图3，所示为实现本发明实施例的一种硬盘控制器的电路结构示意图，该硬盘控制器包括：

与硬盘接口连接并接收数据读写指令的接口电路121；

与接口电路121连接并获取数据读写指令的协议处理电路122；

与协议处理电路122连接并根据数据读写指令产生读写控制指令的数据控制器123。

参见图4，所示为实现本发明实施例的一种具体的硬盘控制器的结构示意图，其中，该硬盘控制器中的数据控制器123具体包括：

与协议处理电路122连接，用于对需要进行读写操作的数据进行缓存的数据缓冲器1231；

与数据缓冲器1231连接，包括有N个驱动模块的存储通道驱动模块1232；N个驱动模块分别通过N个数据传输通道，与N个存储卡接口一一对应连接；

用于存储数据协调程序的程序存储器1233；

分别与协议处理电路122、数据缓冲器1231和程序存储器1233连接，并根据数据读写指令和数据协调程序，对协议处理电路122和数据缓冲器1231进行协调处理，以得到读写控制指令，并通过数据缓冲器1231将读写控制指令发送到存储通道驱动模块1232的CPU1234。

可见，硬盘控制器根据来自主机的数据读写指令，产生相应的读写控制指令，并将读写控制指令发送到存储通道驱动模块1232，实现对存储通道驱动模块1232的控制管理，进而使得与存储通道驱动模块1232连接的存储卡阵列在读写控制指令的控制下，产生与数据读写指令相对应的数据读写操作。另外，在对需要进行读写操作的数据进行传输的过程中，数据的分配规则可以通过预先存放在程序存储器1233中的数据分配程序来进行设定，比如，可以规定数据在N个驱动模块之间均匀分配，当然，也可以按照用户设定的规则来进行不均匀分配，甚至也可以在N个驱动模块中传输同样的数据。

当存储器件为SD卡时，上述N个驱动模块为N个SD驱动电路，此时的驱动模块、总线结构和协议均符合SD卡标准。

当存储器件为MMC卡时，上述N个驱动模块为N个MMC驱动电路，此时的驱动模块、总线结构和协议均符合MMC标准。

当存储器件为eMMC模块时，上述N个驱动模块为N个eMMC驱动电路，此时的驱动模块、总线结构和协议均符合eMMC标准。

参见图5，所示为实现本发明实施例的一种具体的固态硬盘结构示意图。该固态硬盘包括标准PCI-E接口41、硬盘控制器42和SD卡阵列43。其中，SD卡阵列43包括8个存储阵列，每一个存储阵列均包括一个SD卡接口和一个SD卡。本实施例中的硬盘控制器42包括PCI-E接口电路421、协议处理电路422和数据控制器，其中，数据控制器包括数据缓冲器4231、SD卡驱动模块4232、程序存储器4233和CPU4234。本实施例中的SD卡驱动模块4232包括8个SD驱动电路，这8个SD驱动电路分别通过8个数据传输通道，与上述8个存储阵列中的8个SD卡接口一一对应连接。

本实施例中的每个组成部分的工作过程请参见与图1、图2图3和图4对应的实施例，在此不再赘述。

参见图6，所示为实现本发明实施例的另一种具体的固态硬盘结构示意图。该固态硬盘包括标准PCI-E接口51、硬盘控制器52和eMMC模块阵列53。其中，eMMC模块阵列53包括4个存储阵列，每一个存储阵列均包括一个eMMC模块接口和4个eMMC模块，可见，本实施例中的固态硬盘中包含了16个eMMC模块。本实施例中的硬盘控制器52包括PCI-E接口电路521、协议处理电路522和数据控制器，其中，数据控制器包括数据缓冲器5231、eMMC模块驱动模块5232、程序存储器5233和CPU5234。本实施例中的eMMC模块驱动模块5232包括4个eMMC驱动电路，这4个eMMC驱动电路分别通过4个数据传输通道，与上述4个存储阵列中的4个eMMC模块接口一一对应连接。

本实施例中的每个组成部分的工作过程请参见与图1、图2图3和图4对应的实施例，在此不再赘述。

在一种优选的实施方式中，硬盘控制器包括8个存储通道，每个存储通道含有2个128GB eMMC，则硬盘的总体容量＝8x 2x 128GB＝2048GB＝2TB；另外该固态硬盘(100)仅包含16片eMMC芯片，可在2.5英寸硬盘尺寸上轻松实现。

最后，还需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的技术方案进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种基于存储卡阵列架构的硬盘实现方法，其特征在于，包括以下步骤：

在硬盘控制器并接N个存储通道，每个存储通道的信号总线上并接M个存储卡；

硬盘控制器为每个存储卡分配具有唯一标识的相对卡地址，并对每个存储卡的物理存储空间分配逻辑块地址；

读取文件数据并根据该文件的逻辑块地址确定其所存储的存储卡；

通过向信号总线发送控制命令实现存储卡的片选使其由待机状态转换为占用总线状态；

与选中的存储卡完成文件数据读写操作；

当前文件数据读写操作结束后向信号总线发送控制命令使该存储卡由占用总线状态转换为待机状态。

2.根据权利要求1所述的基于存储卡阵列架构的硬盘实现方法，其特征在于，所述与选中的存储卡完成文件数据读写操作的步骤中，当所读取文件的部分数据的逻辑块地址超出当前存储卡的地址范围时，先向信号总线发送控制命令使当前存储卡由占用总线状态转换为待机状态，再向信号总线发送控制命令使下一存储卡由待机状态转换为占用总线状态并继续完成该文件数据读写操作。

3.根据权利要求1或2所述的基于存储卡阵列架构的硬盘实现方法，其特征在于，所述通过向信号总线发送控制命令实现存储卡的片选使其由待机状态转换为占用总线状态的步骤中，所述控制命令包含存储卡的相对卡地址信息，只有与控制命令中相对卡地址相一致的存储卡才能进行数据传输。

4.根据权利要求1或2所述的基于存储卡阵列架构的硬盘实现方法，其特征在于，在所述硬盘控制器为每个存储卡分配具有唯一标识的相对卡地址的步骤中，进一步包括以下步骤：

未分配相对卡地址时，所有存储卡都处于空闲状态；

硬盘控制器向信号总线发送广播命令；

每片存储卡接收广播命令后都回发响应信号；

硬盘控制器接收某片存储卡的响应信号后发送控制命令给该片存储卡并分配相对卡地址；

硬盘控制器再次发送广播命令并接收下一片存储卡的响应信号直至所有存储卡都分配了不同的相对卡地址。

5.根据权利要求4所述的基于存储卡阵列架构的硬盘实现方法，其特征在于，每个存储卡都具有唯一标识的卡识别符，所述响应信号包括卡识别符。

6.根据权利要求4所述的基于存储卡阵列架构的硬盘实现方法，其特征在于，所述每片存储卡接收广播命令后都回发响应信号的步骤中，各存储卡采用逐位线与的方式去争夺总线控制权，每次仅有一片存储卡占取总线并完成回发响应信号；所述完成回发响应信号的存储卡进入卡识别状态而不再响应广播命令；其他存储卡继续采用逐位线与的方式去争夺下一次总线控制权直至所有存储卡完成回发响应信号。

7.根据权利要求5所述的基于存储卡阵列架构的硬盘实现方法，其特征在于，根据存储卡的卡识别符由小到大的顺序给每片存储卡都分配由小到大的相对卡地址。

8.根据权利要求1或2所述的基于存储卡阵列架构的硬盘实现方法，其特征在于，所述信号总线包括时钟线、命令线和K位数据线。

9.根据权利要求8所述的基于存储卡阵列架构的硬盘实现方法，其特征在于，K为1、4、8和16中的任一数值。

10.根据权利要求1或2所述的基于存储卡阵列架构的硬盘实现方法，其特征在于，所述存储卡为SD卡、MMC卡或eMMC模块中的任一种。